JP2651959B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法

Info

Publication number
JP2651959B2
JP2651959B2 JP11555991A JP11555991A JP2651959B2 JP 2651959 B2 JP2651959 B2 JP 2651959B2 JP 11555991 A JP11555991 A JP 11555991A JP 11555991 A JP11555991 A JP 11555991A JP 2651959 B2 JP2651959 B2 JP 2651959B2
Authority
JP
Japan
Prior art keywords
silicon wafer
neutrons
heat treatment
wafer manufacturing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11555991A
Other languages
English (en)
Other versions
JPH04321222A (ja
Inventor
圭 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP11555991A priority Critical patent/JP2651959B2/ja
Publication of JPH04321222A publication Critical patent/JPH04321222A/ja
Application granted granted Critical
Publication of JP2651959B2 publication Critical patent/JP2651959B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体デバイスの製
造に使用されるシリコンウェーハの製造方法、詳しくは
MCZシリコンウェーハに中性子を照射してIG層を形
成したシリコンウェーハの製造方法に関する。
【0002】
【従来の技術】従来のこの種のシリコンウェーハの製造
方法としては、例えば特開昭63−141322号公報
に記載したものがある。
【0003】すなわち、熱中性子と高速中性子との比
(熱中性子/高速中性子)が30以下の原子炉によって
シリコンウェーハに高速中性子を5×1016個/cm2
以上照射する。そして、この照射後のシリコンウェーハ
に対して、900℃、10分間の熱処理を行う。これに
より、シリコンウェーハの加工誘起欠陥数を減少させる
ことができ、IGによるゲッタリング性を向上させるこ
とができる。
【0004】
【発明が解決しようとする課題】このシリコンウェーハ
の表面近傍に例えばpn接合を有する半導体デバイスを
形成した場合、上記熱処理により発生する結晶欠陥がウ
ェーハの厚さ方向に均一に存在するため、素子形成領域
にも結晶欠陥が存在する。pn接合部に結晶欠陥が存在
すると、半導体デバイスの特性が著しく劣化し、半導体
デバイスの収率が大きく低下するという課題が生じてい
た。
【0005】
【発明の目的】この発明は、上記課題を解決するために
なされたもので、その表面近傍にpn接合等からなる半
導体デバイスを製造するシリコンウェーハにおいて、そ
のpn接合が存在する領域(素子形成領域)に無欠陥層
を形成するとともに、その内部にIG層を形成すること
により、半導体デバイスの収率を向上させたシリコンウ
ェーハの製造方法を提供することを、その目的としてい
る。
【0006】
【課題を解決するための手段】本発明は、酸素濃度が
0.2〜1.3×1018atoms/cm3のシリコン
ウェーハを使用し、熱中性子と高速中性子との比が30
以下の軽水炉でこのシリコンウェーハに中性子を照射
し、その後、900℃〜1,050℃、16時間以上の
熱処理を施したシリコンウェーハの製造方法である。
【0007】
【作用】シリコンウェーハは、例えば磁場印加チョクラ
ルスキ成長シリコン単結晶により形成される。このシリ
コンウェーハに高速中性子比率の高い中性子照射源であ
る軽水炉により中性子照射する。中性子の照射により結
晶欠陥が発生するが、上記シリコン単結晶によりその酸
素濃度は低く抑えられているため、その結晶欠陥の発生
量も制御、抑制されている。そして、照射後、900℃
〜1,050℃の温度範囲で、16時間以上の熱処理を
行う。この熱処理の結果、上記発生した結晶欠陥は除去
されるとともに、このシリコンウェーハの表面部分では
酸素の外方拡散により、その表面近傍にDZ(無欠陥
層)が、その内部に微小欠陥層が、それぞれ形成され
る。この場合、シリコンウェーハ中の酸素濃度が低いた
め、加熱によるスリップ等の欠陥は発生していない。こ
のようにして製造されたシリコンウェーハの表面近傍の
DZにpn接合等を有する半導体デバイスを形成し、か
つ、内部の微小欠陥層はイントリンシックゲッタリング
層として機能する。この結果、このシリコンウェーハに
おいてはその製造歩留まりが大幅に向上している。
【0008】上記熱処理において900℃未満の場合は
酸素によるIG源となる微小欠陥が生じない、また、
1,050℃を越えると酸素により汚染、スリップ等が
発生する。また、熱処理時間を16時間以上としたの
は、酸素の外方拡散に要する時間を確保するためであ
る。
【0009】
【実施例】以下、本発明の一実施例を説明する。まず、
磁場印加チョクラルスキ成長法(MCZ法)によりシリ
コン単結晶を成長させる。そして、このシリコン単結晶
からシリコンウェーハを形成する。このシリコンウェー
ハの酸素濃度[Oi]は0.2〜1.3×1018ato
ms/cm3となるように磁場印加条件等を設定する。
【0010】そして、熱中性子と高速中性子との比が3
0以下の軽水炉において、このシリコンウェーハに所定
量の中性子を照射する。
【0011】その後、このシリコンウェーハに対して9
00℃〜1,050℃、16時間以上の熱処理を施す。
【0012】この結果のシリコンウェーハの劈開断面を
図1に示す。図1は図面代用写真であり、軽水炉照射に
よるものである。同図にて(A)はシリコンウェーハの
中心部、(B)はR(半径)/2の位置の部分、(C)
は周辺部を、それぞれ示している。。形成されるDZの
厚さは80μmである。これに対して図2には重水炉で
の中性子照射により、その後、1,000℃×64時間
の熱処理を行った場合のシリコンウェーハの劈開断面を
示す図面代用写真を示している。同図(A)はシリコン
ウェーハの中心部、(B)は半径の約半分の位置、
(C)は周辺部をそれぞれ示している。
【0013】
【発明の効果】本発明によれば、シリコンウェーハの表
面に無欠陥層(DZ)が、内部にIG(イントリンシッ
クゲッタリング)層が、それぞれ形成される。この結
果、半導体デバイスの製造を高歩留まりに行うことがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るシリコンウェーハの劈
開面を示す図面代用写真である。
【図2】本発明の比較例を示す図1と同様の図面代用写
真である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 酸素濃度が0.2〜1.3×1018at
    oms/cm3のシリコンウェーハを使用し、熱中性子
    量を高速中性子量で除した値が30以下の軽水炉でこの
    シリコンウェーハに中性子を照射し、その後、900℃
    〜1,050℃、16時間以上の熱処理を施したことを
    特徴とするシリコンウェーハの製造方法。
JP11555991A 1991-04-19 1991-04-19 シリコンウェーハの製造方法 Expired - Lifetime JP2651959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11555991A JP2651959B2 (ja) 1991-04-19 1991-04-19 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11555991A JP2651959B2 (ja) 1991-04-19 1991-04-19 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH04321222A JPH04321222A (ja) 1992-11-11
JP2651959B2 true JP2651959B2 (ja) 1997-09-10

Family

ID=14665540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11555991A Expired - Lifetime JP2651959B2 (ja) 1991-04-19 1991-04-19 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2651959B2 (ja)

Also Published As

Publication number Publication date
JPH04321222A (ja) 1992-11-11

Similar Documents

Publication Publication Date Title
US5539245A (en) Semiconductor substrate having a gettering layer
US4910156A (en) Neutron transmutation doping of a silicon wafer
JP2998330B2 (ja) Simox基板及びその製造方法
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JP2652110B2 (ja) 中性子照射fzシリコン単結晶の照射欠陥除去方法
JP2651959B2 (ja) シリコンウェーハの製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
EP0506020B1 (en) Process for producing a neutron transmutation doped Czochralski-grown silicon single crystal
JP2854786B2 (ja) シリコンウェーハの製造方法
JPS5821829A (ja) 半導体装置の製造方法
JPH0555233A (ja) 半導体基板の製造方法
JPS6151930A (ja) 半導体装置の製造方法
JPH023539B2 (ja)
JPS6326541B2 (ja)
JPH04175300A (ja) シリコン単結晶の熱処理方法
JPH02164040A (ja) シリコン半導体基板の処理方法
JPH0616498B2 (ja) エピタキシアルウエ−ハの製造方法
JPH0247836A (ja) 半導体装置の製造方法
JPH01290229A (ja) 半導体ウエハ
JPS60148127A (ja) 半導体基板の製造方法
JPH0318330B2 (ja)
JP3272908B2 (ja) 半導体多層材料の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPS61174197A (ja) エピタキシヤル・ウエ−ハの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 14

EXPY Cancellation because of completion of term