JP2650106B2 - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JP2650106B2 JP2650106B2 JP62163896A JP16389687A JP2650106B2 JP 2650106 B2 JP2650106 B2 JP 2650106B2 JP 62163896 A JP62163896 A JP 62163896A JP 16389687 A JP16389687 A JP 16389687A JP 2650106 B2 JP2650106 B2 JP 2650106B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- output
- signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は液晶表示器を駆動する階調表示駆動回路であ
って、２段のサンプルホールド回路とその出力極性の反
転が行える出力バッファとを備え、アナログ出力のデー
タの有効出力期間を長くして液晶表示器の表示品質を向
上させるようにしたものである。
って、２段のサンプルホールド回路とその出力極性の反
転が行える出力バッファとを備え、アナログ出力のデー
タの有効出力期間を長くして液晶表示器の表示品質を向
上させるようにしたものである。
本発明は階調表示を行う液晶表示器用駆動回路に関
し、特に、アクティブマトリクス型液晶表示装置におけ
るアナログ信号部分の駆動回路構成に関する。
し、特に、アクティブマトリクス型液晶表示装置におけ
るアナログ信号部分の駆動回路構成に関する。
アクティブマトリクス型液晶表示装置はカラーフィル
タとの組み合わせによりカラー化が容易なことから、カ
ラーCRTに代わる表示器として実用化されつつある。そ
のため、表示品質の優れた階調表示機能を備えた表示器
の駆動回路が要望されている。
タとの組み合わせによりカラー化が容易なことから、カ
ラーCRTに代わる表示器として実用化されつつある。そ
のため、表示品質の優れた階調表示機能を備えた表示器
の駆動回路が要望されている。
〔従来の技術〕 第４図は従来のアクティブマトリクス型液晶表示装置
の一般的な構成を示す図である。同図において、液晶パ
ネル43にマトリクス状に配置された複数の液晶セル（L
C）に対して、それぞれ薄膜トランジスタ（TFT）が設け
られており、このTFTのスイッチング動作によって各液
晶セルが駆動されるようになっている。
の一般的な構成を示す図である。同図において、液晶パ
ネル43にマトリクス状に配置された複数の液晶セル（L
C）に対して、それぞれ薄膜トランジスタ（TFT）が設け
られており、このTFTのスイッチング動作によって各液
晶セルが駆動されるようになっている。
ここで、図の横方向に並んだTFTの各ゲートは、共通
に引き出した電極であるゲート線（走査線）G1〜GNによ
って走査線電極駆動回路42に接続されており、この走査
線電極駆動回路42から順次印加されるゲート電圧によっ
て、各ゲート線毎に液晶セルがオンされていく。一方、
縦方向に並んだTFTの各ドレインは、共通に引き出した
電極であるドレイン線（データ線）D1〜DMによってデー
タ電極駆動回路41に接続されており、このデータ電極駆
動回路41から順次印加されるデータ電圧によって、各デ
ータ線毎に液晶セルがオンされていく。
に引き出した電極であるゲート線（走査線）G1〜GNによ
って走査線電極駆動回路42に接続されており、この走査
線電極駆動回路42から順次印加されるゲート電圧によっ
て、各ゲート線毎に液晶セルがオンされていく。一方、
縦方向に並んだTFTの各ドレインは、共通に引き出した
電極であるドレイン線（データ線）D1〜DMによってデー
タ電極駆動回路41に接続されており、このデータ電極駆
動回路41から順次印加されるデータ電圧によって、各デ
ータ線毎に液晶セルがオンされていく。
この時、前記各走査線G1〜GNに印加される電圧は、前
記TFTのゲートのオン／オフを制御するのみであるの
で、普通のデジタル信号と同じ“1"と“0"の信号で良い
が、前記データ線D1〜DMに印加される電圧により液晶セ
ルの透過率が決まる。即ち、液晶セルの透過率は液晶セ
ルに印加される交番電圧（液晶に印加される電圧は液晶
の寿命を延ばすために正、負の交番電圧が印加される）
の実効値によって決定され、その透過率に応じて表示輝
度が変化する。よって、データ電圧を２つの電圧値で切
り換えれば白黒の２値表示を行うことができ、また、他
段階もしくは連続的に電圧値を変化させれば、階調表示
を行うことができる。
記TFTのゲートのオン／オフを制御するのみであるの
で、普通のデジタル信号と同じ“1"と“0"の信号で良い
が、前記データ線D1〜DMに印加される電圧により液晶セ
ルの透過率が決まる。即ち、液晶セルの透過率は液晶セ
ルに印加される交番電圧（液晶に印加される電圧は液晶
の寿命を延ばすために正、負の交番電圧が印加される）
の実効値によって決定され、その透過率に応じて表示輝
度が変化する。よって、データ電圧を２つの電圧値で切
り換えれば白黒の２値表示を行うことができ、また、他
段階もしくは連続的に電圧値を変化させれば、階調表示
を行うことができる。
第５図は前述のデータ電極駆動回路41内で、データ線
毎に設けられた従来の駆動回路５の構成例を示すのでも
あり、これは例えばデータ線Diにデータ電圧を送るもの
とする。
毎に設けられた従来の駆動回路５の構成例を示すのでも
あり、これは例えばデータ線Diにデータ電圧を送るもの
とする。
図において、51はアナログスイッチ、52は電荷蓄積用
コンデンサ、53は演算増幅器を示しており、駆動回路５
はアナログスイッチ51とコンデンサ52からなるサンプル
ホールド回路5Aと、演算増幅器53を用いた電圧フェロワ
回路5Bとからなる。端子Ｅは出力の制御端子であり、こ
の端子Ｅに信号を入力し、出力状態とハイ・インピーダ
ンスとを切換える。サンプルホールド回路5Aの入力には
アナログのビデオ信号のようなデータ信号が入力され、
サンプルホールド回路5Aはアナログスイッチ51を閉じる
ことによりその時のデータ（アナログ量）をコンデンサ
52に蓄積する。この蓄積された電荷は出力バッファであ
る前記電圧フォロワ回路5Bによって液晶に出力される。
コンデンサ、53は演算増幅器を示しており、駆動回路５
はアナログスイッチ51とコンデンサ52からなるサンプル
ホールド回路5Aと、演算増幅器53を用いた電圧フェロワ
回路5Bとからなる。端子Ｅは出力の制御端子であり、こ
の端子Ｅに信号を入力し、出力状態とハイ・インピーダ
ンスとを切換える。サンプルホールド回路5Aの入力には
アナログのビデオ信号のようなデータ信号が入力され、
サンプルホールド回路5Aはアナログスイッチ51を閉じる
ことによりその時のデータ（アナログ量）をコンデンサ
52に蓄積する。この蓄積された電荷は出力バッファであ
る前記電圧フォロワ回路5Bによって液晶に出力される。
ところが、従来の駆動回路５では、サンプルホールド
回路5Aは一段であり、アナログスイッチ51はクロック信
号に同期してクロック信号の一周期内にデータ線D1〜DM
の線順次で一度だけオンされ、データ線D1〜DMの一本、
一本のサンプリングを行なう。この期間は端子Ｅに入力
される信号により出力をハイ・インピーダンスにしてお
く。１ライン分のデータが揃った後に端子Ｅに入力され
る信号により全部一度に出力される。従って、コンデン
サ52に蓄積される電荷による電圧フォロワ5Bの出力はク
ロック信号の１周期の間しか出力することができず、液
晶の表示品質が低下するという問題点がある。即ち、第
６図に示すように、クロック信号の１周期の間の、クロ
ックが存在する期間は前述の各データ線のサンプリング
期間であり、クロック信号の存在しない僅かなあき時間
のみにしかホールドされたデータを液晶に出力できない
ため、クロック信号の１周期の期間を有効に使えず、液
晶に十分な電圧がかかる時間がなくなって液晶の表示品
質が下がるのである。
回路5Aは一段であり、アナログスイッチ51はクロック信
号に同期してクロック信号の一周期内にデータ線D1〜DM
の線順次で一度だけオンされ、データ線D1〜DMの一本、
一本のサンプリングを行なう。この期間は端子Ｅに入力
される信号により出力をハイ・インピーダンスにしてお
く。１ライン分のデータが揃った後に端子Ｅに入力され
る信号により全部一度に出力される。従って、コンデン
サ52に蓄積される電荷による電圧フォロワ5Bの出力はク
ロック信号の１周期の間しか出力することができず、液
晶の表示品質が低下するという問題点がある。即ち、第
６図に示すように、クロック信号の１周期の間の、クロ
ックが存在する期間は前述の各データ線のサンプリング
期間であり、クロック信号の存在しない僅かなあき時間
のみにしかホールドされたデータを液晶に出力できない
ため、クロック信号の１周期の期間を有効に使えず、液
晶に十分な電圧がかかる時間がなくなって液晶の表示品
質が下がるのである。
本発明は前記従来の液晶表示装置の駆動回路の有する
問題点を解消し、クロック信号の１周期の期間に各デー
タ線に接続する液晶に、駆動回路に印加されるアナログ
電圧に対応した階調表示用の電圧を十分長い時間印加す
ることができ、液晶の表示品質を向上させることができ
る液晶表示装置の駆動回路を提供することを目的として
いる。
問題点を解消し、クロック信号の１周期の期間に各デー
タ線に接続する液晶に、駆動回路に印加されるアナログ
電圧に対応した階調表示用の電圧を十分長い時間印加す
ることができ、液晶の表示品質を向上させることができ
る液晶表示装置の駆動回路を提供することを目的として
いる。
前記問題点を解消するための本発明の液晶表示装置の
駆動回路の原理ブロック図が第１図に示される。
駆動回路の原理ブロック図が第１図に示される。
本発明の液晶表示装置の駆動回路は、図１に示すよう
に、薄膜トランジスタをスイッチング素子として用いた
アクティブマトリクス型液晶表示装置のデータ駆動回路
内に、データ線毎に設けられた駆動回路であって、入力
されるアナログ信号をクロック信号でサンプリングし、
入力レベルに応じた出力を出すサンプルホールド回路１
と、前記サンプルホールド回路の出力を前記クロック信
号とは独立に次の周期まで保持する信号保持回路２と、
信号保持回路の出力の極性を反転する極性反転回路３と
を備えることを特徴としている。
に、薄膜トランジスタをスイッチング素子として用いた
アクティブマトリクス型液晶表示装置のデータ駆動回路
内に、データ線毎に設けられた駆動回路であって、入力
されるアナログ信号をクロック信号でサンプリングし、
入力レベルに応じた出力を出すサンプルホールド回路１
と、前記サンプルホールド回路の出力を前記クロック信
号とは独立に次の周期まで保持する信号保持回路２と、
信号保持回路の出力の極性を反転する極性反転回路３と
を備えることを特徴としている。
本発明の液晶表示装置の駆動回路によれば、アナログ
量の入力信号はサンプルホールド回路１によってサンプ
リングされ、その出力は信号保持回路２によってクロッ
ク信号の１周期分の期間保持される。そして、信号保持
回路２からの出力は極性反転回路３によって１周期分の
期間の半周期間だけ、その極性が反転されて液晶に出力
される。この結果、駆動回路に印加されるアナログ電圧
に対応した階調表示用の電圧を十分長い時間液晶に印加
することができ、液晶の表示品質が向上する。
量の入力信号はサンプルホールド回路１によってサンプ
リングされ、その出力は信号保持回路２によってクロッ
ク信号の１周期分の期間保持される。そして、信号保持
回路２からの出力は極性反転回路３によって１周期分の
期間の半周期間だけ、その極性が反転されて液晶に出力
される。この結果、駆動回路に印加されるアナログ電圧
に対応した階調表示用の電圧を十分長い時間液晶に印加
することができ、液晶の表示品質が向上する。
以下添付図面を用いて本発明の実施例を詳細に説明す
る。
る。
第２図は本発明の液晶表示装置の駆動回路の一実施例
の構成を示す回路図であり、この回路は従来回路と同様
に第３図に示したアクティブマトリクス型液晶表示装置
のデータ電極駆動回路41内に、各データ線毎に設けられ
るものである。
の構成を示す回路図であり、この回路は従来回路と同様
に第３図に示したアクティブマトリクス型液晶表示装置
のデータ電極駆動回路41内に、各データ線毎に設けられ
るものである。
図において、11,21はオン／オフ機能を有するアナロ
グスイッチ、12,22は電荷蓄積用コンデンサ、13,23,33
は演算増幅器、31は切換スイッチ、32,34は固定抵抗を
示している。なお、前記スイッチ11,21等には、CMOS型
集積回路においてはトランスミッションゲートが使用さ
れる。
グスイッチ、12,22は電荷蓄積用コンデンサ、13,23,33
は演算増幅器、31は切換スイッチ、32,34は固定抵抗を
示している。なお、前記スイッチ11,21等には、CMOS型
集積回路においてはトランスミッションゲートが使用さ
れる。
アナログのビデオ信号のようなデータ信号が入力され
るサンプルホールド回路１は、アナログスイッチ11とコ
ンデンサ12とを有するサンプルホールド部1Aと、演算増
幅器13を有する電圧フォロワ部1Bとからなる。前記アナ
ログスイッチ11は入力信号のサンプリングを行うもので
あり、クロック信号に同期してクロック信号の一周期内
にデータ線D1〜DMの線順次で一度だけオンされ、オンさ
れた時の入力信号レベルがコンデンサ12に蓄積される。
この動作はデータ線D1〜DMの一本、一本について線順次
で行われる。
るサンプルホールド回路１は、アナログスイッチ11とコ
ンデンサ12とを有するサンプルホールド部1Aと、演算増
幅器13を有する電圧フォロワ部1Bとからなる。前記アナ
ログスイッチ11は入力信号のサンプリングを行うもので
あり、クロック信号に同期してクロック信号の一周期内
にデータ線D1〜DMの線順次で一度だけオンされ、オンさ
れた時の入力信号レベルがコンデンサ12に蓄積される。
この動作はデータ線D1〜DMの一本、一本について線順次
で行われる。
前記サンプルホールド回路１に接続される信号保持回
路２は、アナログスイッチ21とコンデンサ22とを有する
信号保持部2Aと、演算増幅器23を有する電圧フォロワ部
2Bとからなる。前記アナログスイッチ21は前記クロック
信号とは独立にオン／オフ制御できるものであり、この
スイッチ21をオンすることにより、前記サンプルホール
ド回路１の出力を信号保持部2Aに取り込み、電圧フォロ
ワ部2Bによりこの出力を継続的に保持することができ
る。
路２は、アナログスイッチ21とコンデンサ22とを有する
信号保持部2Aと、演算増幅器23を有する電圧フォロワ部
2Bとからなる。前記アナログスイッチ21は前記クロック
信号とは独立にオン／オフ制御できるものであり、この
スイッチ21をオンすることにより、前記サンプルホール
ド回路１の出力を信号保持部2Aに取り込み、電圧フォロ
ワ部2Bによりこの出力を継続的に保持することができ
る。
極性反転回路３は前記信号保持回路２の出力に接続さ
れており、反転、非反転切換可能な出力バッファとして
作用する。即ち、スイッチ31を図の上側に倒して端子ａ
と端子ｂとを接続すれば、極性反転回路３は非反転バッ
ファ（電圧フォロワ）として機能し、スイッチ31を図の
下側に倒して端子ｃと端子ｂとを接続すれば、極性反転
回路３は反転バッファとして機能し、極性反転回路３の
出力は端子ｃに接続された電源レベルVcを中心レベルに
して反転する。
れており、反転、非反転切換可能な出力バッファとして
作用する。即ち、スイッチ31を図の上側に倒して端子ａ
と端子ｂとを接続すれば、極性反転回路３は非反転バッ
ファ（電圧フォロワ）として機能し、スイッチ31を図の
下側に倒して端子ｃと端子ｂとを接続すれば、極性反転
回路３は反転バッファとして機能し、極性反転回路３の
出力は端子ｃに接続された電源レベルVcを中心レベルに
して反転する。
以上のようなサンプルホールド回路１、信号保持回路
２、極性反転回路３からなる液晶表示装置の駆動回路の
動作を第３図を用いて説明する。
２、極性反転回路３からなる液晶表示装置の駆動回路の
動作を第３図を用いて説明する。
図に示すように、クロック信号の一周期にはデータ電
極駆動回路41に接続されたデータ線D1〜DMの数だけのパ
ルスP1〜PMがあり、これらのパルスP1〜PMがある期間が
サンプリング期間、最終パルスPMからクロック信号の次
の周期までの期間があき期間である。図にはデータ線D1
におけるスイッチ11のみが示されており、従ってスイッ
チ11は第１のパルスP1のところでオンされている。そし
て、演算増幅器13はスイッチ11がオンすると、その時サ
ンプリングされたアナログ量を出力する。
極駆動回路41に接続されたデータ線D1〜DMの数だけのパ
ルスP1〜PMがあり、これらのパルスP1〜PMがある期間が
サンプリング期間、最終パルスPMからクロック信号の次
の周期までの期間があき期間である。図にはデータ線D1
におけるスイッチ11のみが示されており、従ってスイッ
チ11は第１のパルスP1のところでオンされている。そし
て、演算増幅器13はスイッチ11がオンすると、その時サ
ンプリングされたアナログ量を出力する。
このようにして、データ線D1〜DMのサンプリングが終
了すると、次のあき期間で各回路のスイッチ21がオンさ
れ、サンプリング期間で取り入れられた各サンプルホー
ルド回路１の出力が各信号保持回路２によって出力保持
される。この信号保持回路２の信号保持期間はクロック
信号の次の周期におけるスイッチ21のオンまで、即ち、
時刻t1から時刻t3までの期間である。そして、この時刻
t1においては極性反転回路３のスイッチ31は端子ｂ側に
接続されており、時刻t1から時刻t3までの期間のちょう
ど半分の期間の時刻t2においてその接続が端子ｂから端
子ｃに切り換えられる。
了すると、次のあき期間で各回路のスイッチ21がオンさ
れ、サンプリング期間で取り入れられた各サンプルホー
ルド回路１の出力が各信号保持回路２によって出力保持
される。この信号保持回路２の信号保持期間はクロック
信号の次の周期におけるスイッチ21のオンまで、即ち、
時刻t1から時刻t3までの期間である。そして、この時刻
t1においては極性反転回路３のスイッチ31は端子ｂ側に
接続されており、時刻t1から時刻t3までの期間のちょう
ど半分の期間の時刻t2においてその接続が端子ｂから端
子ｃに切り換えられる。
よって、図示しない液晶に送られる極性反転回路３の
出力は、時刻t1から時刻t2まではサンプリングされた入
力信号レベルとなり、時刻t2から時刻t3までは電圧Vcに
対して反転したレベルの信号となる。即ち、極性反転回
路３の出力レベルは時刻t1から時刻t3の間で電圧Vcに対
して正負対称のレベルとなる。
出力は、時刻t1から時刻t2まではサンプリングされた入
力信号レベルとなり、時刻t2から時刻t3までは電圧Vcに
対して反転したレベルの信号となる。即ち、極性反転回
路３の出力レベルは時刻t1から時刻t3の間で電圧Vcに対
して正負対称のレベルとなる。
このように、液晶に印加するデータ電圧波形を正負対
称にすると、データ電圧の正の変化分（これをΔVDとす
る）と負の変化分（これを−ΔVDとする）とが一対にな
って生じるので、TFTのゲートがオフの時に生じる液晶
セル電圧の変化分であるΔVLCと−ΔVLCとが一対になる
（この液晶セル電圧の変化分±ΔVLCは、データ電圧VD
がV1からV2にΔVDだけ変化したことにより液晶セル電圧
VLCがVLC1からVLC2に変化した時のものである）。この
結果、１つのフレーム内において前記液晶セル電圧の正
負の変化分±ΔVLCは互いに打ち消しあうことになり、
まわりの表示パターンの違いやその変化分の大小の違い
にかかわらず実効値が一定になり、まわりのデータが白
であろうと黒であろうと、それらのデータにかかわらず
所望のデータ通りの表示輝度が得られ、階調表示の場合
であっても表示ムラが生じるようなことがなくなるので
ある。
称にすると、データ電圧の正の変化分（これをΔVDとす
る）と負の変化分（これを−ΔVDとする）とが一対にな
って生じるので、TFTのゲートがオフの時に生じる液晶
セル電圧の変化分であるΔVLCと−ΔVLCとが一対になる
（この液晶セル電圧の変化分±ΔVLCは、データ電圧VD
がV1からV2にΔVDだけ変化したことにより液晶セル電圧
VLCがVLC1からVLC2に変化した時のものである）。この
結果、１つのフレーム内において前記液晶セル電圧の正
負の変化分±ΔVLCは互いに打ち消しあうことになり、
まわりの表示パターンの違いやその変化分の大小の違い
にかかわらず実効値が一定になり、まわりのデータが白
であろうと黒であろうと、それらのデータにかかわらず
所望のデータ通りの表示輝度が得られ、階調表示の場合
であっても表示ムラが生じるようなことがなくなるので
ある。
なお、ゲートをオンするタイミングを各フレーム毎に
正、負の電圧波形に交互に対応させるようにすれば、液
晶セル電圧も前記フレーム毎に正、負が切り換わること
になり、液晶セルの寿命が延びる。
正、負の電圧波形に交互に対応させるようにすれば、液
晶セル電圧も前記フレーム毎に正、負が切り換わること
になり、液晶セルの寿命が延びる。
以上説明したように本発明の液晶表示装置の駆動回路に
よれば、アナログ量の入力信号はサンプルホールド回路
１によってサンプリングされ、その出力は信号保持回路
２によってクロック信号の１周期分の期間保持され、そ
して、信号保持回路２からの出力は極性反転回路３によ
って前記１周期分の期間の半周期間だけ、その極性が反
転されて液晶に出力されるので、クロック信号の１周期
の期間に各データ線に接続する液晶に、駆動回路に印加
されるアナログ電圧に対応した階調表示用の電圧を十分
長い時間印加することができ、液晶の表示品質を向上さ
せることができるという効果がある。即ち、データ線毎
に設けられた駆動回路内に、信号保持回路の出力の極性
を反転する極性反転回路を設けことにより、本発明では
１走査期間内で、正負対称のデータ電圧波形を出力する
ことができ、パネルの寄生容量に起因したクロストーク
による表示ムラを低減することができ、高画質の階調表
示を実現することができる。
よれば、アナログ量の入力信号はサンプルホールド回路
１によってサンプリングされ、その出力は信号保持回路
２によってクロック信号の１周期分の期間保持され、そ
して、信号保持回路２からの出力は極性反転回路３によ
って前記１周期分の期間の半周期間だけ、その極性が反
転されて液晶に出力されるので、クロック信号の１周期
の期間に各データ線に接続する液晶に、駆動回路に印加
されるアナログ電圧に対応した階調表示用の電圧を十分
長い時間印加することができ、液晶の表示品質を向上さ
せることができるという効果がある。即ち、データ線毎
に設けられた駆動回路内に、信号保持回路の出力の極性
を反転する極性反転回路を設けことにより、本発明では
１走査期間内で、正負対称のデータ電圧波形を出力する
ことができ、パネルの寄生容量に起因したクロストーク
による表示ムラを低減することができ、高画質の階調表
示を実現することができる。
第１図は本発明の液晶表示装置の駆動回路の原理ブロッ
ク図、第２図は本発明の実施例の回路構成図、第３図は
本発明の液晶表示装置の駆動回路の動作を示す波形図、
第４図はアクティブマトリクス型液晶表示装置の構成
図、第５図は従来の液晶表示装置の駆動回路図、第６図
は第５図の回路の動作を示す波形図である。 １……サンプルホールド回路、２……信号保持回路、３
……極性反転回路、11,21,31……スイッチ、12,22……
コンデンサ、13,23,33……演算増幅器、32,34……抵
抗、41……データ電極駆動回路、42……走査電極駆動回
路、43……液晶パネル。
ク図、第２図は本発明の実施例の回路構成図、第３図は
本発明の液晶表示装置の駆動回路の動作を示す波形図、
第４図はアクティブマトリクス型液晶表示装置の構成
図、第５図は従来の液晶表示装置の駆動回路図、第６図
は第５図の回路の動作を示す波形図である。 １……サンプルホールド回路、２……信号保持回路、３
……極性反転回路、11,21,31……スイッチ、12,22……
コンデンサ、13,23,33……演算増幅器、32,34……抵
抗、41……データ電極駆動回路、42……走査電極駆動回
路、43……液晶パネル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−14697（ＪＰ，Ａ) 特開 昭57−120991（ＪＰ，Ａ) 特開 昭58−21793（ＪＰ，Ａ) 特開 昭61−23199（ＪＰ，Ａ) 実開 昭62−135196（ＪＰ，Ｕ) 実開 昭61−27185（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】薄膜トランジスタをスイッチング素子とし
て用いたアクティブマトリクス型液晶表示装置のデータ
駆動回路内に、データ線毎に設けられた駆動回路であっ
て、 入力されるアナログ信号をクロック信号でサンプリング
し、入力レベルに応じた出力を出すサンプルホールド回
路（１）と、 前記サンプルホールド回路の出力を前記クロック信号と
は独立に次の周期まで保持する信号保持回路（２）と、 前記信号保持回路の出力の極性を反転する極性反転回路
（３）と、 を備えることを特徴とする液晶表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163896A JP2650106B2 (ja) | 1987-07-02 | 1987-07-02 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163896A JP2650106B2 (ja) | 1987-07-02 | 1987-07-02 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS649498A JPS649498A (en) | 1989-01-12 |
| JP2650106B2 true JP2650106B2 (ja) | 1997-09-03 |
Family
ID=15782869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62163896A Expired - Fee Related JP2650106B2 (ja) | 1987-07-02 | 1987-07-02 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650106B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639591A (en) * | 1979-09-07 | 1981-04-15 | Tokyo Shibaura Electric Co | Matrix type liquid crystal display unit |
| JPS6114697A (ja) * | 1984-06-29 | 1986-01-22 | シャープ株式会社 | カラ−液晶表示装置の駆動回路 |
| JPS6127185U (ja) * | 1984-07-20 | 1986-02-18 | 三洋電機株式会社 | 表示装置 |
| JPS62135196U (ja) * | 1986-02-19 | 1987-08-25 |
-
1987
- 1987-07-02 JP JP62163896A patent/JP2650106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS649498A (en) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581273A (en) | Image display apparatus | |
| US7330180B2 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
| US20040160404A1 (en) | Liquid crystal display device, drive method thereof, and mobile terminal | |
| JPH09243998A (ja) | 表示装置 | |
| JPH052208B2 (ja) | ||
| KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
| CN102498509A (zh) | 像素电路和显示装置 | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US5583533A (en) | Crosstack reducing method of driving an active matrix liquid crystal display | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPS61256389A (ja) | 液晶表示装置の駆動回路 | |
| JP2650106B2 (ja) | 液晶表示装置の駆動回路 | |
| US6297793B1 (en) | Liquid-crystal display device | |
| JPH07319429A (ja) | 液晶画像表示装置の駆動方法および液晶画像表示装置 | |
| JPH04142513A (ja) | 液晶表示装置 | |
| JPH02141725A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| JP3738311B2 (ja) | 液晶表示駆動装置 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH07281639A (ja) | アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ | |
| JPH0430683A (ja) | 液晶表示装置 | |
| JPH0458036B2 (ja) | ||
| JP2965822B2 (ja) | 電源回路 | |
| JPH09258175A (ja) | 駆動装置 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |