JP2643771B2 - 半導体埋め込み構造とその製造方法 - Google Patents
半導体埋め込み構造とその製造方法Info
- Publication number
- JP2643771B2 JP2643771B2 JP5123670A JP12367093A JP2643771B2 JP 2643771 B2 JP2643771 B2 JP 2643771B2 JP 5123670 A JP5123670 A JP 5123670A JP 12367093 A JP12367093 A JP 12367093A JP 2643771 B2 JP2643771 B2 JP 2643771B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- confinement layer
- semiconductor
- layer
- confinement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 60
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 55
- 239000013078 crystal Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 238000003776 cleavage reaction Methods 0.000 claims description 21
- 230000007017 scission Effects 0.000 claims description 21
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 13
- 229910021478 group 5 element Inorganic materials 0.000 claims description 12
- 239000000470 constituent Substances 0.000 claims description 8
- 240000002329 Inga feuillei Species 0.000 claims 2
- 238000002109 crystal growth method Methods 0.000 claims 1
- 238000003795 desorption Methods 0.000 claims 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 31
- 239000000463 material Substances 0.000 description 20
- 125000004429 atom Chemical group 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OEDMOCYNWLHUDP-UHFFFAOYSA-N bromomethanol Chemical compound OCBr OEDMOCYNWLHUDP-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 102100024405 GPI-linked NAD(P)(+)-arginine ADP-ribosyltransferase 1 Human genes 0.000 description 1
- 101000981252 Homo sapiens GPI-linked NAD(P)(+)-arginine ADP-ribosyltransferase 1 Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004871 chemical beam epitaxy Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体埋め込み構造、
特に高効率の半導体レーザなどの活性層の材料となる量
子ドット、量子箱構造とその製造方法に関する。
特に高効率の半導体レーザなどの活性層の材料となる量
子ドット、量子箱構造とその製造方法に関する。
【０００２】
【従来の技術】半導体レーザなどの特性を飛躍的に改善
すると期待されている、量子細線や量子箱の研究が、活
発に行われている。その一例が、福井らによって、アプ
ライドフィジクスレターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ Ｌｅｔｔｅｒｓ）５８巻２０１８−２０２０頁
（１９９１年）に記載されている。この論文において、
福井らは有機金属気相成長技術（ＭＯ−ＣＶＤ技術）の
選択成長を用いて、サブμｍの四面体からなるＧａＡｓ
／ＡｌＧａＡｓ埋め込み構造を形成して、その埋め込み
構造の断面評価及び、光学特性を検討している。
すると期待されている、量子細線や量子箱の研究が、活
発に行われている。その一例が、福井らによって、アプ
ライドフィジクスレターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ Ｌｅｔｔｅｒｓ）５８巻２０１８−２０２０頁
（１９９１年）に記載されている。この論文において、
福井らは有機金属気相成長技術（ＭＯ−ＣＶＤ技術）の
選択成長を用いて、サブμｍの四面体からなるＧａＡｓ
／ＡｌＧａＡｓ埋め込み構造を形成して、その埋め込み
構造の断面評価及び、光学特性を検討している。
【０００３】
【発明が解決しようとする課題】従来のＭＯ−ＣＶＤ技
術による選択成長においては、ＳｉＯ2 膜を半導体基板
上に形成した後に、三角形の開口部を形成する。その後
に、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ構造を前記
開口部のみに選択成長技術を用いて形成している。この
ＳｉＯ2 膜とＧａＡｓとの界面は、非発光中心が多く半
導体レーザとしたときにのレーザ特性を損なうものであ
る。そこで、実際に半導体レーザを試作するためには、
このようなＳｉＯ2 マスクを取り除いた後に、ＧａＡｓ
と良好な界面が得られるＡｌＧａＡｓで再成長する必要
がある。
術による選択成長においては、ＳｉＯ2 膜を半導体基板
上に形成した後に、三角形の開口部を形成する。その後
に、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ構造を前記
開口部のみに選択成長技術を用いて形成している。この
ＳｉＯ2 膜とＧａＡｓとの界面は、非発光中心が多く半
導体レーザとしたときにのレーザ特性を損なうものであ
る。そこで、実際に半導体レーザを試作するためには、
このようなＳｉＯ2 マスクを取り除いた後に、ＧａＡｓ
と良好な界面が得られるＡｌＧａＡｓで再成長する必要
がある。
【０００４】また、高いＡｌ組成のＡｌＧａＡｓの選択
成長はＭＯ−ＣＶＤ技術では困難であるという問題もあ
る。特に強いキャリアの閉じ込めを必要とする場合に
は、Ａｌ組成の高いＡｌＧａＡｓを閉じ込め層として成
長する必要がある。しかしながら、Ａｌ組成の高いＡｌ
ＧａＡｓは、選択成長のマスクのＳｉＯ2 上に付着し
て、多結晶のＡｌＧａＡｓが形成されてしまう問題があ
った。
成長はＭＯ−ＣＶＤ技術では困難であるという問題もあ
る。特に強いキャリアの閉じ込めを必要とする場合に
は、Ａｌ組成の高いＡｌＧａＡｓを閉じ込め層として成
長する必要がある。しかしながら、Ａｌ組成の高いＡｌ
ＧａＡｓは、選択成長のマスクのＳｉＯ2 上に付着し
て、多結晶のＡｌＧａＡｓが形成されてしまう問題があ
った。
【０００５】そこで、本発明の目的は、１回の成長で良
好な埋め込み構造を形成が可能で、また高いＡｌ組成の
ＡｌＧａＡｓの閉じ込め層を用いることが出来る半導体
埋め込み構造の製造方法と、その製造方法によって形成
する半導体埋め込み構造を提供するものである。
好な埋め込み構造を形成が可能で、また高いＡｌ組成の
ＡｌＧａＡｓの閉じ込め層を用いることが出来る半導体
埋め込み構造の製造方法と、その製造方法によって形成
する半導体埋め込み構造を提供するものである。
【０００６】
【課題を解決するための手段】本発明の第１の半導体埋
め込み構造では、III −Ｖ族半導体のＶ族元素が表面原
子となる（−１−１−１）面を主面とする半導体基板
と、この半導体基板上に形成された正三角形の凹部と、
この凹部を含む前記半導体基板上に形成された第１の閉
じ込め層と、この第１の閉じ込め層上に形成された活性
層と、この活性層の上に形成された第２の閉じ込め層と
を備え、前記活性層の禁制帯幅が前記第１の閉じ込め層
と前記第２の閉じ込め層のいずれよりも小さく、前記正
三角形の各々の辺が３つの劈開面（１−１０）、（１０
−１）、（０１−１）に平行であり、前記活性層が前記
凹部の側面において不連続となっていることを特徴とす
る。
め込み構造では、III −Ｖ族半導体のＶ族元素が表面原
子となる（−１−１−１）面を主面とする半導体基板
と、この半導体基板上に形成された正三角形の凹部と、
この凹部を含む前記半導体基板上に形成された第１の閉
じ込め層と、この第１の閉じ込め層上に形成された活性
層と、この活性層の上に形成された第２の閉じ込め層と
を備え、前記活性層の禁制帯幅が前記第１の閉じ込め層
と前記第２の閉じ込め層のいずれよりも小さく、前記正
三角形の各々の辺が３つの劈開面（１−１０）、（１０
−１）、（０１−１）に平行であり、前記活性層が前記
凹部の側面において不連続となっていることを特徴とす
る。
【０００７】本発明の第１の半導体埋め込み構造の製造
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の凹部を形成する工程と、この凹部を含む前記半導体基
板上に第１の閉じ込め層を結晶成長する工程と、この第
１の閉じ込め層上に活性層を結晶成長する工程と、この
活性層の上に第２の閉じ込め層を結晶成長する工程を備
え、前記活性層の禁制帯幅が前記第１の閉じ込め層と前
記第２の閉じ込め層のいずれよりも小さく、前記正三角
形の各々の辺が３つの劈開面（１−１０）、（１０−
１）、（０１−１）に平行であり、前記活性層が前記凹
部の側面において不連続となっていることを特徴とす
る。
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の凹部を形成する工程と、この凹部を含む前記半導体基
板上に第１の閉じ込め層を結晶成長する工程と、この第
１の閉じ込め層上に活性層を結晶成長する工程と、この
活性層の上に第２の閉じ込め層を結晶成長する工程を備
え、前記活性層の禁制帯幅が前記第１の閉じ込め層と前
記第２の閉じ込め層のいずれよりも小さく、前記正三角
形の各々の辺が３つの劈開面（１−１０）、（１０−
１）、（０１−１）に平行であり、前記活性層が前記凹
部の側面において不連続となっていることを特徴とす
る。
【０００８】本発明の第２の半導体埋め込み構造では、
III −Ｖ族半導体のＶ族元素が表面原子となる（−１−
１−１）面を主面とする半導体基板と、この半導体基板
上に形成された正三角形の凹部と、この凹部を含む前記
半導体基板上に形成された第１の閉じ込め層と、この第
１の閉じ込め層上に形成されて少なくとも２つ以上のII
I 族元素Ａ，Ｂを含む活性層と、この活性層の上に形成
された第２の閉じ込め層とを備え、前記活性層の禁制帯
幅が前記第１の閉じ込め層と前記第２の閉じ込め層のい
ずれよりも小さく、前記正三角形の各々の辺が３つの劈
開面（１−１０）、（１０−１）、（０１−１）に垂直
であり、前記凹部の側面上に形成された前記活性層が前
記Ａ，Ｂの構成元素のうちいずれか一方をほとんど含ま
ないことを特徴とする。
III −Ｖ族半導体のＶ族元素が表面原子となる（−１−
１−１）面を主面とする半導体基板と、この半導体基板
上に形成された正三角形の凹部と、この凹部を含む前記
半導体基板上に形成された第１の閉じ込め層と、この第
１の閉じ込め層上に形成されて少なくとも２つ以上のII
I 族元素Ａ，Ｂを含む活性層と、この活性層の上に形成
された第２の閉じ込め層とを備え、前記活性層の禁制帯
幅が前記第１の閉じ込め層と前記第２の閉じ込め層のい
ずれよりも小さく、前記正三角形の各々の辺が３つの劈
開面（１−１０）、（１０−１）、（０１−１）に垂直
であり、前記凹部の側面上に形成された前記活性層が前
記Ａ，Ｂの構成元素のうちいずれか一方をほとんど含ま
ないことを特徴とする。
【０００９】本発明の第２の半導体埋め込み構造の製造
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の凹部を形成する工程と、この凹部を含む前記半導体基
板上に第１の閉じ込め層を結晶成長する工程と、この第
１の閉じ込め層上に少なくとも２つ以上のIII 族元素
Ａ，Ｂを含む活性層を結晶成長する工程と、この活性層
の上に第２の閉じ込め層を結晶成長する工程を備え、前
記活性層の禁制帯幅が前記第１の閉じ込め層と前記第２
の閉じ込め層のいずれよりも小さく、前記正三角形の各
々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記凹部の側面上に形成さ
れた前記活性層が前記Ａ，Ｂの構成元素の内いずれか一
方をほとんど含まないことを特徴とする。
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の凹部を形成する工程と、この凹部を含む前記半導体基
板上に第１の閉じ込め層を結晶成長する工程と、この第
１の閉じ込め層上に少なくとも２つ以上のIII 族元素
Ａ，Ｂを含む活性層を結晶成長する工程と、この活性層
の上に第２の閉じ込め層を結晶成長する工程を備え、前
記活性層の禁制帯幅が前記第１の閉じ込め層と前記第２
の閉じ込め層のいずれよりも小さく、前記正三角形の各
々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記凹部の側面上に形成さ
れた前記活性層が前記Ａ，Ｂの構成元素の内いずれか一
方をほとんど含まないことを特徴とする。
【００１０】本発明の第３の半導体埋め込み構造では、
III −Ｖ族半導体のＶ族元素が表面原子となる（−１−
１−１）面を主面とする半導体基板と、この半導体基板
上に形成された正三角形の突起部と、この突起部を含む
前記半導体基板上に形成された第１の閉じ込め層と、こ
の第１の閉じ込め層上に形成された少なくとも２つ以上
のIII 族元素Ａ，Ｂを含む活性層と、この活性層の上に
形成された第２の閉じ込め層とを備え、前記活性層の禁
制帯幅が前記第１の閉じ込め層と前記第２の閉じ込め層
のいずれよりも小さく、前記正三角形の各々の辺が３つ
の劈開面（１−１０）、（１０−１）、（０１−１）に
垂直であり、前記突起部の側面上に形成された前記活性
層が前記Ａ，Ｂの構成元素の内いずれか一方をほとんど
含まないことを特徴とする。
III −Ｖ族半導体のＶ族元素が表面原子となる（−１−
１−１）面を主面とする半導体基板と、この半導体基板
上に形成された正三角形の突起部と、この突起部を含む
前記半導体基板上に形成された第１の閉じ込め層と、こ
の第１の閉じ込め層上に形成された少なくとも２つ以上
のIII 族元素Ａ，Ｂを含む活性層と、この活性層の上に
形成された第２の閉じ込め層とを備え、前記活性層の禁
制帯幅が前記第１の閉じ込め層と前記第２の閉じ込め層
のいずれよりも小さく、前記正三角形の各々の辺が３つ
の劈開面（１−１０）、（１０−１）、（０１−１）に
垂直であり、前記突起部の側面上に形成された前記活性
層が前記Ａ，Ｂの構成元素の内いずれか一方をほとんど
含まないことを特徴とする。
【００１１】本発明の第３の半導体埋め込み構造の製造
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の突起部を形成する工程と、この突起部を含む前記半導
体基板上に第１の閉じ込め層を結晶成長する工程と、こ
の第１の閉じ込め層上に少なくとも２つ以上のIII 族元
素Ａ，Ｂを含む活性層を結晶成長する工程と、この活性
層の上に第２の閉じ込め層を結晶成長する工程を備え、
前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記突起部の側面上に形成
された前記活性層が前記Ａ，Ｂの構成元素の内いずれか
一方をほとんど含まないことを特徴とする。
方法では、III −Ｖ族半導体のＶ族元素が表面原子とな
る（−１−１−１）面を主面とする基板上に、正三角形
の突起部を形成する工程と、この突起部を含む前記半導
体基板上に第１の閉じ込め層を結晶成長する工程と、こ
の第１の閉じ込め層上に少なくとも２つ以上のIII 族元
素Ａ，Ｂを含む活性層を結晶成長する工程と、この活性
層の上に第２の閉じ込め層を結晶成長する工程を備え、
前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記突起部の側面上に形成
された前記活性層が前記Ａ，Ｂの構成元素の内いずれか
一方をほとんど含まないことを特徴とする。
【００１２】
【作用】まず最初に本発明の半導体埋め込み構造につい
て説明する。一例として、ＧａＡｓ／ＡｌＧａＡｓ材料
を用いて、量子箱構造を形成する場合について説明す
る。本発明の半導体構造では、微細な三角形状の凹部や
突起部が形成されたＧａＡｓ基板上に、ＡｌＧａＡｓ／
ＧａＡｓ／ＡｌＧａＡｓダブルへテロ構造を形成する。
このときに、成長条件や、三角形パターンの結晶方位を
適当に選ぶことによって、ＧａＡｓ活性層が凹部側面あ
るいは突起側面で段切れて形成された構造となってい
る。このため、ＧａＡｓ活性層がＡｌＧａＡｓ閉じ込め
層で埋め込まれた埋め込み構造が形成される。この様な
埋め込み構造の形成では、ＳｉＯ2 の選択マスクなどを
用いる必要がないために、一回の結晶成長で良好な埋め
込み構造を得ることが出来る。また、Ａｌ組成の高いＡ
ｌＧａＡｓ閉じ込め層も容易に形成できるため、強いキ
ャリアの閉じ込めも容易に得られる特徴がある。
て説明する。一例として、ＧａＡｓ／ＡｌＧａＡｓ材料
を用いて、量子箱構造を形成する場合について説明す
る。本発明の半導体構造では、微細な三角形状の凹部や
突起部が形成されたＧａＡｓ基板上に、ＡｌＧａＡｓ／
ＧａＡｓ／ＡｌＧａＡｓダブルへテロ構造を形成する。
このときに、成長条件や、三角形パターンの結晶方位を
適当に選ぶことによって、ＧａＡｓ活性層が凹部側面あ
るいは突起側面で段切れて形成された構造となってい
る。このため、ＧａＡｓ活性層がＡｌＧａＡｓ閉じ込め
層で埋め込まれた埋め込み構造が形成される。この様な
埋め込み構造の形成では、ＳｉＯ2 の選択マスクなどを
用いる必要がないために、一回の結晶成長で良好な埋め
込み構造を得ることが出来る。また、Ａｌ組成の高いＡ
ｌＧａＡｓ閉じ込め層も容易に形成できるため、強いキ
ャリアの閉じ込めも容易に得られる特徴がある。
【００１３】次に本発明の半導体埋め込み構造の製造方
法について説明する。本発明者が、分子線エピタクシー
法（ＭＢＥ法）で検討したところ、（１１１）Ａ面等の
Ａ面の結晶面と、Ａ面でない結晶面（例えば、（１１
１）Ｂ面、（１００）面など）が混在する非平坦基板上
の成長では、Ａ面でのＧａＡｓの成長速度が遅くなる。
特に、ＧａＡｓの再蒸発が顕著となる７２５゜Ｃ以上で
成長すると、（１１１）Ａ面等のＡ面でのＧａＡｓの成
長速度が零となることが判明した。この理由としては、
（１１１）Ａ面と（１１１）Ｂ面などのＧａ原子の表面
マイグレーションの違いが考えられる。すなわち、表面
マイグレーション距離が、他の面に比べて、（１１１）
Ａ面が長いため、あるＧａ原子は、（１１１）Ａ面から
（１１１）Ｂ底面にＧａ原子が移動してＧａＡｓが積層
し、あるＧａ原子は、（１１１）Ａ面上をマイグレーシ
ョンしている間に再蒸発してしまうためと考えられる。
法について説明する。本発明者が、分子線エピタクシー
法（ＭＢＥ法）で検討したところ、（１１１）Ａ面等の
Ａ面の結晶面と、Ａ面でない結晶面（例えば、（１１
１）Ｂ面、（１００）面など）が混在する非平坦基板上
の成長では、Ａ面でのＧａＡｓの成長速度が遅くなる。
特に、ＧａＡｓの再蒸発が顕著となる７２５゜Ｃ以上で
成長すると、（１１１）Ａ面等のＡ面でのＧａＡｓの成
長速度が零となることが判明した。この理由としては、
（１１１）Ａ面と（１１１）Ｂ面などのＧａ原子の表面
マイグレーションの違いが考えられる。すなわち、表面
マイグレーション距離が、他の面に比べて、（１１１）
Ａ面が長いため、あるＧａ原子は、（１１１）Ａ面から
（１１１）Ｂ底面にＧａ原子が移動してＧａＡｓが積層
し、あるＧａ原子は、（１１１）Ａ面上をマイグレーシ
ョンしている間に再蒸発してしまうためと考えられる。
【００１４】本発明の半導体埋め込み構造の製造方法で
は、この実験事実に基づいて、量子箱の様な微細な半導
体埋め込み構造を形成する方法を提供するものである。
すなわち、本発明では、（１１１）Ｂ面を半導体基板に
選び、この半導体基板の３つの異なる劈開面に垂直な方
向の３辺を有する正三角形の凹部および、突起を形成す
る。このときに、マスクの向きを適当に選ぶことによっ
て、順メサの（１１１）Ａ面あるいは（１ｎｎ）Ａ面
（ただし、ｎ≧２、ｎ：整数）を側面に有する三角形凹
部や三角形突起が得られる。つぎに、ＭＢＥ法によっ
て、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓダブルへテ
ロ構造を形成する。このときに、ＧａＡｓの再蒸発が顕
著となる７２５゜Ｃ以上の成長温度でＭＢＥ成長する
と、（１１１）Ａ面などのＡ面でのＧａＡｓの成長速度
が零となる。このため、三角形凹部においては、凹部の
底部と平坦部でＧａＡｓが途切れて成長する。また、三
角形突起では、突起頂部と平坦部でＧａＡｓが途切れて
成長する。一方、ＡｌＧａＡｓは、非平坦基板の基板形
状を保存するように側面でも一様な厚さで成長する。こ
のような成長上の特性を利用することによって、三角形
突起の頂部、または三角形凹部の底部にＧａＡｓ／Ａｌ
ＧａＡｓ埋め込み構造が形成される。また、ＡｌＧａＡ
ｓの成長では、Ａｌ組成が高いほど、非平坦基板の基板
形状保存の性質が強いために、埋め込み構造を形成する
のに適している。この理由として、Ａｌ原子の表面マイ
グレーション距離がＧａ原子よりも小さいために、Ａｌ
組成が高いほど凹凸を保存する傾向が強くなると考えら
れる。このため、高いＡｌ組成のＡｌＧａＡｓを用い
て、容易にＧａＡｓ／ＡｌＧａＡｓ埋め込み構造を形成
することが出来る。また、本発明を用いれば、このよう
な埋め込み構造を一度の結晶成長で形成できる特長があ
る。
は、この実験事実に基づいて、量子箱の様な微細な半導
体埋め込み構造を形成する方法を提供するものである。
すなわち、本発明では、（１１１）Ｂ面を半導体基板に
選び、この半導体基板の３つの異なる劈開面に垂直な方
向の３辺を有する正三角形の凹部および、突起を形成す
る。このときに、マスクの向きを適当に選ぶことによっ
て、順メサの（１１１）Ａ面あるいは（１ｎｎ）Ａ面
（ただし、ｎ≧２、ｎ：整数）を側面に有する三角形凹
部や三角形突起が得られる。つぎに、ＭＢＥ法によっ
て、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓダブルへテ
ロ構造を形成する。このときに、ＧａＡｓの再蒸発が顕
著となる７２５゜Ｃ以上の成長温度でＭＢＥ成長する
と、（１１１）Ａ面などのＡ面でのＧａＡｓの成長速度
が零となる。このため、三角形凹部においては、凹部の
底部と平坦部でＧａＡｓが途切れて成長する。また、三
角形突起では、突起頂部と平坦部でＧａＡｓが途切れて
成長する。一方、ＡｌＧａＡｓは、非平坦基板の基板形
状を保存するように側面でも一様な厚さで成長する。こ
のような成長上の特性を利用することによって、三角形
突起の頂部、または三角形凹部の底部にＧａＡｓ／Ａｌ
ＧａＡｓ埋め込み構造が形成される。また、ＡｌＧａＡ
ｓの成長では、Ａｌ組成が高いほど、非平坦基板の基板
形状保存の性質が強いために、埋め込み構造を形成する
のに適している。この理由として、Ａｌ原子の表面マイ
グレーション距離がＧａ原子よりも小さいために、Ａｌ
組成が高いほど凹凸を保存する傾向が強くなると考えら
れる。このため、高いＡｌ組成のＡｌＧａＡｓを用い
て、容易にＧａＡｓ／ＡｌＧａＡｓ埋め込み構造を形成
することが出来る。また、本発明を用いれば、このよう
な埋め込み構造を一度の結晶成長で形成できる特長があ
る。
【００１５】
【実施例】次に本発明の実施例について図面を用いて詳
細に説明する。
細に説明する。
【００１６】図１（ａ），（ｂ）は、本発明の第１の実
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお図１（ｂ）は、図１（ａ）のＡ−Ａ′断面
である。
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお図１（ｂ）は、図１（ａ）のＡ−Ａ′断面
である。
【００１７】本実施例は、三角形凹部上に、ＧａＡｓか
らなる活性層を形成する場合である。図中、１はＧａＡ
ｓ基板、２は第１閉じ込め層（Ａｌx Ｇａ1-x Ａｓ、
０．２≦ｘ≦１、典型的には０．８≦ｘ≦１）、３は活
性層（ＧａＡｓ）、４は第２閉じ込め層（Ａｌ組成は第
１閉じ込め層と同じ範囲）、５は（１１１）Ｂ底面、
６，７は（１１１）Ａ側面、８は（０１１）劈開面（Ａ
−Ａ′断面）、９は埋め込み活性層、１０は三角形凹
部、ｄは三角形凹部１０の深さ、θ1 は（１１１）Ａ側
面６と（１１１）Ｂ底面５とのなす角、θ2 は（１１
１）Ａ側面７と（０１１）劈開面８との交線が（１１
１）Ｂ底面５とのなす角である。この場合に、埋め込み
活性層９の１辺の長さＷB と、三角形凹部１０の上辺の
長さＷM との間には、以下の関係がある。
らなる活性層を形成する場合である。図中、１はＧａＡ
ｓ基板、２は第１閉じ込め層（Ａｌx Ｇａ1-x Ａｓ、
０．２≦ｘ≦１、典型的には０．８≦ｘ≦１）、３は活
性層（ＧａＡｓ）、４は第２閉じ込め層（Ａｌ組成は第
１閉じ込め層と同じ範囲）、５は（１１１）Ｂ底面、
６，７は（１１１）Ａ側面、８は（０１１）劈開面（Ａ
−Ａ′断面）、９は埋め込み活性層、１０は三角形凹
部、ｄは三角形凹部１０の深さ、θ1 は（１１１）Ａ側
面６と（１１１）Ｂ底面５とのなす角、θ2 は（１１
１）Ａ側面７と（０１１）劈開面８との交線が（１１
１）Ｂ底面５とのなす角である。この場合に、埋め込み
活性層９の１辺の長さＷB と、三角形凹部１０の上辺の
長さＷM との間には、以下の関係がある。
【００１８】 ＷB ＝ＷM −Ｃ・ｄ （１） Ｃ＝２・√３／ｔａｎθ1 （２） 実際のＣ及びθ1 の値を、一例として表１に示す。
【００１９】
【表１】
【００２０】量子箱のような小さな幅のＷB の、埋め込
み活性層９を形成する場合には、Ｃ・ｄの分だけ幅が小
さくなるため有利である。例えば、側面が（１１１）Ａ
面で、ＷM が１μｍ、ｄが０．３μｍの場合にはＷB が
０．６３μｍとなる。また、側面が（１１１）Ａ面で、
ＷM が１００ｎｍ、ｄが５０ｎｍの場合には、ＷB が３
９ｎｍとなる。第１閉じ込め層２の厚さは、三角形凹部
１０の断面形状を保存できる範囲内で、任意に決めるこ
とが出来る。ただし、三角形凹部１０の深さｄに比べ
て、非常に厚い第１閉じ込め層２の形成は、三角形凹部
１０の断面形状が崩れる可能性があるため、余り好まし
くない。また、活性層３の厚みに関しては、（１１１）
Ａ側面６，７で段切れて成長する範囲内で任意に決める
ことが出来る。上限の厚さとして、三角形凹部１０の深
さｄが目安となる。ｄよりも薄い活性層３では、成長の
技術的な問題は少ない。例えば量子箱などを狙ってＷM
を１００ｎｍ、ｄを５０ｎｍとした場合には、活性層３
の厚さも薄くして、２０ｎｍ以下が好ましいと考えられ
る。第２の閉じ込め層４の厚さは、任意の厚みで形成す
ることが出来るが、充分厚く成長した方が、表面の平坦
化の観点からは好ましい。以上説明した、三角形凹部１
０上に形成された、半導体構造においては、ＳｉＯ2 な
どが内在しないために、半導体通しの良好な界面を有
し、発光特性の優れたＧａＡｓ／ＡｌＧａＡｓ埋め込み
構造を実現できる。
み活性層９を形成する場合には、Ｃ・ｄの分だけ幅が小
さくなるため有利である。例えば、側面が（１１１）Ａ
面で、ＷM が１μｍ、ｄが０．３μｍの場合にはＷB が
０．６３μｍとなる。また、側面が（１１１）Ａ面で、
ＷM が１００ｎｍ、ｄが５０ｎｍの場合には、ＷB が３
９ｎｍとなる。第１閉じ込め層２の厚さは、三角形凹部
１０の断面形状を保存できる範囲内で、任意に決めるこ
とが出来る。ただし、三角形凹部１０の深さｄに比べ
て、非常に厚い第１閉じ込め層２の形成は、三角形凹部
１０の断面形状が崩れる可能性があるため、余り好まし
くない。また、活性層３の厚みに関しては、（１１１）
Ａ側面６，７で段切れて成長する範囲内で任意に決める
ことが出来る。上限の厚さとして、三角形凹部１０の深
さｄが目安となる。ｄよりも薄い活性層３では、成長の
技術的な問題は少ない。例えば量子箱などを狙ってＷM
を１００ｎｍ、ｄを５０ｎｍとした場合には、活性層３
の厚さも薄くして、２０ｎｍ以下が好ましいと考えられ
る。第２の閉じ込め層４の厚さは、任意の厚みで形成す
ることが出来るが、充分厚く成長した方が、表面の平坦
化の観点からは好ましい。以上説明した、三角形凹部１
０上に形成された、半導体構造においては、ＳｉＯ2 な
どが内在しないために、半導体通しの良好な界面を有
し、発光特性の優れたＧａＡｓ／ＡｌＧａＡｓ埋め込み
構造を実現できる。
【００２１】次に、第１の実施例の半導体埋め込み構造
の製造方法について、図２を用いて説明する。
の製造方法について、図２を用いて説明する。
【００２２】まず図２（ａ）に示すように、（１１１）
Ｂ面を主面に有するＧａＡｓ基板１を用意する。このＧ
ａＡｓ基板１の面方位は、必ずしも（１１１）Ｂ面ＪＵ
ＳＴである必要はない。（１１１）Ｂ面からわずかに
（０．５〜５゜）オフ角をつけた方が、成長表面形態が
良好となることが知られている。
Ｂ面を主面に有するＧａＡｓ基板１を用意する。このＧ
ａＡｓ基板１の面方位は、必ずしも（１１１）Ｂ面ＪＵ
ＳＴである必要はない。（１１１）Ｂ面からわずかに
（０．５〜５゜）オフ角をつけた方が、成長表面形態が
良好となることが知られている。
【００２３】次に、図２（ｂ）に示すように、このＧａ
Ａｓ基板１上に、通常のホトリソグラフィ技術、あるい
は電子ビーム露光技術を用いて、三角形の開口部２２を
有するエッチングマスク２１を形成する。エッチングマ
スク２１の材料としては、ホトレジストや、電子ビーム
露光用レジスト等のレジスト材料の他に、ＳｉＯ2 ，Ｓ
ｉＮなどの材料を用いることが出来る。ここで、ＳｉＯ
2 やＳｉＮの材料は、熱ＣＶＤ技術やプラズマＣＶＤ技
術で成膜するために、ＧａＡｓ基板１との密着性がレジ
スト材料よりも良好である。このため、サイドエツチン
グが小さく、大きな側面角θ1 が得られやすい。一方、
小さなθ1 を必要とする場合には、レジスト材料がマス
クとして適している。この場合には、（１１１）Ａの側
面ではなく、もっと高次のＡ面の（１２２）Ａ面や（１
３３）Ａ面などが出現する。このように、三角形凹部や
三角形突起の側面の結晶面については、（１１１）Ａ面
の他に（１２２）Ａ面、（１３３）Ａ面などの高次の面
も利用できる。高次の面を利用した場合には、表１に示
す係数Ｃの値が大きくなるために、大きなＷM で小さな
ＷB を容易に得られる利点がある。しかしながら、ＭＢ
Ｅ成長上の特性から、この高次の面での成長速度は（１
１１）Ａ面よりもやや早くなるという問題もある。
Ａｓ基板１上に、通常のホトリソグラフィ技術、あるい
は電子ビーム露光技術を用いて、三角形の開口部２２を
有するエッチングマスク２１を形成する。エッチングマ
スク２１の材料としては、ホトレジストや、電子ビーム
露光用レジスト等のレジスト材料の他に、ＳｉＯ2 ，Ｓ
ｉＮなどの材料を用いることが出来る。ここで、ＳｉＯ
2 やＳｉＮの材料は、熱ＣＶＤ技術やプラズマＣＶＤ技
術で成膜するために、ＧａＡｓ基板１との密着性がレジ
スト材料よりも良好である。このため、サイドエツチン
グが小さく、大きな側面角θ1 が得られやすい。一方、
小さなθ1 を必要とする場合には、レジスト材料がマス
クとして適している。この場合には、（１１１）Ａの側
面ではなく、もっと高次のＡ面の（１２２）Ａ面や（１
３３）Ａ面などが出現する。このように、三角形凹部や
三角形突起の側面の結晶面については、（１１１）Ａ面
の他に（１２２）Ａ面、（１３３）Ａ面などの高次の面
も利用できる。高次の面を利用した場合には、表１に示
す係数Ｃの値が大きくなるために、大きなＷM で小さな
ＷB を容易に得られる利点がある。しかしながら、ＭＢ
Ｅ成長上の特性から、この高次の面での成長速度は（１
１１）Ａ面よりもやや早くなるという問題もある。
【００２４】また、マスクパターンの形成時には、溝及
び突起の側面が（１１１）Ａ面の順メサ形状が出現する
ように注意する必要がある。この事情を、図３で説明す
る。いま（１１１）Ｂ面として（−１−１−１）面３１
と表した場合を考える。この場合に、（−１−１−１）
Ｂ面３１に垂直な劈開面は、（１−１０）、（０１−
１）、（１０−１）の３つがある。これらの劈開面の１
つである（１−１０）面３２に垂直なメサストライプを
ブロムメタノール等をエッチング液として用いたウェッ
ト化学エッチング法を用いて形成すると、図３（ａ）に
示すような非対称な断面形状が得られる。この場合の側
面で、順メサ形状が得られた側面は、（−１−１１）Ａ
面３３である。この面を側面となるような向きに、三角
形のエッチングマスクを形成する。結晶指数でいうと、
図３（ｂ）〜（ｃ）に示す結晶指数の方向にマスクを形
成すれば良い。三角形突起を形成する場合には、図３
（ｂ）に示すように、結晶の方向指数が［１−１０］→
［０１−１］→［１−０１］の時計回りで規定される３
辺を有する正三角形のマスクが必要となる。一方、三角
形凹部を形成する場合には、図３（ｃ）に示すように、
方向指数が［１−１０］→［−１０１］→［０１−１］
の反時計回りで３辺が規定される正三角形の開口部を有
するマスクが必要である。
び突起の側面が（１１１）Ａ面の順メサ形状が出現する
ように注意する必要がある。この事情を、図３で説明す
る。いま（１１１）Ｂ面として（−１−１−１）面３１
と表した場合を考える。この場合に、（−１−１−１）
Ｂ面３１に垂直な劈開面は、（１−１０）、（０１−
１）、（１０−１）の３つがある。これらの劈開面の１
つである（１−１０）面３２に垂直なメサストライプを
ブロムメタノール等をエッチング液として用いたウェッ
ト化学エッチング法を用いて形成すると、図３（ａ）に
示すような非対称な断面形状が得られる。この場合の側
面で、順メサ形状が得られた側面は、（−１−１１）Ａ
面３３である。この面を側面となるような向きに、三角
形のエッチングマスクを形成する。結晶指数でいうと、
図３（ｂ）〜（ｃ）に示す結晶指数の方向にマスクを形
成すれば良い。三角形突起を形成する場合には、図３
（ｂ）に示すように、結晶の方向指数が［１−１０］→
［０１−１］→［１−０１］の時計回りで規定される３
辺を有する正三角形のマスクが必要となる。一方、三角
形凹部を形成する場合には、図３（ｃ）に示すように、
方向指数が［１−１０］→［−１０１］→［０１−１］
の反時計回りで３辺が規定される正三角形の開口部を有
するマスクが必要である。
【００２５】次に図２（ｃ）に示すように、エッチング
マスク２１をＧａＡｓ基板１上に形成し、ブロムメタノ
ールや燐酸系のエッチング液を用いてエッチングするこ
とによって、順メサの（１１１）Ａ側面６，７を側面に
有する三角形凹部１０を形成できる。この場合に、他の
エッチング方法、例えばドライエッチング方なども、所
望の結晶面（（１１１）Ａ面〜（１５５）Ａ面）がでれ
ば利用できる。
マスク２１をＧａＡｓ基板１上に形成し、ブロムメタノ
ールや燐酸系のエッチング液を用いてエッチングするこ
とによって、順メサの（１１１）Ａ側面６，７を側面に
有する三角形凹部１０を形成できる。この場合に、他の
エッチング方法、例えばドライエッチング方なども、所
望の結晶面（（１１１）Ａ面〜（１５５）Ａ面）がでれ
ば利用できる。
【００２６】次に、図２（ｄ）に示すように、エッチン
グマスク２１を除去する。
グマスク２１を除去する。
【００２７】次に、図２（ｅ）に示すように、ＭＢＥ法
によって結晶成長する。結晶成長では、通常の固体ソー
ス材料を用いたＭＢＥ装置で成長できる。ＡｌＧａＡｓ
／ＧａＡｓ材料の場合には、ソース材料として、金属Ａ
ｌ、金属Ｇａ、金属ＡｓをＰＢＮ（パイロティックボロ
ンナイトライド）ルツボに装填して、ヒータ加熱によっ
てソース材料を超高真空中で蒸発させて結晶成長を行っ
ている。このような固体ソースの他に、Ａｓ材料とし
て、アルシン（ＡＳＨ3 ）等のハイドライドガスや、Ｇ
ａやＡｌの材料として、トリメチルガリウム（Ｇａ（Ｃ
Ｈ3 ）3 ）や、トリメチルアルミニウム（Ａｌ（ＣＨ
3 ）3 ）の有機金属などを用いることが出来る。このよ
うに、ＭＢＥ法においてガスなどをソースとして用いる
場合には、一般に、ガスソースＭＢＥ法やケミカルビー
ムエピタクシー法（ＣＢＥ法）などと呼ばれる。
によって結晶成長する。結晶成長では、通常の固体ソー
ス材料を用いたＭＢＥ装置で成長できる。ＡｌＧａＡｓ
／ＧａＡｓ材料の場合には、ソース材料として、金属Ａ
ｌ、金属Ｇａ、金属ＡｓをＰＢＮ（パイロティックボロ
ンナイトライド）ルツボに装填して、ヒータ加熱によっ
てソース材料を超高真空中で蒸発させて結晶成長を行っ
ている。このような固体ソースの他に、Ａｓ材料とし
て、アルシン（ＡＳＨ3 ）等のハイドライドガスや、Ｇ
ａやＡｌの材料として、トリメチルガリウム（Ｇａ（Ｃ
Ｈ3 ）3 ）や、トリメチルアルミニウム（Ａｌ（ＣＨ
3 ）3 ）の有機金属などを用いることが出来る。このよ
うに、ＭＢＥ法においてガスなどをソースとして用いる
場合には、一般に、ガスソースＭＢＥ法やケミカルビー
ムエピタクシー法（ＣＢＥ法）などと呼ばれる。
【００２８】ＭＢＥ成長装置にＧａＡｓ基板１を導入し
た後、通常の脱ガス工程を行いＧａＡｓの自然酸化膜を
除去する。この後、ＧａＡｓの再蒸発が顕著になる温度
（本発明者のＭＢＥ装置では７２５゜Ｃ）以上で、第１
閉じ込め層２（ＡｌＧａＡｓ）、活性層３（ＧａＡ
ｓ）、第２閉じ込め層４（ＡｌＧａＡｓ）からなるダブ
ルへテロ構造を成長する。この場合に、ＡｌＧａＡｓ
は、ＧａＡｓ基板１の凹凸をそのまま保存するように成
長するのに比べて、ＧａＡｓは（１１１）Ａ側面６，７
で成長速度が極端に遅く、７２５゜Ｃ以上では零とな
る。このため、活性層３が、（１１１）Ａ側面６，７で
途切れて成長して、埋め込み活性層９が形成される。埋
め込み活性層９は、回りを全てＧａＡｓよりも禁制帯幅
の大きなＡｌＧａＡｓで囲まれているため、良好な埋め
込み構造が実現する。また、埋め込み活性層９の近傍に
はＳｉＯ2 などがなく、全て半導体通しの界面となって
いるため、極めて非発光再結合の少ない埋め込み構造が
得られる。また、閉じ込め層材料となるＡｌＧａＡｓに
ついては、Ａｌ組成が高い方が凹凸を保存する傾向が強
くなるため好ましい。特に、量子箱を狙って１００ｎｍ
以下の微細な凹凸上に成長する場合には、ＡｌＡｓなど
を用いるのが適している。ＭＢＥ成長後、成長装置から
取り出すと、製作工程は完了する。
た後、通常の脱ガス工程を行いＧａＡｓの自然酸化膜を
除去する。この後、ＧａＡｓの再蒸発が顕著になる温度
（本発明者のＭＢＥ装置では７２５゜Ｃ）以上で、第１
閉じ込め層２（ＡｌＧａＡｓ）、活性層３（ＧａＡ
ｓ）、第２閉じ込め層４（ＡｌＧａＡｓ）からなるダブ
ルへテロ構造を成長する。この場合に、ＡｌＧａＡｓ
は、ＧａＡｓ基板１の凹凸をそのまま保存するように成
長するのに比べて、ＧａＡｓは（１１１）Ａ側面６，７
で成長速度が極端に遅く、７２５゜Ｃ以上では零とな
る。このため、活性層３が、（１１１）Ａ側面６，７で
途切れて成長して、埋め込み活性層９が形成される。埋
め込み活性層９は、回りを全てＧａＡｓよりも禁制帯幅
の大きなＡｌＧａＡｓで囲まれているため、良好な埋め
込み構造が実現する。また、埋め込み活性層９の近傍に
はＳｉＯ2 などがなく、全て半導体通しの界面となって
いるため、極めて非発光再結合の少ない埋め込み構造が
得られる。また、閉じ込め層材料となるＡｌＧａＡｓに
ついては、Ａｌ組成が高い方が凹凸を保存する傾向が強
くなるため好ましい。特に、量子箱を狙って１００ｎｍ
以下の微細な凹凸上に成長する場合には、ＡｌＡｓなど
を用いるのが適している。ＭＢＥ成長後、成長装置から
取り出すと、製作工程は完了する。
【００２９】図４（ａ），（ｂ）は、本発明の第２の実
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図４（ｂ）は、図４（ａ）のＢ−Ｂ′断
面である。
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図４（ｂ）は、図４（ａ）のＢ−Ｂ′断
面である。
【００３０】本実施例は、三角形突起上に、ＧａＡｓか
らなる活性層を形成する場合である。図中、４１はＧａ
Ａｓ基板、４２は第１閉じ込め層（Ａｌx Ｇａ1-x Ａ
ｓ，０．２≦ｘ≦１、典型的には０．８≦ｘ≦１）、４
３は活性層（ＧａＡｓ）、４４は第２閉じ込め層（Ａｌ
組成は第１閉じ込め層４２と同じ）、４５は（１１１）
Ｂ頂部、４６，４７は（１１１）Ａ側面、４８は（０１
１）劈開面（ＢＢ′断面）、４９は埋め込み活性層、５
０は三角形突起である。ｄは三角形突起の高さ、θ1 は
（１１１）Ａ側面４６と（１１１）Ｂ頂部４５とのなす
角、θ2 は（１１１）Ａ側面４７と（０１１）劈開面４
８との交線が（１１１）Ｂ頂部４５とのなす角である。
らなる活性層を形成する場合である。図中、４１はＧａ
Ａｓ基板、４２は第１閉じ込め層（Ａｌx Ｇａ1-x Ａ
ｓ，０．２≦ｘ≦１、典型的には０．８≦ｘ≦１）、４
３は活性層（ＧａＡｓ）、４４は第２閉じ込め層（Ａｌ
組成は第１閉じ込め層４２と同じ）、４５は（１１１）
Ｂ頂部、４６，４７は（１１１）Ａ側面、４８は（０１
１）劈開面（ＢＢ′断面）、４９は埋め込み活性層、５
０は三角形突起である。ｄは三角形突起の高さ、θ1 は
（１１１）Ａ側面４６と（１１１）Ｂ頂部４５とのなす
角、θ2 は（１１１）Ａ側面４７と（０１１）劈開面４
８との交線が（１１１）Ｂ頂部４５とのなす角である。
【００３１】このような三角形突起５０の場合にはおい
ても、第１の実施例で述べたように、三角形突起５０の
底辺の幅ＷM と（１１１）Ｂ頂部の１辺の長さＷB の間
は（１），（２）式の関係式が成り立つ。例えば、側面
が（１１１）Ａ面で、ＷM が１μｍ、ｄが０．３μｍの
場合にはＷB が０．６３μｍとなる。 また、側面が
（１１１）Ａ面で、ＷM が１００ｎｍ、ｄが５０ｎｍの
場合には、ＷB が３９ｎｍとなる。第１閉じ込め層４２
の厚さは、三角形突起５０の断面形状を保存できる範囲
内で、任意に決めることが出来る。ただし、三角形突起
５０の高さｄに比べて、非常に厚い第１閉じ込め層４２
の形成は、三角形突起５０の断面形状が崩れる可能性が
あるため、余り好ましくない。また、活性層４３の厚み
に関しては、（１１１）Ａ側面４６，４７で段切れて成
長する範囲内で任意に決めることが出来る。上限の厚さ
として、三角形突起５０の高さｄが目安となる。ｄより
も薄い活性層４３では、成長の技術的な問題は少ない。
例えば量子箱などを狙って、ＷM を１００ｎｍ、ｄを５
０ｎｍとした場合には、活性層４３の厚さも薄くして、
２０ｎｍ以下が好ましいと考えられる。第２の閉じ込め
層４４の厚さは、任意の厚みで形成することが出来る
が、充分厚く成長した方が、表面の平坦化の観点からは
好ましい。以上説明した、三角形突起５０上に形成され
た、半導体構造においては、ＳｉＯ2 などが内在しない
ために、半導体通しの良好な界面を有し、発光特性の優
れたＧａＡｓ／ＡｌＧａＡｓ埋め込み構造を実現でき
る。また、製造方法については、マスクの方位を図２
（ｂ）に示すように形成することが、三角形凹部の第１
の実施例の場合と異なっている。そのほかの点は、ほと
んど三角形凹部の第１の実施例と同様である。
ても、第１の実施例で述べたように、三角形突起５０の
底辺の幅ＷM と（１１１）Ｂ頂部の１辺の長さＷB の間
は（１），（２）式の関係式が成り立つ。例えば、側面
が（１１１）Ａ面で、ＷM が１μｍ、ｄが０．３μｍの
場合にはＷB が０．６３μｍとなる。 また、側面が
（１１１）Ａ面で、ＷM が１００ｎｍ、ｄが５０ｎｍの
場合には、ＷB が３９ｎｍとなる。第１閉じ込め層４２
の厚さは、三角形突起５０の断面形状を保存できる範囲
内で、任意に決めることが出来る。ただし、三角形突起
５０の高さｄに比べて、非常に厚い第１閉じ込め層４２
の形成は、三角形突起５０の断面形状が崩れる可能性が
あるため、余り好ましくない。また、活性層４３の厚み
に関しては、（１１１）Ａ側面４６，４７で段切れて成
長する範囲内で任意に決めることが出来る。上限の厚さ
として、三角形突起５０の高さｄが目安となる。ｄより
も薄い活性層４３では、成長の技術的な問題は少ない。
例えば量子箱などを狙って、ＷM を１００ｎｍ、ｄを５
０ｎｍとした場合には、活性層４３の厚さも薄くして、
２０ｎｍ以下が好ましいと考えられる。第２の閉じ込め
層４４の厚さは、任意の厚みで形成することが出来る
が、充分厚く成長した方が、表面の平坦化の観点からは
好ましい。以上説明した、三角形突起５０上に形成され
た、半導体構造においては、ＳｉＯ2 などが内在しない
ために、半導体通しの良好な界面を有し、発光特性の優
れたＧａＡｓ／ＡｌＧａＡｓ埋め込み構造を実現でき
る。また、製造方法については、マスクの方位を図２
（ｂ）に示すように形成することが、三角形凹部の第１
の実施例の場合と異なっている。そのほかの点は、ほと
んど三角形凹部の第１の実施例と同様である。
【００３２】図５（ａ），（ｂ）は、本発明の第３の実
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図５（ｂ）は、図５（ａ）のＣ−Ｃ′断
面である。
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図５（ｂ）は、図５（ａ）のＣ−Ｃ′断
面である。
【００３３】本実施例は、三角形凹部上に、ＩｎＧａＡ
ｓからなる活性層を形成する場合である。図中、５１ａ
は活性層（ＩｎxaＧａ1-xaＡｓ、０．０５＜ｘａ≦０．
３５）、５１ｂは活性層（ＩｎxbＧａ1-xbＡｓ、ｘｂ〜
０）、５２は埋め込み活性層（ＩｎxcＧａ1-xcＡｓ、ｘ
ａ＜ｘｃ）である。構造的には、活性層を除いて、第１
の実施例の場合とほとんど同じである。この場合には、
活性層の材料として、ＩｎＧａＡｓ材料を用いている。
そのために、活性層は三角溝１０の側面６，７で連続し
て成長している。ＭＢＥ成長について説明すると、Ｉｎ
の再蒸発が顕著となる５７５゜Ｃ以上で成長するとＩｎ
原子は、（１１１）Ａ側面６，７に全く付着しないため
に、（１１１）Ａ側面６，７上では、ほとんどＧａＡｓ
からなる活性層５１ｂが形成される。一方、（１１１）
Ｂ底部５においては、（１１１）Ａ側面６，７からのＩ
ｎ原子の流入があるために、平坦部の活性層５１ａより
もＩｎ組成の高い埋め込み活性層５２が得られる。従っ
て、ＩｎxcＧａ1-xcＡｓからなる埋め込み活性層５２
が、横方向でＧａＡｓからなる活性層５１ｂに埋め込ま
れることとなる。
ｓからなる活性層を形成する場合である。図中、５１ａ
は活性層（ＩｎxaＧａ1-xaＡｓ、０．０５＜ｘａ≦０．
３５）、５１ｂは活性層（ＩｎxbＧａ1-xbＡｓ、ｘｂ〜
０）、５２は埋め込み活性層（ＩｎxcＧａ1-xcＡｓ、ｘ
ａ＜ｘｃ）である。構造的には、活性層を除いて、第１
の実施例の場合とほとんど同じである。この場合には、
活性層の材料として、ＩｎＧａＡｓ材料を用いている。
そのために、活性層は三角溝１０の側面６，７で連続し
て成長している。ＭＢＥ成長について説明すると、Ｉｎ
の再蒸発が顕著となる５７５゜Ｃ以上で成長するとＩｎ
原子は、（１１１）Ａ側面６，７に全く付着しないため
に、（１１１）Ａ側面６，７上では、ほとんどＧａＡｓ
からなる活性層５１ｂが形成される。一方、（１１１）
Ｂ底部５においては、（１１１）Ａ側面６，７からのＩ
ｎ原子の流入があるために、平坦部の活性層５１ａより
もＩｎ組成の高い埋め込み活性層５２が得られる。従っ
て、ＩｎxcＧａ1-xcＡｓからなる埋め込み活性層５２
が、横方向でＧａＡｓからなる活性層５１ｂに埋め込ま
れることとなる。
【００３４】図６（ａ），（ｂ）は、本発明の第４の実
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図６（ｂ）は、図６（ａ）のＤ−Ｄ′断
面である。
施例の半導体埋め込み構造の平面図及び断面構造を示し
ている。なお、図６（ｂ）は、図６（ａ）のＤ−Ｄ′断
面である。
【００３５】本実施例は、三角形突起上に、ＩｎＧａＡ
ｓからなる活性層を形成する場合である。図中、６１ａ
は活性層（ＩｎxaＧａ1-xaＡｓ、０．０５＜ｘａ≦０．
３５）、６１ｂは活性層（ＩｎxbＧａ1-xbＡｓ、ｘｂ〜
０）、６２は埋め込み活性層（ＩｎxcＧａ1-xcＡｓ、ｘ
ａ＜ｘｃ）である。構造的には、活性層を除いて、第２
の実施例の場合とほとんど同じである。この場合には、
第３の実施例と同様に活性層の材料として、ＩｎＧａＡ
ｓ材料を用いている。そのために、活性層は三角形突起
５０の側面４６，４７で連続して成長している。ＭＢＥ
成長では、第３の実施例と同様に、Ｉｎの再蒸発が顕著
となる５７５゜Ｃ以上で成長すると、Ｉｎ原子は（１１
１）Ａ側面４６，４７に全く付着しないために、（１１
１）Ａ側面４６，４７上では、ほとんどＧａＡｓからな
る活性層６１ｂが形成される。一方、（１１１）Ｂ頂部
４５においては、（１１１）Ａ側面４６，４７からのＩ
ｎ原子の流入があるために、平坦部の活性層６１ａより
もＩｎ組成の高い埋め込み活性層６２が得られる。従っ
て、ＩｎxcＧａ1-xcＡｓからなる埋め込み活性層６２
が、横方向でＧａＡｓからなる活性層６１ｂに埋め込ま
れることとなる。
ｓからなる活性層を形成する場合である。図中、６１ａ
は活性層（ＩｎxaＧａ1-xaＡｓ、０．０５＜ｘａ≦０．
３５）、６１ｂは活性層（ＩｎxbＧａ1-xbＡｓ、ｘｂ〜
０）、６２は埋め込み活性層（ＩｎxcＧａ1-xcＡｓ、ｘ
ａ＜ｘｃ）である。構造的には、活性層を除いて、第２
の実施例の場合とほとんど同じである。この場合には、
第３の実施例と同様に活性層の材料として、ＩｎＧａＡ
ｓ材料を用いている。そのために、活性層は三角形突起
５０の側面４６，４７で連続して成長している。ＭＢＥ
成長では、第３の実施例と同様に、Ｉｎの再蒸発が顕著
となる５７５゜Ｃ以上で成長すると、Ｉｎ原子は（１１
１）Ａ側面４６，４７に全く付着しないために、（１１
１）Ａ側面４６，４７上では、ほとんどＧａＡｓからな
る活性層６１ｂが形成される。一方、（１１１）Ｂ頂部
４５においては、（１１１）Ａ側面４６，４７からのＩ
ｎ原子の流入があるために、平坦部の活性層６１ａより
もＩｎ組成の高い埋め込み活性層６２が得られる。従っ
て、ＩｎxcＧａ1-xcＡｓからなる埋め込み活性層６２
が、横方向でＧａＡｓからなる活性層６１ｂに埋め込ま
れることとなる。
【００３６】以上述べた実施例では、ＡｌＧａＡｓ／Ｇ
ａＡｓ材料とＩｎＧａＡｓ／ＡｌＧａＡｓ材料を用いて
構造を形成したが、これらの半導体埋め込み構造は、他
の材料、例えばＩｎＧａＡｓ／ＩｎＡｌＡｓなどにおい
ても適用できると考えられる。
ａＡｓ材料とＩｎＧａＡｓ／ＡｌＧａＡｓ材料を用いて
構造を形成したが、これらの半導体埋め込み構造は、他
の材料、例えばＩｎＧａＡｓ／ＩｎＡｌＡｓなどにおい
ても適用できると考えられる。
【００３７】また、以上の実施例では、アンドープで全
ての半導体埋め込み構造を成長したが、これに限らずｐ
型やｎ型のドーピングを行って、ｐｎ接合を形成するこ
とは、容易に可能である。
ての半導体埋め込み構造を成長したが、これに限らずｐ
型やｎ型のドーピングを行って、ｐｎ接合を形成するこ
とは、容易に可能である。
【００３８】また、以上の実施例では、ＧａＡｓ基板に
三角形凹部や突起を形成していたが、これに限らず、Ｇ
ａＡｓ／ＡｌＧａＡｓ成長層が表面に形成されたＧａＡ
ｓ基板上に三角形凹部や三角形突起を形成して用いても
良い。
三角形凹部や突起を形成していたが、これに限らず、Ｇ
ａＡｓ／ＡｌＧａＡｓ成長層が表面に形成されたＧａＡ
ｓ基板上に三角形凹部や三角形突起を形成して用いても
良い。
【００３９】また、以上述べた実施例では、Ｇａの再蒸
発が顕著となる温度として、７２５゜Ｃ、Ｉｎの再蒸発
が顕著となる温度として５７５゜Ｃを掲げたが、これは
ＭＢＥ装置依存性がある温度である。従って、この温度
の値に限らず、Ｇａや、Ｉｎの再蒸発が顕著となる温度
以上で成長することが必要である。
発が顕著となる温度として、７２５゜Ｃ、Ｉｎの再蒸発
が顕著となる温度として５７５゜Ｃを掲げたが、これは
ＭＢＥ装置依存性がある温度である。従って、この温度
の値に限らず、Ｇａや、Ｉｎの再蒸発が顕著となる温度
以上で成長することが必要である。
【００４０】
【発明の効果】本発明によれば、１回の成長でＳｉＯ2
などを内在しない良好な埋め込み構造を形成が可能で、
また高いＡｌ組成のＡｌＧａＡｓの閉じ込め層を用いる
ことが出来る半導体埋め込み構造が得られる。
などを内在しない良好な埋め込み構造を形成が可能で、
また高いＡｌ組成のＡｌＧａＡｓの閉じ込め層を用いる
ことが出来る半導体埋め込み構造が得られる。
【図１】本発明の第１の実施例の半導体埋め込み構造の
平面図、およびその断面図である。
平面図、およびその断面図である。
【図２】本発明の第１の実施例の半導体埋め込み構造の
製造工程を示す図である。
製造工程を示す図である。
【図３】本発明の実施例のマスクパターンの結晶方位を
示した図である。
示した図である。
【図４】本発明の第２の実施例の半導体埋め込み構造の
平面図、およびその断面図である。
平面図、およびその断面図である。
【図５】本発明の第３の実施例の半導体埋め込み構造の
平面図、およびその断面図である。
平面図、およびその断面図である。
【図６】本発明の第４の実施例の半導体埋め込み構造の
平面図、およびその断面図である。
平面図、およびその断面図である。
１ ＧａＡｓ基板 ２ 第１閉じ込め層 ３ 活性層 ４ 第２閉じ込め層 ５ （１１１）Ｂ底面 ６ （１１１）Ａ側面 ７ （１１１）Ａ側面 ８ （０１１）劈開面 ９ 埋め込み活性層 １０ 三角形凹部 ２１ エッチングマスク ２２ 三角形開口部 ３１ （−１−１−１）Ｂ面 ３２ （１−１０）面 ３３ （−１−１１）Ａ面 ３５ 三角形突起形成用マスク ３６ 三角形凹部形成用マスク ４１ ＧａＡｓ基板 ４２ 第１閉じ込め層 ４３ 活性層 ４４ 第２閉じ込め層 ４５ （１１１）Ｂ頂部 ４６ （１１１）Ａ側面 ４７ （１１１）Ａ側面 ４８ （０１１）劈開面 ４９ 埋め込み活性層 ５０ 三角形凹部 ５１ａ 活性層 ５１ｂ 活性層 ５２ 埋め込み活性層 ６１ａ 活性層 ６１ｂ 活性層 ６２ 埋め込み活性層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−140328（ＪＰ，Ａ) 特開 平５−121320（ＪＰ，Ａ) 特開 平４−30578（ＪＰ，Ａ) ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ．58〜 18！（1991）Ｐ．2018−2020 ＪＰＮ．Ｊ．ＡＰＰＬ．ＰＨＹＳ．Ｐ ＡＲＴ２ 32〜８Ａ！（1993）Ｐ．Ｌ 1034−Ｌ1036
Claims (11)
- 【請求項１】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする半導体基板と、 この半導体基板上に形成された正三角形の凹部と、 この凹部を含む前記半導体基板上に形成された第１の閉
じ込め層と、 この第１の閉じ込め層上に形成された活性層と、 この活性層の上に形成された第２の閉じ込め層とを備
え、 前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記活性層が前記凹部の側
面において不連続となっていることを特徴とする半導体
埋め込み構造。 - 【請求項２】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする基板上に、正三角
形の凹部を形成する工程と、 この凹部を含む前記半導体基板上に第１の閉じ込め層を
結晶成長する工程と、 この第１の閉じ込め層上に活性層を結晶成長する工程
と、 この活性層の上に第２の閉じ込め層を結晶成長する工程
とを含み、前記活性層の禁制帯幅が前記第１の閉じ込め
層と前記第２の閉じ込め層のいずれよりも小さく、前記
正三角形の各々の辺が３つの劈開面（１−１０）、（１
０−１）、（０１−１）に垂直であり、前記活性層が前
記凹部の側面において不連続となっていることを特徴と
する半導体埋め込み構造の製造方法。 - 【請求項３】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする半導体基板と、 この半導体基板上に形成された正三角形の凹部と、 この凹部を含む前記半導体基板上に形成された第１の閉
じ込め層と、 この第１の閉じ込め層上に形成されて少なくとも２つ以
上のIII 族元素Ａ，Ｂを含む活性層と、 この活性層の上に形成された第２の閉じ込め層とを備
え、 前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記凹部の側面上に形成さ
れた前記活性層が前記Ａ，Ｂの構成元素のうちいずれか
一方をほとんど含まないことを特徴とする半導体埋め込
み構造。 - 【請求項４】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする基板上に、正三角
形の凹部を形成する工程と、 この凹部を含む前記半導体基板上に第１の閉じ込め層を
結晶成長する工程と、 この第１の閉じ込め層上に少なくとも２つ以上のIII 族
元素Ａ，Ｂを含む活性層を結晶成長する工程と、 この活性層の上に第２の閉じ込め層を結晶成長する工程
とを含み、 前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１１−０）、（１０−１）、
（０１−１）に垂直であり、前記凹部の側面上に形成さ
れた前記活性層が前記Ａ，Ｂの構成元素の内いずれか一
方をほとんど含まないことを特徴とする半導体埋め込み
構造の製造方法。 - 【請求項５】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする半導体基板と、 この半導体基板上に形成された正三角形の突起部と、 この突起部を含む前記半導体基板上に形成された第１の
閉じ込め層と、 この第１の閉じ込め層上に形成された少なくとも２つ以
上のIII 族元素Ａ，Ｂを含む活性層と、 この活性層の上に形成された第２の閉じ込め層とを備
え、 前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記突起部の側面上に形成
された前記活性層が前記Ａ，Ｂの構成元素の内いずれか
一方をほとんど含まないことを特徴とする半導体埋め込
み構造。 - 【請求項６】III −Ｖ族半導体のＶ族元素が表面原子と
なる（−１−１−１）面を主面とする基板上に、正三角
形の突起部を形成する工程と、 この突起部を含む前記半導体基板上に第１の閉じ込め層
を結晶成長する工程と、 この第１の閉じ込め層上に少なくとも２つ以上のIII 族
元素Ａ，Ｂを含む活性層を結晶成長する工程と、 この活性層の上に第２の閉じ込め層を結晶成長する工程
とを含み、 前記活性層の禁制帯幅が前記第１の閉じ込め層と前記第
２の閉じ込め層のいずれよりも小さく、前記正三角形の
各々の辺が３つの劈開面（１−１０）、（１０−１）、
（０１−１）に垂直であり、前記突起部の側面上に形成
された前記活性層が前記Ａ，Ｂの構成元素の内いずれか
一方をほとんど含まないことを特徴とする半導体埋め込
み構造の製造方法。 - 【請求項７】結晶成長方法として、分子線エピタクシー
法を用いて、活性層に含まれるIII族原子の脱離の始ま
る温度において、前記活性層を結晶成長することを特徴
とする、請求項２，４，６のいずれかに記載の半導体埋
め込み構造の製造方法。 - 【請求項８】III −Ｖ族半導体基板としてＧａＡｓ基板
を用いて、第１及び第２の閉じ込め層として、Ａｌx Ｇ
ａ1-x Ａｓ（ｘ＞０）として、活性層としてＧａＡｓを
用いることを特徴とする請求項１の半導体埋め込み構
造。 - 【請求項９】III −Ｖ族半導体基板としてＧａＡｓ基板
を用いて、第１及び第２の閉じ込め層として、Ａｌx Ｇ
ａ1-x Ａｓ（ｘ＞０）として、活性層としてＧａＡｓを
用いることを特徴とする請求項２の半導体埋め込み構造
の製造方法。 - 【請求項１０】III −Ｖ族半導体基板としてＧａＡｓ基
板を用いて、第１及び第２の閉じ込め層として、Ａｌx
Ｇａ1-x Ａｓ（ｘ＞０）として、活性層としてＩｎＧａ
Ａｓを用いることを特徴とする請求項３または５の半導
体埋め込み構造。 - 【請求項１１】III −Ｖ族半導体基板としてＧａＡｓ基
板を用いて、第１及び第２の閉じ込め層として、Ａｌx
Ｇａ1-x Ａｓ（ｘ＞０）として、活性層としてＩｎＧａ
Ａｓを用いることを特徴とする請求項４または６の半導
体埋め込み構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123670A JP2643771B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体埋め込み構造とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123670A JP2643771B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体埋め込み構造とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334268A JPH06334268A (ja) | 1994-12-02 |
| JP2643771B2 true JP2643771B2 (ja) | 1997-08-20 |
Family
ID=14866395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5123670A Expired - Fee Related JP2643771B2 (ja) | 1993-05-26 | 1993-05-26 | 半導体埋め込み構造とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015198377A1 (ja) | 2014-06-23 | 2015-12-30 | 富士通株式会社 | 半導体レーザ光源及び半導体レーザ光源の製造方法 |
-
1993
- 1993-05-26 JP JP5123670A patent/JP2643771B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＡＰＰＬ．ＰＨＹＳ．ＬＥＴＴ．５８〜１８！（１９９１）Ｐ．２０１８−２０２０ |
| ＪＰＮ．Ｊ．ＡＰＰＬ．ＰＨＹＳ．ＰＡＲＴ２ ３２〜８Ａ！（１９９３）Ｐ．Ｌ１０３４−Ｌ１０３６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334268A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830051B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 | |
| US8587004B2 (en) | Semiconductor light emitting device, its manufacturing method, semiconductor device and its manufacturing method | |
| KR100917260B1 (ko) | 결정막, 결정기판 및 반도체장치 | |
| US5619518A (en) | Semiconductor laser diode | |
| JP2555881B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ系結晶の結晶成長方法および半導体レ−ザ | |
| JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US5027169A (en) | Semiconductor device with substrate misorientation | |
| JP4651759B2 (ja) | 量子ドットを備えた素子 | |
| EP1005123B1 (en) | Semiconductor laser, semiconductor device and their manufacturing methods | |
| JPH07321420A (ja) | 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 | |
| JP2643771B2 (ja) | 半導体埋め込み構造とその製造方法 | |
| JP2007194230A (ja) | 半導体量子ドット装置 | |
| KR20000077066A (ko) | 반도체 레이저, 그 제조 방법, 반도체 장치 및 그 제조 방법 | |
| JP2003309331A (ja) | 半導体装置 | |
| JPH0548215A (ja) | 半導体レーザダイオードおよびその製造方法 | |
| JP4826019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
| JP3314794B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0621564A (ja) | 半導体レーザ装置の製造方法 | |
| JPH05110066A (ja) | 量子細線構造の製造方法 | |
| JPH0430578A (ja) | 半導体量子箱構造の製造方法 | |
| JPS6114788A (ja) | ２次元量子井戸構造の作製方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 | |
| JPH03227586A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |