JP2643670B2 - 動き量検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野本発明は小型化の進む
カメラ等に使用される画像ゆれを検出する動き量検出装
置に関し、特に、回路規模の小型化を図った装置に関す
る。。 【０００２】

【従来の技術】図６は特開平１−２６９３７１号公報に
示される従来の動き量検出装置のブロック図で、１はテ
レビジョン画像信号の入力回路、２は画像信号内の代表
点の信号を記憶する代表点メモリ回路、３は代表点メモ
リ回路２を制御するメモリ制御回路Ｉ、４は１フィール
ド以上前の代表点の信号である代表点メモリ回路２から
の読み出し信号と現在の画像信号である入力回路１の出
力信号とを演算する演算回路、５は演算回路４の出力信
号を記憶する検出メモリ回路、６は検出メモリ回路５を
制御するメモリ制御回路II、７は検出メモリ回路５から
の読み出し信号を用いて動き量を得る動き量演算回路、
８は代表点メモリ回路２に記憶する代表点の位置を決め
る代表点指定回路、９は代表点指定回路８及びメモリ制
御回路６を制御する演算制御回路、１０は前記の回路群
を総合的に制御するシステム制御回路である。そして、
以下のような動作をする構成となっている。入力回路１
よりテレビジョン画像信号が入力され、代表点指定回路
８で指定された代表点の位置に対応する画像信号がメモ
リ制御回路１３によって代表点メモリ回路２に書き込ま
れ、次のフレームにその値を出力する。そして、演算回
路４で現在の画像と代表点における１フレーム前の画像
とを演算し、その結果をメモリ制御回路II６によって検
出メモリ回路５に書き込む。この時、画像信号と代表点
の位置関係が等しい時は同じメモリに加算していき、す
べての演算終了後に演算結果を読み出し、その出力信号
を用いて動き量演算回路７により動き量を求める構成と
なっている

【０００３】

【発明が解決しようとする課題】ここで、前記従来装置
の代表点指定回路８及び演算制御回路９では４個の代表
点を１７の等間隔で指定し、夫々の代表点からの検出範
囲を水平方向に±３２づつ設けて、１フィールド前の各
代表点と現在の画像信号の検出点との相対距離を代表点
間隔数で除した剰余数に応じてメモリ領域を定め、これ
に基づくアドレスに記憶する構成としている。従って、
本従来例によれば、水平方向に±３２づつ固定の検出範
囲を設けており、動き量を広範囲にわたって検出できる
ものの記憶容量が大きくなり、回路規模が大きくなって
しまうという問題点を有するものであった。そこで、本
発明は前記欠点を除去した装置を提供することを目的と
する。

【０００４】

【課題を解決するための手段】本発明は上記目的を達成
するために以下の装置を提供しようというものである。
即ち、デジタル化された画像信号の１フィ−ルド内に複
数の代表点を有して、これら夫々の代表点を中心に検出
範囲が設けられ、前記検出範囲毎に、１フィ−ルド以上
前の代表点の画像信号と現在の画像信号とを順次演算す
る演算手段と、この演算手段の演算結果を記憶するメモ
リ手段と、このメモリ手段から読み出された前記演算結
果を比較して動き量を順次検出する動き量検出手段とを
具備する動き量検出装置において、前記動き量検出手段
からの現在の情報に基づき次の検出範囲における演算時
の動き方向を予測する予測手段と、前記メモリ手段に固
定検出範囲の演算結果を記憶する第１のメモリ領域と少
なくとも第１と第２の追加検出範囲の演算結果を記憶す
る第２のメモリ領域とが設けられ、前記予測手段によ
り、前記第２のメモリ領域に、次の検出範囲の第１又は
第２の追加検出範囲のいずれの演算結果を記憶させるか
を決定する構成としたことを特徴とする動き量検出装
置。

【０００５】

【作用】動き量検出手段からの現在の情報に基づき、予
測手段により次の検出範囲における演算時の動き方向を
予測し、この予測に基づき、第２のメモリ領域に、次の
検出範囲の第１又は第２のいずれの追加検出範囲の演算
結果を記憶させるかを決定する。

【０００６】

【実施例】図１は本発明の一実施例に係る動き量検出装
置のブロック図を示したものである。同図において５０
はデジタル化されたテレビジョン画像信号の入力回路、
５１は前記画像信号の代表点の信号を記憶する代表点メ
モリ回路、５２は代表点メモリ回路５１を制御するメモ
リ制御回路、５３は前記代表点メモリ回路５１への代表
点を指定するための代表点指定回路、５５は代表点メモ
リ回路５１からの１フィールド以上前の代表点の信号と
入力回路５０から入来する現在の画像信号とを演算する
第１の演算回路Ｉ、５９，６０は演算回路Ｉ５５の演算
結果を切り換えるための切換回路、６１は１フィールド
以上前の代表点の画素番号と現在の画像信号の画素番号
とより相対距離を得るための演算回路II、６３は前記第
１の演算回路Ｉ５５の演算結果を記憶するメモリ回路、
６４は演算回路Ｉ５５の演算結果をメモリ回路６３内の
所定のメモリ領域ＭＯ，Ｍ１，Ｍ２に記憶させるための
書き込み制御回路、６５はメモリ回路６３内の記憶情報
を読み出すための読出し制御回路、６６は読出し制御回
路６５によって読み出された情報に基づき最小値を検出
して動き量を求めるための動き量検出回路、６７は前記
の回路群を総合的に制御したり、動き量検出回路６６か
らの情報を得て次の検出範囲の演算時の動き方向を予測
するためのシステム制御回路（予測手段）である。

【０００７】以下、この構成による概略動作につき説明
する。入力回路５０よりデジタル化されたテレビジョン
画像信号が入力され、代表点指定回路５３で指定された
代表点の位置に対応する画像がメモリ制御回路５２によ
って代表点メモリ回路５１に書き込まれ、次フィールド
でその値を演算回路Ｉ５５に出力する。この演算回路Ｉ
５５では入力回路５０より入来する現在の画像信号と代
表点における１フィールド前の画像信号との相対距離が
演算部（Ａ）及び（Ｂ）で演算され、この演算結果が次
段の切換回路５９に供給され、後述する所定の条件によ
り極性が切り換えられる構成となっている。

【０００８】同時に、演算回路II６１には代表点指定回
路５３から１フィールド前の代表点の画素番号とシステ
ム制御回路６７から現在の画像信号の画素番号とが供給
されており、これらの情報に基づき両信号間の相対距離
が演算されて５桁（５ビット）の信号が取り出される。
そして、最上位桁の数値（１，０）情報を前記切換回路
５９に供給して、演算回路I ５５の演算結果をメモリ回
路６３内の対応するメモリ領域に夫々供給するように切
り換える。切換回路６０にはシステム制御回路６７から
制御信号が供給されており、これにより切換回路５９の
二系統から出力される演算結果の一方をメモリ領域Ｍ２
に供給する。

【０００９】また、書き込み制御回路６４には演算回路
II６１から上位２桁の（１，０）情報とシステム制御回
路６７より制御信号とが供給されており、これら情報に
基づき、記録すべき演算結果を選択して所定領域に記憶
させる。この場合、前記演算回路II６１からこの書き込
み制御回路６４に３ビットのアドレス情報が供給されて
おり、これにより前記演算結果が各メモリ領域内の所定
のアドレスに記憶せられることになる。そして、一つの
検出範囲の演算結果の記憶が終了すると、システム制御
回路６７から読出し制御回路６５に５ビットの読み出し
用のアドレスが供給され、これに基づき一旦記憶された
デ−タが動き量検出回路６６に読み出され、ここで、順
次デ−タの比較が行われる。この場合、５ビットの上位
２桁が読出し制御回路６５に供給され、下位３桁のアド
レスがメモリ回路６３に供給されている。この各演算結
果の比較の後、最小値が検出され、対応するアドレスが
読み取られて動き量（動きベクトル）が得られる。そし
て、この動き量はシステム制御回路６７に供給される。

【００１０】図２（Ａ）は図１に示した第１の演算回路
Ｉ５５の回路構成例で、同図において、端子６９より入
来する１フィールド以上前の代表点の信号と端子７０よ
り入来する現在の入力画像信号とが減算回路７２により
減算され、この差信号が絶対値回路７４に供給されて絶
対値が求められ、この信号の所定のビット数が次段のク
リップ回路７６において減じられる構成となっている。
この第１の演算回路Ｉ５５は、後述するように同時に複
数の絶対値を得る必要があり、同様の回路が二連（演算
部Ａ、Ｂ）設けられている。

【００１１】図２（Ｂ）は同じく図１に示した第２の演
算回路ＩＩ６１の回路構成例で、代表点指定回路５３よ
り端子７８ａを通じて入来する１フィ−ルド以上前の代
表点の画素番号とシステム制御回路６７より端子７９ａ
を通じて入来する現在の画素番号とを減算回路８１ａに
より減算し、これにより相対値を得て次段の割振り器８
３に供給する。同様に、端子７８ａ，７８ｂ，減算回路
８１ｂによっても相対値が得られ、これが割振り器８３
に供給される。この割振り器８３には８ビット相当の情
報が得られているが、本実施例では相対距離を表すのに
５ビット分の情報があれば足り、ここで、余分な上位ビ
ットが削減されて下位の５ビット信号が使用される。こ
の５ビットの最上位の１桁の情報が切換回路５９に供給
され、最上位から２桁目までの情報が書き込み制御回路
６４に供給され、そして、下位の３桁の情報がメモリ回
路６３に共通アドレス信号として供給される。

【００１２】図３は図１に示した代表点指定回路５３が
指定する代表点の位置関係及び検出範囲を示す図で、同
図において所定水平ライン上に代表点Ｄ０，Ｄ１，Ｄ２
を１６等間隔おきに設けると共に、これら代表点Ｄ０，
Ｄ１，Ｄ２の夫々に水平走査方向のマイナス方向とプラ
ス方向とに夫々１６箇所の検出点を設定し、代表点Ｄ０
の検出範囲をＷ００〜Ｗ０３１の計３２箇所とし、代表
点Ｄ１の検出範囲をＷ１００〜Ｗ１３１の計３２箇所と
し、そして、代表点Ｄ２の検出範囲をＷ２００〜Ｗ２３
１の計３２箇所として複数の検出範囲を形成している。

【００１３】ここで、前記夫々の検出範囲を以下のよう
に定めている。 代表点Ｄ０の場合、 １）−８（Ｗ００８）〜＋７（Ｗ０２３）の範囲を固定
検出範囲。 ２）−１６（Ｗ０００）〜−７（Ｗ００９）を第１の追
加検出範囲。 ３）８（Ｗ０２４）〜＋１５（Ｗ０３１）を第２の追加
検出範囲。 代表点Ｄ１の場合、 １）−８（Ｗ１０８）〜＋７（Ｗ１２３）の範囲を固定
検出範囲。 ２）−１６（Ｗ１００）〜−７（Ｗ１０９）を第１の追
加検出範囲。 ３）８（Ｗ１２４）〜＋１５（Ｗ１３１）を第２の追加
検出範囲。 代表点Ｄ２の場合、 １）−８（Ｗ１０８）〜＋７（Ｗ１２３）の範囲を固定
検出範囲。 ２）−１６（Ｗ２００）〜−７（Ｗ２０９）を第１の追
加検出範囲。 ３）８（Ｗ２２４）〜＋１５（Ｗ２３１）を第２の追加
検出範囲。

【００１４】図４は、そのメモリ回路６３内のメモリ・
アドレスの一部を示す表である。同図において、前記比
較点は水平走査方向の画素番号に対応して設けられてお
り、画素番号［１］に対応して［Ｗ０００］、画素番号
［２］に対応して［Ｗ００１］、そして画素番号［３］
に対応して［Ｗ００２］……と順次設定されている。
又、夫々の代表点Ｄ０（Ｗ０１６），Ｄ１（Ｗ１１
６），Ｄ２（Ｗ２１７）のマイナス方向側には［−１］
乃至［−１６］の相対距離が定められ、プラス方向側に
は［１］乃至［１５］の相対距離が定められている。そ
して、既述したように［７］乃至［−８］が固定検出範
囲、［−９］乃至［−１６］及び［８］乃至［１５］が
追加検出範囲となっている。なお、この相対距離は説明
の便宜上、１０進数を掲載しているが実際には既述した
ように同図左欄に示す５ビットの２進数で処理されてい
る。

【００１５】この固定検出範囲と追加検出範囲（第１及
び第２）とが設けられる理由は、回路規模を削減するた
めに設けられたもので、各々のメモリ領域は既述したよ
うにＭＯ，Ｍ１，Ｍ２の領域に三分し、この内のメモリ
領域Ｍ２を第１及び第２の追加検出範囲のデ−タを累積
するために使用し、検出範囲方向に応じて一つのメモリ
領域を二つの追加検出範囲のデ−タ累積のために使い回
しするようにしている。こうすることにより、本来、二
つ分の記憶容量が必要なところ一つ分の容量で済すこと
ができるようにしている。

【００１６】図５（Ａ），（Ｂ）は、そのメモリ回路６
３内のメモリ領域と各デ−タの累積すべきアドレス位置
を示す図で、図５（Ａ）は、固定検出範囲と第１の追加
検出範囲とのデ−タを累積すべきアドレス位置を示す
図、図５（Ｂ）は固定検出範囲と第２の追加検出範囲と
のデ−タを累積すべきアドレス位置を示す図である。こ
れらの図も併せて、さらに本発明の要部である演算結果
の累積方法につき説明する。固定検出範囲において、２
進数で示される相対距離（図４）の最上位桁の数に着目
すると、［１］で示される範囲（マイナス方向）と
［２］で示される範囲（プラス方向）とがあり、この数
値に基づき前記切換回路５９を制御して、数値が［１］
である場合には演算結果がメモリ領域Ｍ１に供給される
ようにし、［０］である場合には、メモリ領域Ｍ０に供
給されるようにする。この場合、演算回路Ｉ５５の演算
部（Ａ），（Ｂ）から同列に信号が供給されるのは、同
時間に二つの検出範囲で検出処理が行われるタイミング
があり、このデ−タを同時に得るためである。当然のこ
とながら、検出範囲を重ならないように設定した場合に
は、これら演算部（Ａ），（Ｂ）の一方と演算回路II６
１の演算部（Ａ），（Ｂ）の一方とは不要となる。ま
た、第１及び第２の追加検出範囲のデ−タは、メモリ領
域Ｍ２に供給されることになるが、この場合、記述した
ようにシステム制御回路６７からの制御信号により切換
回路６０が切り換えられことになる。即ち、動き量検出
回路６６からシステム制御回路６７に得られた動き方向
がマイナス方向を示す場合には、［１］を出力し、切換
回路５９からメモリ領域Ｍ１に通じるデ−タをメモリ領
域Ｍ２側に取り込む。逆に、動き方向がプラス方向を示
す場合には、［０］を出力して、メモリ領域Ｍ０に通じ
るデ−タをメモリ領域Ｍ２側に取り込む構成としてい
る。

【００１７】次ぎに、各メモリ領域への書き込み方法に
つき説明する。いま仮に、動き量検出回路６６からシス
テム制御回路（予測回路）６７にマイナス方向を示す情
報が得られたとすると、このシステム制御回路６７から
書き込み制御回路６４の一端側に［１］が出力される。
この場合、この書き込み制御回路６４では、他端側より
入來する上位２桁の数の内、［１０］，［１１］，［０
０］の情報が入來する時のみ、すでに供給されているデ
−タが所定メモリ領域に記憶されることになる。したが
って、このマイナス方向に動き量があった場合には、上
位２桁の［０１］が示す検出範囲の演算結果は記憶され
ないことになる。つまり、第２の追加検出範囲の演算結
果が記憶されないことになる。また、逆にプラス方向の
情報がシステム制御回路６７に供給された場合には、書
き込み制御回路６４の一端側に［０］が出力される。こ
れにより、この書き込み制御回路６４では、他端側に
［１１］，［００］，［０１］の情報が入來する時の
み、所定メモリ領域への記憶が行えるものとなる。この
場合には、第１の追加検出範囲の演算結果が記憶されな
いことになる。そして、各メモリ領域内の所定番地への
記憶は、演算回路II６１より供給される３桁の共通アド
レスに従って記憶されることになる。

【００１８】図５において、同図に示されるように各メ
モリ領域内には０〜７の番地が設けられており、例え
ば、相対距離［０］のデ−タは番地［０］へ、相対距離
［１］のデ−タは番地［１］へ……、そして、相対距離
［−１］のデ−タは番地［７］へ、相対距離［−２］の
デ−タは番地［６］へ…と順次対応して累積される構成
となっている。これにしたがって一つの検出範囲のデ−
タの累積が終了すると、このデ−タを順次読み出すこと
になる。この場合には、既述したようにシステム制御回
路６７から読出し制御回路６５に記憶時に対応した読み
出し信号が供給されることになり、これに基づいて各デ
−タが次段の動き量検出回路６６に読み出され、そこ
で、読み出された各値が比較され、最小値が検出される
ことになる。例えば、メモリ領域Ｍ０の［０］番地の累
積値が最小であった場合には、各代表点［Ｗ０１６］，
［Ｗ１１６］，［Ｗ２１６］には移動がなかったものと
みなされる。又、メモリ領域Ｍ０の［３］番地の累積値
が最小であった場合には、各代表点が夫々［Ｗ０１
９］，［Ｗ１１９］，［Ｗ２１９］（図示せず）の位置
に移動し、この範囲の動き量があったものとみなされ
る。システム制御回路６７では、この情報を得て次の検
出範囲での演算時の動き方向を予測することになる。ま
た、ここで、個別に入来する動き量に基づいて総合的な
動き量が判断され、これに基づく制御信号が図示しない
公知の画像補正回路に供給されて画面ゆれが補正され
る。

【００１９】従って、本実施例によれば、二つ分の追加
検出範囲のデ−タを一つのメモリ領域で共用して累積す
る構成としているので、検出範囲を狭めることなく回路
規模を小型化できる。また、相関距離の最上位桁の数値
を検出してメモリ領域を決定する構成としているので、
下位桁の数値を検出してメモリ領域を決定する構成のも
のに比べ繁雑にメモリ領域を切り換える必要がなく制御
が容易となる。さらに、一つのアドレスを複数のメモリ
領域で共通のアドレスとして使用しているので、この点
についても制御が簡単なものとなり、回路規模の小型化
につながるものとなる。

【００２０】尚、本実施例では説明の便宜上、代表点を
水平方向にのみ設ける構成で説明したが、実際には垂直
方向にも水平方向と同様に検出点が設けられる構成とな
っている。そのため、当然のことながら追加検出範囲が
垂直方向にも設けられる構成となっている。又、斜め方
向に本実施例を適用できることも言うまでもない。さら
に、代表点数についても、便宜上、一方向に３箇所設け
る構成で説明したが、実際には１フィ−ルド内に相当数
設けられる構成となっている。

【００２１】

【発明の効果】本発明によれば、二つ分の追加検出範囲
のデ−タの累積を一つのメモリ領域で共用する構成とし
ているので、検出範囲を狭めるることなく回路規模を小
型化できる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例に係る動き量検出装置のブロ
ック図である。

【図２】（Ａ）は演算回路Ｉの回路構成例を示した図で
ある。 （Ｂ）は演算回路ＩＩの回路構成例を示した図である。

【図３】代表点指定回路が指定する代表点の位置関係及
び検出範囲を示す図である。

【図４】検出メモリ回路内のメモリ・アドレスを示す図
である。

【図５】（Ａ）は固定検出範囲と第１の追加検出範囲の
デ−タとの累積すべきアドレス位置を示す図である。 （Ｂ）は固定検出範囲と第２の追加検出範囲のデ−タと
の累積すべきアドレス位置を示す図である。

【図６】従来の動き量検出装置のブロック図である。

【符号の説明】

５０ 入力回路 ５１ 代表点メモリ回路 ５２ メモリ制御回路 ５３ 代表点指定回路 ５５ 演算回路Ｉ ５９，６０ 切換回路 ６１ 演算回路II ６３ メモリ回路 ６４ 書き込み制御回路 ６５ 読み出し制御回路 ６６ 動き量検出回路 ６７ システム制御回路（予測手段） Ｍ０，Ｍ１，Ｍ２ メモリ領域

───────────────────────────────────────────────────── フロントページの続き 審査官 高橋 宣博 (56)参考文献 特開 平２−86375（ＪＰ，Ａ) 特開 平１−269371（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 デジタル化された画像信号の１フィ−ル
   ド内に複数の代表点を有して、これら夫々の代表点を中
   心に検出範囲が設けられ、前記検出範囲毎に、１フィ−
   ルド以上前の代表点の画像信号と現在の画像信号とを順
   次演算する演算手段と、この演算手段の演算結果を記憶
   するメモリ手段と、このメモリ手段から読み出された前
   記演算結果を比較して動き量を順次検出する動き量検出
   手段とを具備する動き量検出装置において、 前記動き量検出手段からの現在の情報に基づき次の検出
   範囲における演算時の動き方向を予測する予測手段と、
   前記メモリ手段に固定検出範囲の演算結果を記憶する第
   １のメモリ領域と少なくとも第１と第２の追加検出範囲
   の演算結果を記憶する第２のメモリ領域とが設けられ、 前記予測手段により、前記第２のメモリ領域に、次の検
   出範囲の第１又は第２の追加検出範囲のいずれの演算結
   果を記憶させるかを決定する構成としたことを特徴とす
   る動き量検出装置。