JPH03154977A - キャッシュメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、デジタル画像処理に使用されるキャッシュ
メモリ装置に関する。

〈従来の技術〉 近年、画像処理システムにあっては、画像処理プロセッ
サの高速化や処理対象とする画像サイズの拡大に伴って
、画像データを記憶する画像メモリについても高速化が
要求されている。画像メモリとしては一般に高集積化さ
れた大容量のダイナミックＲＡＭ（ランダム・アクセス
・メモリ）が使用されるが、ダイナミックＲＡＭの動作
速度は遅く、」−２高速化の要求を十分には満足するこ
とができない。そこで、従来より、画像処理プロセッサ
と画像メモリとの間に小容量ではあるか高速のキャッン
ユメモリ装置を設けて、上記画像処理ブす部を斜めに追
跡していくような場合、−旦Ｘ方向に隣接する不要なブ
ロックを先読みした後、上記不要なブロックに対してＸ
方向に隣接する目的のブロックを先読みするというよう
に、不要な先読みを行うことになる。このため、アクセ
ス時間がむしろ長くなり、性能が低下するという問題が
ある。

そこで、この発明の目的は、２次元画像をＸ方向または
Ｘ方向に追跡する場合だけでなく、コーナ部を斜めに追
跡する場合であっても画像データを高速にアクセスする
ことができるキャッシュメモリ装置を提供することにあ
る。

く課題を解決するための手段〉 上記目的を達成するために、この発明は、画像メモリに
付加され、プロセッサによって指定される上記画像メモ
リのアドレスを予測して、上記アドレスに記憶された画
像データを予めバッファメモリに取り込み、プロセッサ
によって上記アドレスが指定されたとき、上記バッファ
メモリに取り込んだ画像データをアクセスするキャッン
ユメモ０セツサの高速性能を引き出す試みが行なわれて
いる。キャッンユメモリには、画像メモリに記憶されて
いる画像データの一部（以下、「ブロック」という）を
予め記憶（以下、「先読み」という）させておき、画像
処理プロセッサがキャッシュメモリ上に存在する画像デ
ータを指定したとき、ギャッンユメモリからそのまま上
記画像データが読み出せるようにし、高速アクセスを行
う。そして、その際、画像処理プロセッサが指定する画
像データかキャッシュメモリ上に存在する確率（ヒツト
率）を高くするために、画像処理の多くがＴＶ（テレビ
ジョン）の走査線のように画像データを規則的に読み出
すという性質を利用して、上記画像メモリ」二でＸ方向
又はＸ方向に隣接する４つブロックのうち走査方向に存
在する次のブロックを予めキャッンユメモリに先読みす
るようにしている。

〈発明が解決しようとする課題〉 しかしながら、上記従来のキャッシュメモリ装置は、Ｘ
方向又はＸ方向に隣接するブロックを先読みするように
しているため、２次元画像のコーす装置において、上記
バッファメモリは、上記画像メモリに記憶された画像デ
ータの一部からなる矩形領域を２次元配置を保った状態
で記憶し、上記バッファメモリに記憶された画像データ
の画像メモリにおけるＸ座標およびＹ座標を記憶するタ
グメモリと、プロセッサからＸ座標およびＹ座標を表わ
すアドレス信号を受けて、このアドレス信号のＸ座標、
Ｙ座標と上記タグメモリに記憶されたＸ座標、Ｙ座標と
が一致するかどうかを判別して、一致したときヒツト信
号を出力する判別手段と、上記アトレス信号のＸ座標、
Ｙ座標と上記タグメモリに記憶されたＸ座標、Ｙ座標と
に基づいて、アクセスされた画像データが上記バッファ
メモリに記憶された画像データの矩形領域内で存する部
分を検出して、上記矩形領域の周辺の辺部またはコーナ
部の画像データがアクセスされたとき辺部またはコーナ
部の画像データがアクセスされたことを表わす信号を出
力する領域検出部と、上記判別手段からのヒツト信号お
よび上記領域検出部からの辺部の画像データがアクセス
されたことを表わす信号を受ｉ−＋だとき、上記画像メ
モリの画像データのうち上記矩形領域の上記辺部の外側
に相当する領域の画像データをバッファメモリに取り込
むと共に、上記判別手段からのヒツト信号および」１記
領域検出部からのコーナ部の画像データかアクセスされ
たことを表わす信号を受けたとき、上記画像メモリの画
像データのうち上記矩形領域の上記コーナ部の対角線方
向外側に相当する領域の画像データをバッファメモリに
取り込んで、上記バッファメモリの記憶内容を更新する
制御を行なうアクセス制御手段を備えたことを特徴とし
ている。

〈作用〉 アクセス制御手段は、判別手段からのヒツト信号および
領域検出部からの矩形領域の辺部の画像データがアクセ
スされたことを表わす信号を受けたとき、画像メモリの
画像データのうち上記矩形領域の上記辺部の外側に相当
する領域の画像データをバッファメモリに取り込んで、
上記バッファメモリの記憶内容を更新する制御を行う。

したがっ７ モリ装置３０２をマイクロプロセッサ３０１と画像メモ
リ３０３の間に設置′Ｊたところを示している。

上記マイクロプロセッサ３０１は、第９図に示すように
、３２ヒツトのアドレス信号６１１を出力する。この３
２ビツトのうち、上位ｌＯヒツト６１２は画像メモリ３
０３をアクセスするかどうかを指定する開始アドレス、
次の１０ビツト６１３は画像メモリ３０３内のＸ座標値
、さらに次のＩＯヒツト６１６は画像メモリ３０３内の
Ｘ座標値を表わすのにそれぞれ使用する。なお、下位２
ビットＡｌ、Ａφは使用していない。」１記画像メモリ
３０３は、高速ページモードと呼ばれるアクセスモード
を存する１ＭビットのＤＲＡＭからなり、画像情報とし
てＩＯ２４ｘ１０２４画素の画像データを記憶している
。１画素は４バイト（３２ビツト）構成としている。画
像メモリ３０３のアドレスを指定する場合は、第１Ｏ図
に示すように、まずアドレス信号６１１のＸ座標値を表
わす１０ビツトで１行（＋０２４画素）を選択し、次に
Ｘ座標を表わす１０ビツトでその中の１画素を選択して
行て、従来のキャッシュメモリ装置と同様に、Ｘ方向ま
たはＹ方向の先読みが可能となる。また、上記アクセス
制御手段は、判別手段からのヒツト信号および領域検出
部からの矩形領域のコーナ部の画像データがアクセスさ
れたことを表わす信号を受けたとき、画像メモリの画像
データのうち上記矩形領域の上記コーナ部の対角線方向
外側に相当する領域の画像データをバッファメモリに取
り込んで、上記バッファメモリの記憶内容を更新する制
御を行う。したがって、不要な領域の先読みをすること
なく、直ちに斜め方向の先読みをすることが可能となる
。このように、Ｘ方向、Ｙ方向および斜め方向に先読み
が可能となり、したがって、２次元画像をＸ方向または
Ｙ方向に追跡する場合だけでなく、コーナ部を斜めに追
跡する場合であっても画像データを高速にアクセス可能
となる。

〈実施例〉 以下、この発明のキャッシュメモリ装置を実施例により
詳細に説明する。

第１図は、この発明の一実施例のキャッシュメう。なお
、高速ページモードの場合、まずＸ座標値を入力し、次
にＸ座標値を変化させながら次々にアドレス指定するこ
とによって、通常の倍程度のスピードてアクセスするこ
とかできる。また、この画像メモリ３０３は、第１１図
に示すように、アドレス信号６１１の上位３０ビツトの
値が奇数のとき奇数バンク３０３ａ、偶数のとき偶数バ
ンク３０ｂをアクセスする２バンク構成としている。

これによって、アドレスが連続して指定されるアクセス
の場合に、一方のバンクのプリチャージ期間（休止期間
）中に他方のバンクをアクセスでき、プリチャージ期間
をキャンセルすることができるようにしている。

キャッシュメモリ装置３０２は、第２図に示すように、
８ｘ８（−６４）画素のデータを記憶できるバッファメ
モリ６０７と、１０ビツトの比較器６０１と、画像メモ
リ３０３の開始アドレスを記憶している１０ビツトのレ
ジスタ６０２と、７ビツト×８ワードのＹタグメモリ６
０３およびＸタグメモリ６０５と、判別手段としての７
ビツトの比０ 較器６０４および比較器６０５と、カウンタ６０８およ
びカウンタ６０９と、アンド回路６３０を備えている。

さらに、このキャッシュメモリ装置３０３は、領域検出
部６２０および６２１と、アクセス制御手段としてアク
セス制御回路６１０を備えている。上記バッファメモリ
６０７は、第３図に示すように、画像メモリ３０３に記
憶された画像データの一部（８×８画素）、例えば矩形
領域７０（第８図に示す）を２次元配置を保った状態で
記憶している。比較器６０１は、３２ビツトのアドレス
信号６１１を受けたとき、上位１０ビツト６１２が表わ
ず開始アドレスとレジスタ６０２の記憶内容との一致、
不一致を判定して、一致または不一致を表わす信号をア
ンド回路６３０に出力する。画像メモリ３０３がアクセ
スされているとき上記信号は一致を表わす信号となり、
バッファメモリ６０７は動作し得る。一方、画像メモリ
３０３がアクセスされていないとき、上記信号は不一致
を表わす信号となって、バッファメモリ６０７が動作す
ることはない。Ｙタグメモリ６０３は、１ して、一致または不一致を表わす信号をアンド回路６３
０に出力する。同様に、Ｘタグメモリ６０５も、アドレ
ス信号６１１内のＸ座標値を表わす１０ビツト６１６の
下位３ビツト６１７を受けて、この下位３ビツト６１７
に対応する番地に格納された値を比較器６０６に出力す
る。比較器６０６は、Ｘタグメモリ６０５から受けた値
とＸ座標値を表わすｌＯヒント６１６の」１位７ビツト
６１８との一致、不一致を判定して、一致または不一致
を表イっず信号をアント回路６３０に出力する。アンド
回路６３０は、各比較器６０１，６．０４，６０６から
の信号の論理積をとって、各比較器の判定結果がともに
一致であるときキャツシュヒツト信号６１９を上記バッ
ファメモリ６０７に出力する。

このとき、バッファメモリ６０７は、上記キャツシュヒ
ツト信号６１９とともにＹ座標下位３ビット６１４、Ｘ
座標下位３ビツト６１７を受けて、アクセスされたデー
タを直ちにマイクロプロセッサ３０１に出力する。画像
メモリ３０３へのアクセスが無いので、高速にアクセス
することができる。

３ ０番地から７番地までの８つの番地からなり、矩形領域
７０を表イつすＹ座標（８つ）の上位７ビツトを各番地
に１つずつ格納し記憶している。格納する順番は下位３
ビツトの値の順番としている。すなわち、Ｙ座標の上位
７ビツトをａまたは（ａ＋１）で表わし、また下位３ビ
ツトをそれぞれ０またはｌで表わし、例えば連続した８
つのＹ座標がａｌｌ　０、ａｌ　］　Ｉ　、（ａ＋　Ｉ
）０００．−、（ａ＋　Ｉ）＋　０１であるとすると、
Ｙタグメモリ６０３の各番地に記憶する内容は、０番地
から順に（ａ＋　１　）、（ａ＋　１　）、（ａ＋　１
　）、ａ、ａとなる。同様にＸタグメモリ６０５も矩形
領域７０を表イつすＸ座標（８つ）の上位７ヒツトを各
番地に１つずつ格納し記憶している。

上記Ｙタグメモリ６０３は、アドレス信号６１１内のＹ
座標値を表わす１０ビツト６１３の下位３ビツト６１４
を受けて、この下位３ビツト６１４に対応する番地に格
納された値を比較器６０４に出力する。比較器６０４は
、Ｙタグメモリ６０３から受けた値とＹ座標値を表わず
１０ビツト６１３の上位７ビツト６１５との一致、不一
致を判定２ 上記領域検出部６２０および６２１は、ともに第４図に
示すように、２ビツトのレジスタからなる記憶部８２と
、判定部８３と、生成部８５からなっている。記憶部８
２は、第３図に示すように、バッファメモリ６０７に記
憶された矩形領域７０上に、４×４画素からなる中央部
７０ａと２画素の幅の枠状の周辺部（更新領域）７０ｂ
とを区分する゛境界７１を想定し、この境界７１の位置
を表わす情報（境界情報）を記憶している。詳しくは、
例えばＹ座標側の記憶部８２は、矩形領域７０を表わす
連続した８つのＹ座標（１０ビツト）のうち最小値のも
のの下位３ビツトの内の上２ヒツト、言い換えれば、１
０ビツトのうち下位から３番目と２番目の桁を記憶して
いる。例えば、先の例のように連続した８つのＹ座標が
ａｌ　１０．ａｌ　１１゜（ａ＋１）０００．（ａ＋　
１）００１、−、（ａ＋　１）ｌ　ＯＩであるとすると
、記憶部８２は、最小のＹ座標ａｌｌＯの下位から３番
目、２番目の桁である“ｌビを記憶する。そして、この
２ビツトの情報”１ビでもって、周辺部７０ｂのＹ座標
に関する更新領４ 域７５；　７６がＹ座標ａｌ　Ｉ　Ｏ，ａｌ　ｌ　Ｉ　
；（ａｌり１００．（ａｌ　ｌ）Ｉ　Ｏ１にそれぞれ相
当することを表わす。なお、Ｘ座標側の記憶部８２につ
いてム同様としている。上記境界７１をＸタグメモリ６
０３またはＸタグメモリ６０５上で表現すると、第５図
に示す領域表のようになる。この図では、上段が記憶部
８２が記憶している値、左欄がアドレス信号６］１内の
Ｙ座標値を表わず１０ビツト６１３の下位３ヒツト６１
４内の上２ヒツト８１の内容を示している。図中のａ、
（ａｌ１）はＸタグメモリ６０３またはＸタグメモリ６
０５の番地に記憶された値をそれぞれ２番地分すなイつ
ち２画素の幅の分をまとめて縦方向に並べて示している
。

例えば、Ｙ座標側の記憶部８２の内容が１１である場合
、Ｘタグメモリ６０３の各番地の内容は（ａｌ１　）、
（ａｌ１　）、−、（ａｌ　１　）、ａ、ａとなり、こ
れを２番地分をまとめて（ａｌ　１　）、（ａｌ　１　
）、（ａｌ　１　）、ａと示している。そして、この場
合、Ｙ座標に関する更新領域７５．７６がアクセスされ
るということは、上記」二２ピット８１が“１１”また
は“ｌＯ”る値が新たに記憶部８２に記憶ずへき境界情
報を示している。生成部８５は生成した境界情報を記憶
部８２に出力して記憶内容を更新させる。このようにし
て、Ｙ座標またはＸ座標に関して更新領域７５．７６．
７７．７８がアクセスされたとき、境界領域の更新を行
うことができる。

」１記アクセス制御回路６１０は、Ｙ座標側およびＸ座
標側の各判定部８３からの判定結果を表わす信号８４を
受けて、第７図に示すフローに従ってバッファメモリ６
０７の記憶内容を更新させる。

まず、Ｙ座標側の判定部８３からの信号８４を参照して
Ｙ方向の更新を行うかどうかを判断しくステップＳ＋）
、さらにＸ方向の更新を行うかどうかを判断する（ステ
ップＳ、）。そして、Ｙ方向およびＸ方向に更新する判
断した場合は対角線方向の更新、一方向にのみ更新する
と判断した場合はＹ方向の更新またはＸ方向の更新の処
理を行う。

方、いずれの方向にら更新を行わないと判断した場合は
更新の処理は行わない（ステップＳ、）。対角線方向の
更新を行う場合は、例えば第３図に示７ （第５図中に２重枠で示す箇所）に相当する。なお、他
の場合についても同様に、更新領域がアクセスされる場
合を第５図中に２重枠で示している。上記記憶部８２は
上記境界情報を判定部８３および生成部８５に出力する
。判定部８３は、上記」二２ヒツト８１と記憶部８２か
らの境界情報を参照して、第５図に示した領域表に基づ
いてＹ座標またはＸ座標に関して更新領域７５．７６ま
たは７７７８がアクセスされたかどうかを判定する。そ
して、この判定結果を表わす信号８４を記憶部８２およ
びアクセス制御回路６１０に出力する。生成部８５は、
上記上２ビット８１と記憶部８２からの境界情報を参照
して、第６図に示す更新表に基づいてヒツト率を上げる
ための新しい境界情報を生成する。新しい境界は、アク
セスされた更新領域を含むように２画素の幅のピッチで
それまでの境界を移動させ、アクセスに追従して設定す
る。

第６図上段に「タグ」で示している値が上記上２ビット
８１．中段に「境界」で示している値が記憶部８２に記
憶した値、下段に「新しい境界」で示していず矩形領域
７０においてコーナ部７４の画像データがアクセスされ
たとき、コーナ部７４の対角線方向外側に相当する領域
および辺部７２．７３の外側に相当する各領域の画像デ
ータを２画素の幅でバッファメモリ６０７内に取り込ん
で、バッファメモリ６０７の記憶内容を更新する処理を
行う。

この結果、バッファメモリ６０７に記憶される矩形領域
は、第８図に示すように、画像メモリ３０３上において
破線で示す領域１７０となる。Ｙ方向またはＸ方向の更
新を行う場合は、例えば第３図に示す矩形領域７０にお
いて辺部７３または辺部７２の画像データがアクセスさ
れたとき、辺部７３または辺部７２の外側に相当する領
域の画像データを２画素の幅でバッファメモリ６０７に
取り込んで、バッファメモリ６０７の記憶内容を更新す
る処理を行う。詳しくは、例えばＸ方向の更新の処理を
行う場合、取り込むべき画像データのＹ座標は、Ｙ座標
側のカウンタ６０８によってＸタグメモリ６０３を順に
読み出すことによってＹ座標を指定する。同時に、Ｘ座
標はアクセスされ８ た領域が座標の高位側か低位側かの情報と境界とにより
、Ｘ座標の上位の９ヒツトを＋１．（−１）またはその
ままとして指定する。最下位の１ビツトはＸ方向の２画
素を指定４−るのに使用する。なお、バッファメモリ６
０７の記憶内容を更新するのに伴って、Ｙタグメモリ６
０３およびＸタグメモリ６０５の記憶内容も更新する。

このようにこのキャッシュメモリ装置３０２は、バッフ
ァメモリ６０７に記憶している矩形領域７０のコーナ部
７４の画像データがアクセスされたとき、上記コーナ部
７４の対角線方向外側の領域の画像データを直ちに取り
込むことができる。したがって、２次元画像を斜めに追
跡する場合であっても、Ｙ方向またはＸ方向に隣接する
矩形領域の画像データを取り込むだけの場合と異なり、
アクセス時間を短縮でき、画像データを高速にアクセス
ケることができる。

なお、以上は画像メモリ３０３から画像データを読み出
す場合について述へたが、書き込みの場合も全く同様に
アクセス時間を短縮することがでＹ方向の画素数を越え
ていないかどうかを比較器９７によって比較し確認する
。

なお、この実施例はマイクロプロセッサを用いて画像処
理ノステムを構成したが、当然ながらこれに限られるも
のではなく、他の画像処理専用プロセッサ等と組み合わ
せても良い。また、キャッンユメモリ装置を画像メモリ
に内蔵させて構成しても良い。

〈発明の効果〉 以」二より明らかなように、この発明は、画像メモリに
付加され、プロセッサによって指定される上記画像メモ
リのアドレスを予測して、上記アドレスに記憶された画
像データを予めバッファメモリに取り込み、プロセッサ
によって上記アドレスが指定されたとき、上記バッファ
メモリに取り込んだ画像データをアクセスするキャッシ
ュメモリ装置において、上記バッファメモリは、上記画
像メモリに記憶された画像データの一部からなる矩形領
域を２次元配置を保った状態で記憶し、上記バッファメ
モリに記憶された画像データの画像Ｉ きる。書き込みの場合は、キャッシコヒットならばバッ
ファメモリ６０７と画像メモリ３０３とＸ方向に画像デ
ータを格納して記憶させる一方、ミスならば画像メモリ
３０３の方だ１ノに画像データを格納する。

また、上記画像メモリ３０３は、Ｘ方向、Ｙ方向の画素
数をそれぞれ２の１０乗（１０２４）としたがこれに限
られるものではなく、画素数が２の累乗でないときはア
ドレス信号をＸＸ座標値に変換するための座標変換回路
を設ければ良い。第１２図はこの座標変換回路の一例を
示している。この座標変換回路は、まず、プロセッサか
らアドレス信号９１を受けて、このアドレス信号９Ｉか
ら減算器９３によってレジスタ９２が保持している開始
アドレス（画像メモリをアクセスすることを特定する）
を減算する。この減算結果を除算器９４によってレジス
タ９５が保持しているＸ方向の画素数で割り算して、こ
の商をＸ座標値とし、余りをＸ室標値とする。さらに、
この求めたＸ座標値が、レジスタ９６が記憶している画
像メモリのメモリにおけるＸ座標およびＸ座標を記憶す
るタグメモリと、プロセッサからＸ座、標およびＸ座標
を表わすアドレス信号を受けて、このアドレス信号のＸ
座標、Ｘ座標と上記タグメモリに記憶されたＸ座標、Ｘ
座標とが一致するかどうかを判別して、一致したききヒ
ツト信号を出力する判別手段と、上記アドレス信号のＸ
座標、Ｘ座標と上記タグメモリに記憶されたＸ座標、Ｘ
座標とに基づいて、上記バッファメモリに記憶された画
像データの矩形領域内でアクセスされた画像データが存
する部分を検出して、上記矩形領域の周辺の辺部または
コーナ部の画像データがアクセスされたとき辺部または
コーナ部の画像データがアクセスされたことを表わす信
号を出力する領域検出部と、上記判別手段からのヒツト
信号および上記領域検出部からの辺部の画像データがア
クセスされたことを表わす信号を受けたとき、上記画像
メモリの画像データのうち上記矩形領域の上記辺部の外
側に相当する領域の画像データをバッファメモリに取り
込むと共に、上記判別手段からのヒツト信号お２２ よび」二足領域検出部からのコーナ部の画像データがア
クセスされたことを表わす信号を受けたとき、上記画像
メモリの画像データのうち上記矩形領域の上記コーナ部
の対角線方向外側に相当する領域の画像データをバッフ
ァメモリに取り込んで、上記バッファメモリの記憶内容
を更新する制御を行なうアクセス制御手段を備えている
ので、２次元画像をＸ方向またはＹ方向に追跡する場合
だけでなく、コーナを斜めに追跡する場合であっても画
像データを高速にアクセスすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のキャッシュメモリ装置を
設けた画像処理システムを示す図、第２図は」１記キヤ
ツシユメモリ装置の構成を示す図、第３図は上記ギャッ
ンユメモリ装置のバッファメモリに記憶された矩形領域
を示す図、第４図は上記キャッシュメモリ装置の領域検
出部を示す図、第５図は上記矩形領域上で更新領域がア
クセスされたかどうかを判定する領域表、第６図は新た
な境界を設定ケる更新表、第７図は上記キャッンコメモ
リ装置の動作を説明するフローチャート、第８図は画像
メモリに記憶された２次元画像を示す図、第９図はマイ
クロプロセッサが出力するアドレス信号を示す図、第１
Ｏ図は画像メモリの高速ベージモードを説明する図、第
１１図は画像メモリの２バンクの動作を説明する図、第
１２図は画像メモリの画素数が２累乗でないときに使用
する座標変換回路を示す図である。 ３０１・・マイクロプロセッサ、 ３０２・・キャッシュメモリ装置、 ３０３・・画像メモリ、 ６０１．６０４，６０６・・・比較器、６０２・・レジ
スタ、６０３・・・Ｙタグメモリ、６０５・・Ｘタグメ
モリ、 ６０７・バッファメモリ、 ６０８．６０９・カウンタ、 ６１０・・・アクセス制御回路、 ６２０．６２１・・領域検出部、 ６３０・・・アンド回路。 ６８４− ｈ′Ｉ−１区 ｉ υつ

Claims (1)

【特許請求の範囲】
1. （１）画像メモリに付加され、プロセッサによって指定
   される上記画像メモリのアドレスを予測して、上記アド
   レスに記憶された画像データを予めバッファメモリに取
   り込み、プロセッサによって上記アドレスが指定された
   とき、上記バッファメモリに取り込んだ画像データをア
   クセスするキャッシュメモリ装置において、 上記バッファメモリは、上記画像メモリに記憶された画
   像データの一部からなる矩形領域を２次元配置を保った
   状態で記憶し、 上記バッファメモリに記憶された画像データの画像メモ
   リにおけるＸ座標およびＹ座標を記憶するタグメモリと
   、 プロセッサからＸ座標およびＹ座標を表わすアドレス信
   号を受けて、このアドレス信号のＸ座標、Ｙ座標と上記
   タグメモリに記憶されたＸ座標、Ｙ座標とが一致するか
   どうかを判別して、一致したときヒット信号を出力する
   判別手段と、 上記アドレス信号のＸ座標、Ｙ座標と上記タグメモリに
   記憶されたＸ座標、Ｙ座標とに基づいて、アクセスされ
   た画像データが上記バッファメモリに記憶された画像デ
   ータの矩形領域内で存する部分を検出して、上記矩形領
   域の周辺の辺部またはコーナ部の画像データがアクセス
   されたとき辺部またはコーナ部の画像データがアクセス
   されたことを表わす信号を出力する領域検出部と、 上記判別手段からのヒット信号および上記領域検出部か
   らの辺部の画像データがアクセスされたことを表わす信
   号を受けたとき、上記画像メモリの画像データのうち上
   記矩形領域の上記辺部の外側に相当する領域の画像デー
   タをバッファメモリに取り込むと共に、上記判別手段か
   らのヒット信号および上記領域検出部からのコーナ部の
   画像データがアクセスされたことを表わす信号を受けた
   とき、上記画像メモリの画像データのうち上記矩形領域
   の上記コーナ部の対角線方向外側に相当する領域の画像
   データをバッファメモリに取り込んで、上記バッファメ
   モリの記憶内容を更新する制御を行なうアクセス制御手
   段を備えたことを特徴とするキャッシュメモリ装置。