JP2638516B2 - ソリッドステ−トリレ− - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ソリッドステ−トリレ
−に関し、特にMOSFETを出力素子とするソリッドステ−
トリレ−に関する。

【０００２】

【従来の技術】従来、この種のソリッドステ−トリレ−
(以下“SSR”と略記する)の回路としては、発光ダイオ
−ド(以下“LED”と略記する)やフォトダイオ−ドアレ
−(以下“PVD”と略記する)及びLEDの消灯時にMOSFETの
ゲ−トのチャ−ジを放電するための放電制御回路から構
成されている。

【０００３】例えば、特開昭63−2422号公報に記載のSS
R(以下“従来例１”という)においては、図５(従来例１
の回路図)に示すように、駆動入力端子１、２に印加さ
れた電圧によりLED３が発光し、PVD４に生じた光電圧に
よりダイオ−ド27、28を通してMOSFET19のゲ−ト20に電
流が流れ込み、ゲ−ト容量を充電してMOSFET19をオン
し、出力端子24、26間が閉成する。

【０００４】一方、LED３が消灯した際はPVD４の電圧が
自己放電により下がり、サイリスタ５がオンしてMOSFET
19のゲ−ト20にチャ−ジされた電荷が放電されて、MOSF
ET19がオフし、出力端子24、26間が開放する。このよう
に従来例１(上記図５に記載の構成からなるもの)におい
ては、フォトダイオ−ドを多段に接続したPVD４に発生
した光電圧によりMOSFET19を駆動するため、該光電圧の
印加の状態により動作速度が大幅に変わる。

【０００５】ところで、MOSFETを駆動する際には、MOSF
ETは容量として作用するため、動作の安定性の面からも
光電圧がある程度高く、且つ、PVDからの電流(光電流)
も大きいことが望ましい。しかし、このような条件を満
たすためには、フォトダイオ−ドの段数を増やし且つ電
流量を増やすようにし、各フォトダイオ−ドの面積を増
加させる必要があるが、必然的にPVDの面積が大きくな
るためコスト高となる問題点を有する。

【０００６】上記問題点を解決するため、特開昭62−13
2423号公報に記載のSSR(以下“従来例２”という)にお
いては、図６(従来例２の回路図)に示すように、PVD４
に並べて第二のPVD29を設け、“PVD４は発生電圧が高く
電流値の低いもの”“第二のPVD29は発生電圧が低く電
流値の高いもの”とすることにより、全体としてより高
速で動作し、且つPVDの効率も向上するものが提案され
ている。なお、図６において、22、31は抵抗、30はダイ
オ−ドであり、その他は前記図５と同様であるので、そ
の説明を省略する。

【０００７】

【発明が解決しようとする課題】従来例２のSSR(上記図
６に記載の構成からなるもの)では、前記したように、
全体としてより高速で動作するので有用であるが、最近
に至りこのような高速化のみでは不十分となってきた。
即ち、高速化のみでなく、場合によっては高速化により
ノイズが発生するため、むしろ低速のほうが良い場合も
出てきた。

【０００８】このためには、一つのSSRにおいて、高速
動作と低速動作の両方を兼ね備えたものが必要となって
いる。更に、駆動入力以外に独立した制御入力が必要に
なる。このような独立した制御入力を持ったSSRの従来
例として、特開平1−166616号公報及び特開平1−166615
号公報に記載のSSRが提案されている。

【０００９】この従来例の場合、駆動入力端子に加え高
速なオフ動作を行うための制御入力端子が設けられてい
る。例えば、特開平1−166616号公報に記載のSSR(以下
“従来例３”という)においては、図７(従来例３の回路
図)に示すように、SSRをオンさせるための駆動入力端子
１、２に接続されたLED３によって光電圧を生ずるPVD４
と、制御入力端子18に接続されたLED７の光を受けて導
通するフォトトランジスタ(FTr)６とを有している。

【００１０】この従来例３の場合、制御入力端子18に電
流を流すと、FTr６のコレクタ10がMOSFET19のゲ−ト20
に接続され、また、エミッタ13がバックゲ−ト21に接続
されているため、SSRは直ちにオフする。このため、駆
動入力によるオン動作とは独立したオフ動作の任意の制
御が可能であり、高速なオフ動作やディプレッション型
のMOSFETを用いた場合と同様なノ−マリ−オン動作が可
能になる。

【００１１】一方、特開平1−166615号公報に記載のSSR
(以下“従来例４”という)においては、図８(従来例４
の回路図)に示すように、更にFTr６のコレクタ10にベ−
ス32を接続し、MOSFET19のゲ−ト20にコレクタ33を接続
し、抵抗31をPVD４のアノ−ド14とベ−ス32の間に接続
し、更に抵抗22をPVD４のアノ−ド14とコレクタ33に接
続したトランジスタ34を設けている。

【００１２】上記図８に示す従来例４の構成の場合は、
前記図７に示す従来例３の構成の場合とは逆に、制御入
力端子18に電流を流した場合にSSRがオンするため、SSR
の出力は駆動入力と制御入力の論理積となる。このよう
に従来例３及び従来例４の場合は、独立した制御入力端
子を設けることによりオフ時を中心とした動作バリエ−
ションが得られるが、特にオン時における時間制御には
検討がなされていない。

【００１３】一般的に、入力電流を制御すればオン時に
おける時間制御は可能であるが、動作時間を早くするた
めには入力電流を増やす必要があり、消費電力の点で不
利となる。このため、前記図６の回路(従来例２の回路)
に示すように、別のPVD(第二のPVD29)を用意する回路で
は、結果的に余分なPVDが必要なため、結局コストが上
昇する問題が残る。

【００１４】本発明は、上述した諸問題点に鑑み成され
たものであって、その目的とするところは、第１に、MO
SFETを用いるソリッドステ−トリレ−(SSR)において、
高速動作や前記したノイズ防止を実現することにあり、
第２に、高速動作並びにスロ−動作を任意に制御するこ
とができ、且つ該両動作も安定した、しかも、経済的に
汎用性に富むソリッドステ−トリレ−を提供することに
ある。

【００１５】

【課題を解決するための手段】本発明に係るソリッドス
テ−トリレ−は、特にフォトダイオ−ドアレ−(PVD)を
分割し、フォトトランジスタ(FTr)を接続して光電圧を
制御するようにしたものであり、これにより上記目的と
するソリッドステ−トリレ−を提供するものである。

【００１６】即ち、本発明に係るソリッドステ−トリレ
−は、 (1) 入力端子に接続された第一の発光素子と、該第一の
発光素子から光を受けて光電圧を発生するフォトダイオ
−ドアレ−と、該フォトダイオ−ドアレ−の中間を分割
して、この分割点のアノ−ド側にコレクタ−を、カソ−
ド側にエミッタを接続した第一のフォトトランジスタを
有し、 (2) 前記第一のフォトトランジスタのコレクタと前記フ
ォトダイオ−ドアレ−のカソ−ドの間に配設された第二
のフォトトランジスタを有し、 (3) 前記第一のフォトトランジスタのエミッタと前記フ
ォトダイオ−ドアレ−のアノ−ドの間に配設された第三
のフォトトランジスタを有し、 (4) 前記第一のフォトトランジスタに光を照射する第二
の発光素子と、前記第二のフォトトランジスタ及び前記
第三のフォトトランジスタに光を照射する第三の発光素
子を有し、 (5) 制御入力端子と、該制御入力端子に入力が接続され
たインバ−タを有し、 (6) 前記インバ−タの入力に前記第二の発光素子が、前
記インバ−タの出力に前記第三の発光素子がそれぞれ接
続されており、制御入力の有無により第二の発光素子と
第三の発光素子の発光・消灯が交互に入れ代わるように
構成され、 (7) 前記フォトダイオ−ドアレ−のアノ−ドとカソ−ド
との間に抵抗を設け、 (8) 前記フォトダイオ−ドアレ−のアノ−ドにゲ−トが
接続され、カソ−ドにソ−スが接続され、さらにドレイ
ンとソ−スとが出力端子に接続されたＭＯＳＦＥＴを有
する、ことを特徴とするソリッドステ−トリレ−(請求
項１)、を要旨とする。また、本発明に係るソリッドス
テ−トリレ−は、上記(1)〜(6)の構成を有し、そして、
上記(7)，(8)に代えて (7) 前記フォトダイオ−ドアレ−のアノ−ドとカソ−ド
との間に、Ｎゲ−トが前記フォトダイオ−ドアレ−のア
ノ−ドに接続され、Ｐゲ−トがカソ−ドに接続されたサ
イリスタと、カソ−ドが前記サイリスタのアノ−ドに、
アノ−ドが前記フォトダイオ−ドアレ−のアノ−ドに接
続された第１のダイオ−ドと、アノ−ドが 前記サイリス
タのカソ−ドに、カソ−ドが前記フォトダイオ−ドアレ
−のカソ−ドに接続された第２のダイオ−ドで構成され
た制御回路を組み入れ、 (8) 前記フォトダイオ−ドアレ−のアノ−ドにゲ−トが
接続され、カソ−ドにソ−スが接続され、さらにドレイ
ンとソ−スとが出力端子に接続されたＭＯＳＦＥＴを有
し、 (9) 前記ＭＯＳＦＥＴのゲ−トが前記サイリスタのアノ
−ドに、ソ−スがカソ−ドに接続された、ことを特徴と
するソリッドステ−トリレ−(請求項４)、を要旨とす
る。

【００１７】

【実施例】以下、本発明について、図１〜図４を参照し
て詳細に説明する。なお、図１及び図２は、本発明の第
１の実施例(実施例１)を示す回路図及びタイミングチャ
−ト図であり、図３及び図４は、本発明の第２の実施例
(実施例２)を示す回路図及びタイミングチャ−ト図であ
る。

【００１８】（実施例１）本実施例１のソリッドステ−
トリレ−(SSR)について、図１を参照して説明する。な
お、図１は実施例１を示す回路図である。

【００１９】本実施例１では、図１に示すように、駆動
入力端子１、２に接続されたLED３からの光を受けてPVD
４に光電圧が発生する。この際、PVD４の中間にFTr６と
これに光を照射するLED７とを設ける。一方、LED８の光
を受けて動作するFTr９を前記FTr６のコレクタ10とPVD
４のカソ−ド11の間に接続し、また、FTr12を前記FTr６
のエミッタ13とPVD４のアノ−ド14の間に接続してい
る。

【００２０】上記LED７及びLED８は、それぞれ制御入力
用インバ−タ−15の入力16及び出力17に接続されてお
り、制御入力端子18への制御入力の有り無しにより点滅
が交互に入れ代わるように構成されている。また、PVD
４のアノ−ド14にMOSFET19のゲ−ト20を、カソ−ド11に
バックゲ−ト21をそれぞれ接続し、更に、PVD４のアノ
−ド14とカソ−ド11との間に、MOSFET19をオフする抵抗
22等の素子を設け、そして、MOSFET19のドレイン23に出
力端子24を、ソ−ス25に出力端子26をそれぞれ接続し、
ソリッドステ−トリレ−(SSR)を構成する。

【００２１】ここでPVD４のアノ−ド14とカソ−ド11と
の間の電圧に着目すると、LED３が点灯し且つLED７が点
灯している場合には、FTr６が導通し、FTr９とFTr12が
非導通のため、PVD４のアノ−ド14とカソ−ド11間が直
列に接続されるため、高い光電圧(VF)と小さな光電流が
得られる。一方、LED３が点灯し且つLED８が点灯してい
る場合には、FTr９とFTr12が導通しFTr６が非導通のた
め、PVD４のアノ−ド14とカソ−ド11間が並列に接続さ
れることになり、その結果、低い光電圧(約1／2 VF)と
大きな光電流が得られる。

【００２２】この関係をタイミングチャ−トで示すと、
図２(実施例１のタイミングチャ−ト図)のようになる。
即ち、図２に示すように、LED７が点灯している場合(4
1)は、動作時間が800μｓのものが、LED８が点灯してい
る場合(42)は、同一の構成で動作時間が450μｓと、約
２倍の動作スピ−ドが同じ入力電流で得られる。

【００２３】このように本実施例１では、従来までの別
々の素子が必要であった特性が制御入力を切替えるだけ
で、同一の構成で実現できる。但し、LED８が点灯して
いる場合(42)は、ゲ−ト電圧が約半分のためMOSFET19の
オン抵抗が若干高めになったり、負荷や温度が変化した
場合でも安定してオン状態を保つための電圧マ−ジンが
十分ではなくなる。

【００２４】また、使用条件とMOSFET19の種類に応じ、
低速の動作で良い場合は、LED７を点灯させスロ−な動
作で且つ光電圧が高くなるため、大きなゲ−ト電圧マ−
ジンを得ることができ、MOSFET19のオン抵抗も若干低く
なり、出力波形も安定しノイズ防止も可能になる。な
お、本実施例１において、前記図１に示すFTr６のエミ
ッタ13、コレクタ10を相互に入れ代っても効果は変わら
ないものであり、これも本発明に包含されるものであ
る。

【００２５】以上のように、本実施例１においては、駆
動回路のMOSFET19に対する対応能力が向上するため、こ
のMOSFET19を切り離し、様々なMOSFETに対応できる汎用
の駆動素子として利用することも有用である。また、図
２のタイミングチャ−トにおいて、オン動作の途中にお
いてLED８からLED７に点灯を切り替えた場合(43)は、LE
D８が点灯している場合(42)の高速動作とLED７が点灯し
ている場合(41)の大きなゲ−ト電圧マ−ジンを両立させ
ることができ、結果的に二つのPVDを用意することなく
前記図６の回路(従来例２の回路)の場合と同様の動作を
実現でき、コスト的にも非常に有利となる。

【００２６】（実施例２） 図３は、本発明の第２の実施例(実施例２)を示す回路図
であって、本実施例２における回路は、図３に示すよう
に、前記実施例１の抵抗22の代わりに『サイリスタ５と
ダイオ−ド27、28で構成された制御回路』を組み込ん
で、ソリッドステ−トリレ−(SSR)として構成したもの
である。なお、上記サイリスタ５とダイオ−ド27、28で
構成する制御回路については、前記図５に示した従来例
１と同様のものであって、図３に示すように、フォトダ
イオ−ドアレ−４のアノ−ド14とカソ−ド11との間に、
Ｎゲ−トが前記フォトダイオ−ドアレ−４のアノ−ド14
に接続され、Ｐゲ−トがカソ−ド11に接続されたサイリ
スタ５と、カソ−ドが前記サイリスタ５のアノ−ドに、
アノ−ドが前記フォトダイオ−ドアレ−４のアノ−ド14
に接続されたダイオ−ド27と、アノ−ドが前記サイリス
タ５のカソ−ドに、カソ−ドが前記フォトダイオ−ドア
レ−４のカソ−ド11に接続されたダイオ−ド28で構成さ
れた制御回路である。本実施例２では、この制御回路を
組み込む以外は、前記実施例１と同じであるので、その
説明を省略する。

【００２７】本実施例２の場合、前述の実施例１に記載
したようなオン時の場合の制御以外に、図４のタイミン
グチャ−トに示すように、オフ時においても制御入力に
よる制御が有用になる。即ち、本実施例２では、図４に
示すように、LED３の消灯に合わせLED７からLED８に点
灯を切り替える場合(44)は、PVD４の光電圧が急激に下
がるためサイリスタ５が直ちに動作し、LED８が点灯し
ている場合(45)及びLED７が点灯している場合(46)のい
ずれに対しても高速で且つ安定したオフ動作が可能にな
り、オフ動作の改善が実現できる。なお、図４におい
て、[45 LED8点灯(制御切替なし)]は、LED８が点灯した
ままの状態を示し、また、[46 LED7点灯(制御切替な
し)]は、LED７が点灯したままの状態を示す。本実施例
２では、[44 LED7→LED8へ点灯切替]、つまり“44 LED7
点灯状態”からLED８の点灯へ切り替えた場合、ゲ−ト
電圧が急激に低下して高速オフにできる。一方、切り替
えを行わない場合、つまりLED８もしくはLED７が点灯し
たままの状態では、フォトダイオ−ドの自然電圧低下に
より、サイリスタ５が動作するため、上記のように切り
替えた場合に比べ、図４の“出力端子波形”に示すよう
に、オフするのに45μｓ程度かかり約2.3倍ほど遅くな
る。

【００２８】

【発明の効果】以上説明したように、本発明は、フォト
ダイオ−ドアレ−(PVD)を分割し、フォトトランジスタ
(FTr)を接続して光電圧を制御することにより、高速動
作、スロ−動作を任意に制御可能で動作も安定した、経
済的に汎用性に富むソリッドステ−トリレ−が得られる
効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例(実施例１)を示す回路
図。

【図２】本発明の第１の実施例(実施例１)のタイミング
チャ−トを示す図。

【図３】本発明の第２の実施例(実施例２)を示す回路
図。

【図４】本発明の第２の実施例(実施例２)のタイミング
チャ−トを示す図。

【図５】従来例１の回路図。

【図６】従来例２の回路図。

【図７】従来例３の回路図。

【図８】従来例４の回路図。

【符号の説明】

１、２ 駆動入力端子 ３、７、８ ＬＥＤ（発光ダイオ−ド） ４ ＰＶＤ（フォトダイオ−ドアレ−） ５ サイリスタ ６、９、１２ ＦＴｒ（フォトトランジスタ） １０、３３ コレクタ １１ カソ−ド １３ エミッタ １４ アノ−ド １５ インバ−タ− １６ 入力 １７ 出力 １８ 制御入力端子 １９ ＭＯＳＦＥＴ ２０ ゲ−ト ２１ バックゲ−ト ２２、３１ 抵抗 ２３ ドレイン ２４、２６ 出力端子 ２５ ソ−ス ２７、２８、３０ ダイオ−ド ２９ 第二のＰＶＤ（第二のフォトダイオ−ドアレ−） ３２ ベ−ス ３４ トランジスタ ４１、４６ ＬＥＤ７が点灯している場合 ４２、４５ ＬＥＤ８が点灯している場合 ４３ ＬＥＤ８からＬＥＤ７に点灯を切替えた場合 ４４ ＬＥＤ７からＬＥＤ８に点灯を切替えた場合

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 (1) 入力端子に接続された第一の発光素
   子と、該第一の発光素子から光を受けて光電圧を発生す
   るフォトダイオ−ドアレ−と、該フォトダイオ−ドアレ
   −の中間を分割して、この分割点のアノ−ド側にコレク
   タ−を、カソ−ド側にエミッタを接続した第一のフォト
   トランジスタを有し、 (2) 前記第一のフォトトランジスタのコレクタと前記フ
   ォトダイオ−ドアレ−のカソ−ドの間に配設された第二
   のフォトトランジスタを有し、 (3) 前記第一のフォトトランジスタのエミッタと前記フ
   ォトダイオ−ドアレ−のアノ−ドの間に配設された第三
   のフォトトランジスタを有し、 (4) 前記第一のフォトトランジスタに光を照射する第二
   の発光素子と、前記第二のフォトトランジスタ及び前記
   第三のフォトトランジスタに光を照射する第三の発光素
   子を有し、 (5) 制御入力端子と、該制御入力端子に入力が接続され
   たインバ−タを有し、 (6) 前記インバ−タの入力に前記第二の発光素子が、前
   記インバ−タの出力に前記第三の発光素子がそれぞれ接
   続されており、制御入力の有無により第二の発光素子と
   第三の発光素子の発光・消灯が交互に入れ代わるように
   構成され、 (7) 前記フォトダイオ−ドアレ−のアノ−ドとカソ−ド
   との間に抵抗を設け、 (8) 前記フォトダイオ−ドアレ−のアノ−ドにゲ−トが
   接続され、カソ−ドにソ−スが接続され、さらにドレイ
   ンとソ−スとが出力端子に接続されたＭＯＳＦＥＴを有
   する、 ことを特徴とするソリッドステ−トリレ−。
2. 【請求項２】 前記第一の発光素子が発光している状態
   において、 (1) 前記第二の発光素子が発光し前記第三の発光素子が
   消灯している場合に前記フォトダイオ−ドアレ−のアノ
   −ドとカソ−ド間に発生する光電圧が前記MOSFETのゲ−
   トに印加され、 (2) 前記第二の発光素子が消灯し前記第三の発光素子が
   発光している場合に前記フォトダイオ−ドアレ−のアノ
   −ドとカソ−ド間に発生する光電圧［前記(1)で発生す
   る光電圧の約半分の光電圧］が前記MOSFETのゲ−トに印
   加される、 ことを特徴とする請求項１記載のソリッドステ−トリレ
   −。
3. 【請求項３】 請求項１の構成(1)において、入力端子
   に接続された第一の発光素子と、該第一の発光素子から
   光を受けて光電圧を発生するフォトダイオ−ドアレ−
   と、該フォトダイオ−ドアレ−の中間を分割して、この
   分割点のアノ−ド側にエミッタを、カソ−ド側にコレク
   タを接続した第一のフォトトランジスタを有することを
   特徴とする請求項１記載のソリッドステ−トリレ−。
4. 【請求項４】 (1) 入力端子に接続された第一の発光素
   子と、該第一の発光素子から光を受けて光電圧を発生す
   るフォトダイオ−ドアレ−と、該フォトダイオ−ドアレ
   −の中間を分割して、この分割点のアノ−ド側にコレク
   タ−を、カソ−ド側にエミッタを接続した第一のフォト
   トランジスタを有し、 (2) 前記第一のフォトトランジスタのコレクタと前記フ
   ォトダイオ−ドアレ−のカソ−ドの間に配設された第二
   のフォトトランジスタを有し、 (3) 前記第一のフォトトランジスタのエミッタと前記フ
   ォトダイオ−ドアレ−のアノ−ドの間に配設された第三
   のフォトトランジスタを有し、 (4) 前記第一のフォトトランジスタに光を照射する第二
   の発光素子と、前記第二のフォトトランジスタ及び前記
   第三のフォトトランジスタに光を照射する第三の発光素
   子を有し、 (5) 制御入力端子と、該制御入力端子に入力が接続され
   たインバ−タを有し、 (6) 前記インバ−タの入力に前記第二の発光素子が、前
   記インバ−タの出力に前記第三の発光素子がそれぞれ接
   続されており、制御入力の有無により第二の発光素子と
   第三の発光素子の発光・消灯が交互に入れ代わるように
   構成され、 (7) 前記フォトダイオ−ドアレ−のアノ−ドとカソ−ド
   との間に、Ｎゲ−トが前記フォトダイオ−ドアレ−のア
   ノ−ドに接続され、Ｐゲ−トがカソ−ドに接続されたサ
   イリスタと、カソ−ドが前記サイリスタのアノ−ドに、
   アノ−ドが前記フォトダイオ−ドアレ−のアノ−ドに接
   続された第１のダイオ−ドと、アノ−ドが前記サイリス
   タのカソ−ドに、カソ−ドが前記フォトダイオ−ドアレ
   −のカソ−ドに接続された第２のダイオ−ドで構成され
   た制御回路を組み入れ、 (8) 前記フォトダイオ−ドアレ−のアノ−ドにゲ−トが
   接続され、カソ−ドにソ−スが接続され、さらにドレイ
   ンとソ−スとが出力端子に接続されたＭＯＳＦＥＴを有
   し、 (9) 前記ＭＯＳＦＥＴのゲ−トが前記サイリスタのアノ
   −ドに、ソ−スがカソ−ドに接続された、 ことを特徴とするソリッドステ−トリレ−。
5. 【請求項５】 前記第一の発光素子が発光している状態
   において、前記第二の発光素子が消灯し前記第三の発光
   素子が発光する場合の“前記フォトダイオ−ドアレ−の
   アノ−ドとカソ−ド間に発生する光電圧”が、前記第二
   の発光素子が発光し前記第三の発光素子が消灯している
   場合の“前記フォトダイオ−ドアレ−のアノ−ドとカソ
   −ド間に発生する光電圧”の約半分であることを特徴と
   する請求項４記載のソリッドステ−トリレ−。
6. 【請求項６】 請求項４の構成(1)において、入力端子
   に接続された第一の発光素子と、該第一の発光素子から
   光を受けて光電圧を発生するフォトダイオ−ドアレ−
   と、該フォトダイオ−ドアレ−の中間を分割して、この
   分割点のアノ−ド側にエミッタを、カソ−ド側にコレク
   タを接続した第一のフォトトランジスタを有することを
   特徴とする請求項４記載のソリッドステ−トリレ−。