JP2630175B2 - 楽音生成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、予め記憶しておいた楽音
波形データに基づいて楽音を生成する楽音生成装置に関
する。

【０００２】

【従来技術とその問題点】従来、デジタル技術を活用し
て電子的に楽音を生成する、デジタルシンセサイザ等の
デジタル型電子楽器が広く知られている。このデジタル
型電子楽器は、回路を時分割で駆動することにより、回
路を共用することができるため、複数の楽音を同時生成
するポリフォニック電子楽器を少ない回路素子で構成す
るのに適している。また、デジタル型電子楽器において
は、楽音波形の発生方式としては、一般的に、楽音波形
の所定間隔でのサンプリング点に対応する波高値データ
を予め記憶しておき、記憶された波高値データを読出す
波形記憶方式が採用されている。この波形記憶方式にお
けるピッチ（周波数：音高）の制御方式の１つとして、
記憶された波高値データおよび実現しようとするピッチ
データに基づいて、上記記憶された波高値データ間の波
高値データを補間する補間方式が知られている。この補
間方式では、図１７に示したような補間点Ｓ１、Ｓ２、
……の数が多ければ多いほど音高（周波数）が高くな
り、補間点の数によって音高が制御されるため、記憶す
るサンプル値（波高値データ）の数を減少させることが
でき、メモリ容量を低減できるという利点がある。しか
し、従来、補間を行うごとに、その補間区間の上位、下
位のサンプル値をともに読出していた。例えば図１７の
サンプリング点ＳＡとＳＢの間の補間点Ｓ１、Ｓ２に対
応する波高値データと補間する際は、同じ補間区間内で
あってもサンプリング点ＳＡとＳＢに対応する波高値デ
ータをその都度読出す必要があった。このように、補間
をするごとに、常に２つの波高値データを読出す必要が
あり、チャンネル数が増加した場合、補間演算にかかる
時間が多くなり、他の処理にかける時間が少なくなって
しまう。また、演算に消費する電流も多くなるため、特
に電池使用の楽器では演奏可能な時間が短かくなってし
まうという問題がある。

【０００３】

【発明の目的】この発明は、上記のような事情のもとに
なされたもので、その目的とするところは、記憶された
楽音波形の各サンプリング点ごとの波高値データに対し
補間処理を行なうことによりピッチを制御するに際し、
同じ補間区間内では、新たに波高値データを読出す必要
がなく、一方補間区間の更新の際は１回の波高値データ
の読出しのみで補間波形を得ることが可能な楽音生成装
置を提供することにある。

【０００４】

【発明の要点】この発明は上記目的を達成するため、各
サンプリング点ごとに楽音波形の各波高値データを記憶
する波形記憶手段と、周波数情報を累算する累算手段
と、前記波形記憶手段の隣接する２つのサンプリング点
のうち、アドレス値の大きい第１のサンプリング点に対
応する波高値データを記憶する第１サンプル値記憶手段
と、前記波形記憶手段の隣接する２つのサンプリング点
のうち、アドレス値の小さい第２のサンプリング点に対
応する波高値データを記憶する第２サンプル値記憶手段
と、前記累算手段の累算値が前記第１のサンプリング点
を示すアドレス値を越えたか否かを判断する判断手段
と、この判断手段により前記累算値が前記第１のサンプ
リング点を示すアドレス値を越えたと判断された際、前
記第１サンプル値記憶手段に記憶されている波高値デー
タを前記第２サンプル値記憶手段に転送するとともに、
前記第１サンプリング点を示すアドレスの次のアドレス
に対応する波高値データを前記波形記憶手段から読出し
て前記第１サンプル値記憶手段に格納する制御手段と、
前記第１サンプル値記憶手段と第２サンプル値記憶手段
に格納された波高値データを用いて前記累算値に対応し
た波高値データを算出する算出手段と、この算出手段に
より算出された波高値データを楽音波形データとして出
力する出力手段とを設けたことを要点とする。

【０００５】

【発明の原理、作用】本発明の原理について説明する
と、波形記憶・補間方式における補間区間は、例えば図
１７に示したように、サンプリング点ＳＡ−ＳＢ間、Ｓ
Ｂ間−ＳＣ間といったように連続する区間として順次更
新される性質を有する。したがって、前回の補間区間の
終点は次回の補間区間では始点となる。この点に着目
し、第１及び第２のサンプル値記憶手段を設け、補間区
間の更新時には、第１サンプル値記憶手段の内容を第２
サンプル値記憶手段に転送し、今回の補間区間の始点の
データとして活用することによって、波形記憶手段から
は終点のデータのみを読出せば良いようにした。すなわ
ち、判断手段により累算手段の累算値が第１のサンプリ
ング点を示すアドレス値（現時点での補間区間の終点を
示す上端アドレス値）を越えたと判断されたとき、すな
わち補間区間を更新すべきものと判断されたときは、制
御手段は、現時点で第１サンプル値記憶手段に記憶され
ている波高値データを第２サンプル値記憶手段に転送し
て更新後の新たな補間区間の始点に対応する第２サンプ
ル値として格納せしめる。また、制御手段は、この第２
サンプル値記憶手段に転送されたサンプル値の次のアド
レスに対応するサンプル値を波形記憶手段から読出し
て、更新後の新たな補間区間の終点に対応する第１サン
プル値として、第１サンプル値記憶手段に格納すること
によって、補間区間を更新する。このように、補間区間
の更新処理は、新たな補間区間の終点のサンプル値を読
出すだけで実現され、始点のサンプル値を読出す必要は
ない。

【０００６】

【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。

【０００７】＜全体構成＞図１は本発明の一実施例によ
る電子楽器の全体構成図であり、本実施例は、鍵盤式の
シンセサイザに適用した例である。

【０００８】本シンセサイザは、主制御部１の制御のも
とに、楽音発生部２にて、楽音波形記憶部３に記憶され
ている３２チャンネルの楽音波形データを時分割で読出
し、種々の音色加工等を行なって放音するポリフォニッ
クシンセサイザである。この際、楽音発生部２にて読出
される楽音波形データは、入力部４からのデータによっ
て規制される。すなわち、入力部４は、鍵盤、各種のフ
ァンクションキーを有しており、鍵盤を押下すると、そ
の鍵盤に予め割当てられた音高データが生成され、上記
楽音波形データは、その音高データに対応した周波数と
なり、音高が一意に定まる。また、ファンクションキー
は、リズム、コード進行等の態様を指定するものであ
り、この指定に応じた楽音波形デーダが楽音波形記憶部
３から読出される。

【０００９】すなわち、楽音波形記憶部３は、メロディ
用の楽音波形データ、リズム用の楽音波形データ、コー
ド進行用の楽音波形データ等を予め記憶している。メロ
ディ用の楽音波形データとしては、例えば、バイオリン
の音のように、倍音成分を多数含んだスペクトルを実現
する鋸歯状波等が各種記憶されている。また、メロディ
音用の楽音波形 データは１２ビットデータであり、１
２ビットのメモリ領域に記憶され、ベース音、リズム
音、コード進行用の楽音波形データは８ビットデータで
あり、８ビットのメモリ領域に格納されている。

【００１０】楽音発生部２からの楽音波形データは、Ｄ
／Ａ変換器５によりシリアルデータに変換され、フィル
タ６により平滑化され、さらに、アンプ７により増幅さ
れ、スピーカ８にて音響信号に変換されて放音される。

【００１１】＜楽音発生部２の概要＞図２は楽音発生部
２の概要を示す図であり、楽音発生部２は、図示したよ
うに、音源制御部２１、アドレス制御部２２、チャンネ
ルオン・オフ部２３、波形データラッチ部２４、補間部
（周波数コントロール部）２５、エンベロープ部２６、
演算部２７、出力部２８により構成されており、それぞ
れ時分割動作する。なお、図中の楽音波形記憶部３は、
図１に示したように、楽音発生部２の外部に設けられて
いるが、理解を容易にするため、図２に示した。

【００１２】音源制御部２１は、主制御部１より伝送さ
れてきたコマンド等のデータ群を整理し、コマンドを解
析して各種の制御信号を出力する。また、音源制御部２
１は、時分割制御用のチャンネルアドレス（Ｂ１〜Ｂ
５）、および各チャンネル時間を前半と後半に区分する
ための信号Ｂ０をサイクリックに生成し、さらに、各種
のシステム制御用のクロック信号を生成する。

【００１３】アドレス制御部２２は、音源制御部２１か
ら与えられたチャンネルアドレスデータＢ１〜Ｂ５、信
号Ｂ０等のデータに基づいて、楽音波形記憶部３をアク
セスするためのアドレスデータを各チャンネル対応に、
時分割で出力する。この際、アドレス制御部２２は、ス
タートアドレスから読出しを開始し、エンドアドレスま
で読出したらリターンアドレスまで戻り、以後、リター
ンアドレスからエンドアドレスまでの読出しを繰返すと
いうアドレスを制御を行なっている。また、スタート、
リターン、エンドの各アドレスデータを迅速に書換える
ため、信号Ｂ０等に基づいて、各チャンネルの前半にお
いては、そのチャンネル時間に対応するチャンネルのア
ドレスデータを出力し、後半においては、その時点で書
換（更新）指令されている任意のチャンネルのアドレス
データに書換えるようにしている。また、楽音波形記憶
部３には、前述のように、８ビット、１２ビットの楽音
波形データが格納されており、これら異なるビットの楽
音波形データが加算処理される等、各楽音波形データの
処理において回路が共同利用される関係で、８ビットの
楽音波形データに対して、後段で、４ビットを付加し、
１２ビットに統一する必要がある。そこで、各アドレス
データの最上位ビットを、８ビット楽音波形データ、１
２ビット楽音波形データのいずれが格納されているアド
レス領域であるかを判別するための信号ＢＳＥＬとして
利用している。すなわち、最上位ビット（信号ＢＳＥ
Ｌ）が“０”であれば８ビット楽音波形データ用のアド
レスデータ、“１”であれば１２ビット用楽音波形デー
タ用のアドレスデータを示している。そして、このアド
レスデータに基づいて楽音波形データが読出されると、
読出された楽音波形データとともに、信号ＢＳＥＬが出
力されることとなる。

【００１４】チャンネルオン・オフ部２３は、音源制御
部２１から出力された、チャンネルごとに発音を指定す
るためのチャンネルオン・オフ信号を記憶し、チャンネ
ルアドレスデータＢ１〜Ｂ５に基づいて、各チャンネル
のチャンネルオン・オフ信号を出力している。また、ト
ーンミックス時に、ベンダー、ビブラートによって周波
数の変更を行なうに際し、例え、チャンネル数が多くて
も、トーンミックス時に１つの楽音に割当てられている
各チャンネルでの位相がずれないようにするため、次の
ようにしている。すなわち、まず任意のチャンネル時間
の後半のタイミングで、チャンネルオン・オフ信号を所
定の記憶領域上で書換え、書換えの必要なチャンネルの
全てについて書換えが終了した後、この書換え内容を含
む全てのチャンネルのチャンネルオン・オフ信号を、他
の領域に転送する。そして、この他の領域から、各チャ
ンネルのチャンネルオン・オフ信号が、対応するチャン
ネル時間の前半のタイミングで読出され、アドレス制御
部２２、波形データラッチ部２４等に出力される。すな
わち、上記他の領域のチャンネルオン・オフ信号が実効
データとして活用される。言うまでもなく、チャンネル
オフ信号が出力されたチャンネルに対しては、楽音波形
データの読出し等の発音処理は実行されない。

【００１５】波形データラッチ部２４は、楽音波形記憶
部３から読出された８ビットの楽音波形データととも
に、アドレス制御部２２から信号ＢＳＥＬとして“０”
が入力されたときは、その信号ＢＳＥＬに基づいて、８
ビットの楽音波形データに対してビットマスク処理を行
い、４ビットの冗長ビットを付加して一時的に記憶す
る。また、波形データラッチ部２４は、後段で、楽音波
形記憶部３から読出された連続する２つのアドレスに対
応する２つの楽音波形データ間の補間値を求めるため、
次のような前処理を行なう。すなわち、連続する２つの
アドレスに対応する２つの楽音波形データの差分値デー
タを算出し、その差分値データと、上記２つのアドレス
のうち、若い方のアドレスに対応する楽音波形データと
を演算部２７に出力する。

【００１６】上記のように、２つの楽音波形データ間の
補間値を求めるためには、２つの楽音波形データが必要
になる。しかし、補間区間が更新されるごとに２つの楽
音波形データを読出したのでは、１チャンネル当りのチ
ャンネル時間が長くなり、チャンネル数を増加する上で
不具合である。そこで、波形データラッチ部２４に、今
回波形メモリ２４−４Ａと前回波形メモリ２４−４Ｂと
を設け、補間区間が更新されたときは、今回波形メモリ
２４−４Ａ中の楽音波形データを前回波形メモリ２４−
４Ｂに転送し、その後、今回波形メモリ２４−４Ａに更
新された補間区間の上位サンプリング点（楽音波形記憶
部３の立場から見れば上位のアドレス）に対応する楽音
波形データを格納することによって、補間区間の更新時
に楽音波形データを１つだけ読出せば良いようにしてい
る。そして、今回波形メモリ２４−４Ａ、前回波形メモ
リ２４−４Ｂからの楽音波形データに基づいて上記差分
値データが算出され、前回波形メモリ２４−４Ｂ中の楽
音波形データとともに演算部２７に出力される。

【００１７】補間部（周波数コントロール部）２５は、
音源制御部２１から入力された各チャンネルの周波数
（ピッチ）パラメータｆ_iを記憶し、この周波数パラメ
ータｆ_iに基づいて、上記のような補間を行うためのデ
ータを生成している。音源制御部２１からの周波数パラ
メータｆ_iは次のような形で与えられる。例えば、図３
に示したアドレスｉとアドレスｉ＋１に対応する楽音波
形データに対し、1/4、2/4、3/4の各サンプリング点
（アドレスｉ＋1/4、ｉ＋2/4、ｉ＋3/4に対応）につい
て補間を行うのに見合った周波数の楽音波形を得たいと
きは、周波数パラメータｆ_iとしては、0.25が伝送され
てくる。そこで、補間部２５は、対応するチャンネル時
間が到来するごとに、それぞれ、この周波数パラメータ
ｆ_i（0.25）の１倍、２倍、３倍……の値Ｃ０〜Ｃ１４
を補間用パラメータとして演算部２７に出力する。

【００１８】また、例え、チャンネル数が多くても、ト
ーンミックス時に１つの楽音に割当てられている各チャ
ンネルでの位相がずれないようにするため、チャンネル
オン・オフ部２３と同様に、一時データセット領域と実
効データ領域と同様のＲＡＭを有している。

【００１９】エンベロープ部２６は、音源制御部２１か
らのエンベロープデータに基づいてエンベロープを生成
し演算部２７に出力する。上記エンベロープデータは各
チャンネル対応に時分割で伝送されてくるので、上記エ
ンベロープも各チャンネル対応に時分割で生成され出力
される。

【００２０】演算部２７は、波形データラッチ部２４か
らの差分値データと補間部２５からの周波数パラメータ
（補間用パラメータ）Ｃ０〜Ｃ１４とを各チャンネルご
とに時分割で乗算し、その乗算値に波形データラッチ部
２４からの楽音波形データ（補間区間の下位のサンプリ
ング点に対応）を加算する。そして、この加算値に対
し、エンベロープ部２６からのエンベロープを乗算して
出力部２８に出力する。

【００２１】この演算部２７から出力される楽音波形デ
ータは、周波数パラメータＣ０〜Ｃ１４に基づいて補間
処理がなされたものであり、その周波数、すなわち音高
は、周波数パラメータＣ０〜Ｃ１４が左右している。

【００２２】出力部２８は、音源制御部２１から出力さ
れた、各チャンネルをグループ分けしたグループ分けの
パターンを示す出力パターン信号に基づいて、演算部２
７からの楽音波形データをグループごとに加算処理す
る。この際、加算される各チャンネルの楽音波形データ
の本来のデータ長は、そのグループのチャンネル数と、
Ｄ／Ａ変換器５の桁数とに応じて、異なっている。すな
わち、上記加算処理にて生ずる桁上がりを見越して、Ｄ
／Ａ変換器５の処理能力（桁数）を越えない範囲で、加
算対象の楽音波形データの有効データ長を、グループご
とに最適化する。

【００２３】音源制御部２１ 図４は音源制御部２１の詳細な構成図であり、音源制御
部２１はコマンド実行チャンネル セット部２１−１、
コマンドセット部２１−２、データセット部２１−３、
コマンド解析実行回路２１−４、時分割制御用チャンネ
ルジェネレータ２１−５、チャンネル切換部２１−６、
システムクロック作成部２１−７を有している。

【００２４】コマンド実行チャンネルセット部２１−１
には、主制御部１からの今回コマンドを実行する発音チ
ャンネルのNo.、コマンドセット部２１−２には今回実
行すべきコマンド、データセット部２１−３には今回実
行コマンドに係るデータがそれぞれセットされる。例え
ば、３２チャンネル目のスタートアドレスを書換える場
合には、チャンネルNo.３２がコマンド実行チャンネル
セット部２１−１にセットされ、書込コマンドがコマン
ドセット部２１−２にセットされ、書換え用のス ター
トアドレスデータがデータセット部２１−３にセットさ
れる。データセット部２１−３にセットされるデータと
しては、この他に、チャンネルオン・オフデータ、周波
数パラメータ、出力パターン切換データ等がある。

【００２５】コマンド解析実行回路２１−４は、コマン
ドセット部２１−２にセットされたコマンドを解析し、
その解析結果に応じて各種のコントロール信号を出力す
る。このコントロール信号としては、例えば、アドレス
データセット信号、チャンネルオン・オフセット信号、
周波数（ピッチ）パラメータセット信号、エンベロープ
セット信号、出力部コントロール信号、楽音波形部読出
信号等がある。

【００２６】時分割制御用チャンネルジェネレータ２１
−５は、図５に示したようなリードチャンネルアドレス
信号Ｂ１〜Ｂ５と、各チャンネル時間を前半と後半に分
割するための信号Ｂ０とをサイクリックに生成してい
る。このリードチャンネルアドレス信号Ｂ１〜Ｂ５は、
図５から明らかなようにチャンネルNo.に相当してお
り、どのチャンネルのデータを読出すかを示すととも
に、３２チャンネルを時分割制御するためのチャンネル
時間割当信号として機能している。

【００２７】チャンネル切換部２１−６は、コマンド実
行区間（信号Ｂ０の１周期に相当）の前半（信号Ｂ０が
“Ｌ”レベルの時）にリードチャンネルアドレス信号Ｂ
１〜Ｂ５を出力し、後半では、コマンド実行チャンネル
セット部２１−１から入力されたライトチャンネルアド
レス信号Ａ１〜Ａ５を出力している。これらチャンネル
切換部２１−６からの出力信号は、データ書込が実行さ
れるアドレス制御部２２、チャンネルオン・オフ部２
３、補間部２５、エンベロープ部２６に供給される。こ
のライトチャンネルアドレス信号Ａ１〜Ａ５は、データ
を書込む発音チャンネルのNo.を示すものである。

【００２８】システムクロック作成部２１−７は、補間
部２５から供給されたキャリー信号ＣＡＲＲＹに基づい
て、図５に示したシステム制御用のクロック信号、ＦＣ
Ｋ２、ＦＣＫ１、ＦＣＫ１１、ＦＣＫ１２、ＣＫＫ２、
ＣＫＫ１を作成している。なお、上記キャリー信号ＣＡ
ＲＲＹについては後述する。

【００２９】アドレス制御部２２ 図６は、アドレス制御部２２の詳細な構成図であり、ア
ドレス制御部２２は、スタートアドレスセットＲＡＭ２
２−１、リターンアドレスセットＲＡＭ２２−２、エン
ドアドレスセットＲＡＭ２２−３を有している。これら
各ＲＡＭは、それぞれ、３２チャンネル分のアドレスデ
ータ（２２ビットのＤＩ０〜ＤＩ２１）を格納するエリ
アを有しており、１アドレス当り１つのアドレスデータ
が格納される。そしてこれらは、チャンネル切換部２１
−６からのリードチャンネルアドレス信号Ｂ１〜Ｂ５の
前半のタイミングで読出される。

【００３０】例えば、今、読出コマンドの実行中に、ス
タートアドレスの書込コマンドが音源制御部２１に与え
られたとする。この時、現時点では、スタートアドレス
セットＲＡＭ２２−１には、リードチャンネルアドレス
信号Ｂ１〜Ｂ５がチャンネル切換部２１−６から供給さ
れている。そして、図７に示したように、リードチャン
ネルアドレス信号Ｂ１〜Ｂ５に対応するチャンネルのス
タートアドレスデータがチャンネル時間（信号Ｂ０）の
前半のタイミングで、信号ＦＣＫ１１によりラッチ ２
２−４に順次、時分割によりラッチされている。このよ
うな状態のもとで、コマンド解析実行回路２１−４によ
り、上記書込コマンドが解析されると、チャンネル切換
部２１−６は、現時点でのチャンネル時間の後半のタイ
ミングで、コマンド実行チャンネルセット部２１−１か
らのライトチャンネルアドレス信号Ａ１〜Ａ５をスター
トアドレスセットＲＡＭ２２−１に供給する。このと
き、スタートアドレスセットＲＡＭ２２−１には、デー
タセット部２１−３から書込まれるべきスタートアドレ
スデータ（ＤＩ０〜ＤＩ２１）が供給されており、ま
た、コマンド解析実行回路２１−４からは、現時点での
チャンネル時間の後半のタイミングで、スタートアドレ
ス書込信号〜ＷＲ４（アドレスデータセット信号の１
種）が供給される。そうすると、図７に示したように、
現時点でのチャンネル時間の後半のタイミングで、スタ
ートアドレス書込信号〜ＷＲ４（図中“Ｌ”レベルの部
分）により、スタートアドレスセットＲＡＭ２２−１の
ライトチャンネルアドレス信号Ａ１〜Ａ５に対応するア
ドレスに、上記スタートアドレスデータが書込まれる。
なお、スタートアドレス書込信号〜ＷＲ４は、１つのス
タートアドレス読書信号の１形態であり、“Ｌ”レベル
の場合を特別にスタートアドレス書込信号〜ＷＲ４と呼
んでいる。“Ｈ”レベルのときはスタートアドレス読出
信号ＷＲ４となる。このように、本明細書中、〜ＷＲ４
のように「〜」を付したので、それが“Ｌ”レベルで能
動する（意味を持つ）負論理であることを示している。

【００３１】このようにして、現在のチャンネル時間
が、例え書込対象のチャンネル以外のチャンネルに割当
てられていても、現在のチャンネル時間の後半のタイミ
ングで、直ちに任意のチャンネルの書込みが実行され
る。したがって、書換対象のチャンネルのチャンネル時
間が到来するまで、データの書込処理（コマンド実行）
を待つ必要がなくなり、本実施例のように３２チャンネ
ルと、チャンネル数を増加しても、音源処理時間が間に
合わなくなるという事態を回避することができる。な
お、上記書込処理は、リターンアドレス、エンドアドレ
スについても、スタートアドレスと全く同様の手法で行
われる。

【００３２】ラッチ２２−４にラッチされたスタートア
ドレスデータＤＩ０〜ＤＩ２１は、信号ＦＣＫ１１、リ
ードチャンネルアドレス信号Ｂ１〜Ｂ５により、時分割
で、トライステートバッファ２２−５を介して実働ＲＡ
Ｍ２２−６にチャンネル対応に格納される。そして、実
働ＲＡＭ２２−６に格納されたスタートアドレスデータ
ＤＩ０〜ＤＩ２１は、信号ＦＣＫ１１によりラッチ２２
−７にラッチされ、さらに信号ＣＫＫ２によりラッチ２
２−８にラッチされて、バッファ２２−９を介してアド
レスデータＡＲ１〜ＡＲ２２として楽音波形記憶部３に
供給される。

【００３３】また、ラッチ２２−７にラッチされたスタ
ートアドレスデータＤＩ０〜ＤＩ２１は、インクリメン
ト回路２２−１０、および一致検出回路２２−１１にも
供給される。ここで、上記トライステートバッファ２２
−５は、信号ＣＨ−ＯＮ２が“Ｈ”になると、インバー
タ２２−１２を介して閉成され、スタートアドレスデー
タが実働ＲＡＭ２２−６に供給されなくなる。一方、ト
ライステートバッファ２２−５が閉成されると、補間部
２５からは、楽音波形記憶部３に記憶されている隣接ア
ドレス（各サンプリング点）間の波高値 データの補間
処理が終了するごとに、キャリー信号ＣＡＲＲＹが出力
される。そこで、インクリメント回路２２−１０は、キ
ャリー信号ＣＡＲＲＹが入力されるごとに、スタートア
ドレスＤＩ０〜ＤＩ２１を“１”ずつインクリメント
し、そのインクリメント結果をトライステートバッファ
２２−１３を介して実働ＲＡＭ２２−６に格納する。そ
して、このインクリメント結果は、ラッチ２２−７を介
して楽音波形記憶部３、インクリメント回路２２−１
０、および一致検出回路２２−１１に供給される。この
一致検出回路２２−１１は、エンドアドレスセットＲＡ
Ｍ２２−３からのエンドアドレスデータとインクリメン
トされたアドレスデータを比較し、一致したときは一致
信号として“Ｈ”を出力する。この一致信号、およびキ
ャリー信号ＣＡＲＲＹによりアンドゲート２２−１４は
開成され、この開成信号（Ｈ）はインバータ２２−１５
を介してアンドゲート２２−１６及び直接アンドゲート
２２−１７に入力される。一方、このとき、アンドゲー
ト２２−１６、２２−１７にはそれぞれ“Ｈ”レベルの
信号ＣＨ−ＯＮ２が入力されている。したがって、この
とき、トライステートバッファ２２−１３は閉成され、
トライステートバッファ２２−１８は開成されるので、
リターンアドレスセットＲＡＭ２２−２からのリターン
アドレスが実働ＲＡＭ２２−６に格納される。すなわ
ち、スタートアドレスからエンドアドレスまでのアドレ
スデータが出力されると、次にはリターンアドレスに切
替わる。そして、再びエンドアドレスまでのアドレスデ
ータが出力されると再度リターンアドレスに戻り、以
後、リターンアドレスからエンドアドレスまでの出力を
サイクリックに繰返す。

【００３４】なお、リターンアドレスセットＲＡＭ２２
−２、エンドアドレスセットＲＡＭ２２−３中のリター
ンアドレスデータ、エンドアドレスデータは、ともに、
信号ＦＣＫ１１により、それぞれラッチ２２−１８、２
２−１９にラッチされ、出力される。

【００３５】チャンネルオン・オフ部２３ 図８は、チャンネルオン・オフ部２３の詳細な構成図で
あり、チャンネルオン・オフ部２３は、チャンネルオン
・オフセットＲＡＭ２３−１を有している。このチャン
ネルオン・オフセットＲＡＭ２３−１は、トーンミック
ス時に１つの楽音に割当てられている楽音波形の各チャ
ンネルでの位相の同期をとるため、図９に示したよう
に、チャンネルオン・オフデータの書換えを行う際に利
用される一時データセット領域Ｍ１と、書換の完了した
各チャンネルのチャンネルオン・オフデータを格納する
実効データ領域Ｍ２とを有している。そして、トーンミ
ックスしようとしているチャンネル全部につき、チャン
ネルオフデータを一時データセット領域Ｍ１にセットし
た後、一時データセット領域Ｍ１のデータを実効データ
領域Ｍ２へいっせいに転送し、転送された実効データ領
域Ｍ２中のチャンネルオン・オフデータが有効データと
して活用される。なお、一時データセット領域Ｍ１、実
効データ領域Ｍ２を示すアドレスデータの最上位ビット
データＰは、それぞれ“０”、“１”となっている。そ
こで、この２つの領域の切換えは、後述のようにして生
成される最上位ビットデータＰにより行われる。

【００３６】トーンミックスを行う際、まず、１つの楽
音に対して割当てられている複数のチャンネルに対して
チャンネルオフデータをセットする必要がある。そのセ
ットは次の要領で行う。すなわち、チャンネルオン・オ
フセットＲＡＭ２３−１には、音源制御部２１から、コ
マンド実行区間の前半にリードチャンネルアドレス信号
Ｂ１〜Ｂ５が、後半にライトチャンネルアドレス信号Ａ
１〜Ａ５、チャンネルオン・オフセット信号〜ＷＲ８、
およびチャンネルオフデータ（ＤＩ０：１ビット）が伝
送されてくる。また、図１０に示したようなデータセッ
トコマンドの実行命令ＯＰ８、データいっせい移動コマ
ンドの実行命令ＯＰ９が、それぞれ、アンドゲート２３
−３、２３−２に入力される。また、アンドゲート２３
−２には信号Ｂ０を反転した信号バーＢ０が入力され、
アンドゲート２３−３にはインバータ２３−４を介して
信号バーＢ０が入力されている。そして、トーンミック
スしようとする全てのチャンネルに対しチャンネルオフ
データの書込みが終了するまでは、データセットコマン
ドＯＰ８は“１”であり、データいっせい移動コマンド
ＯＰ９は“０”である。したがって、全てのチャンネル
オフデータの書込みが終了するまでは、ノアゲート２３
−５の出力Ｐ（上記の最上位ビットデータＰ）は、チャ
ンネル時間の前半においては“１”となり、後半におい
ては“０”となる。すなわち、前半では、実効データ領
域Ｍ２が指定され、後半では一時データセット領域Ｍ１
が指定される。そのため、図１０に示したように、チャ
ンネル時間の前半においては、信号ＦＣＫ１１により、
そのチャンネル対応のチャンネルオン・オフデータが実
効データ領域Ｍ２から読出されてラッチ２３−６にラッ
チされ、チャンネル時間の後半においては、ライトチャ
ンネル信号Ａ１〜Ａ５で示される任意のチャンネルのチ
ャンネルオフデータがチャンネルオン・オフセット信号
〜ＷＲ８により、一時データセット領域Ｍ１に書込まれ
る。この信号〜ＷＲ８はナンドゲート２３−８、及びイ
ンバータ２３−９を介して入力される。

【００３７】このようにして、現在、有効なデータとし
て活用されている実効データ領域Ｍ２のチャンネルオン
・オフデータを破壊することなく、一時データセット領
域Ｍ１にチャンネルオフデータが書込まれる。

【００３８】そして、この後、一時データセット領域Ｍ
１の全てのデータが、時分割の１循環サイクルでいっせ
いに実効データ領域Ｍ２に転送される。すなわち、トー
ンミックスしようとする全てのチャンネルに対しチャン
ネルオフデータの書込みが終了すると、音源制御部２１
からのデータセットコマンドＯＰ８は“０”となり、デ
ータいっせい移動コマンドＯＰ９は“１”となる。した
がって、ノアゲート２３−５の出力Ｐはチャンネル時間
の前半では“０”となって一時データセット領域Ｍ１を
示し、後半では“１”となって実効データ領域Ｍ２を示
す。そこで、図１０に示したように、各チャンネル時間
の前半では、一時データセット領域Ｍ１のアドレスデー
タ（チャンネルNo.に対応）Ｂ１〜Ｂ５のチャンネルオ
ン・オフデータが信号ＦＣＫ１１により読出され、後半
では、この読出されたチャンネルオン・オフデータが、
チャンネルオン・オフセット信号〜ＷＲ９により、実効
データ領域Ｍ２のアドレスＢ１〜Ｂ５に書込まれる。こ
のような読書きが３２チャンネル分、連続して実行され
ることにより、一時データセット領域Ｍ１の全てのデー
タが、時分割の１循環サイクルでいっせいに実効データ
領域Ｍ２に転送される。そして、実効データ領域Ｍ２に
いっせいに転送されたチャンネルオン・オフデータ（ト
ーンミックスしようとするチャンネルに対してはチャン
ネルオフデータがセットされている）は、信号ＦＣＫ１
１により、各チャンネル時間の前半のタイミングでラッ
チ２３−６にラッチされ、チャンネルごとに発音のオン
・オフを制御する信号ＣＨ−ＯＮ１として、補間部２５
に供給される。

【００３９】なお、ラッチ２３−６にラッチされたチャ
ンネルオン・オフ信号は、さらに、信号ＦＣＫ２によ
り、ラッチ２３−７にラッチされ、チャンネルごとに発
音のオン・オフを制御する信号ＣＨ−ＯＮ２として、ア
ドレス制御部２２に出力される。また、上記のようにい
っせいにチャンネルオン・オフデータを移動している間
は、上記ＯＰ９が“１”になることによりトライステー
トバッファ２３−１０は開成され、信号ＣＨ−ＯＮ１
（このときの信号ＣＨ−ＯＮ１は書換え前のチャンネル
オン・オフ信号に基づくものである）がフィードバック
入力される。これ以外の間は、インバータ２３−１１を
介して入力されるＯＰ９（“０”）によりトライステー
トバッファ２３−１２が開成され、音源制御部２１から
のチャンネルオン・オフデータの書込みが可能となる。

【００４０】補間部（周波数コントロール部）２５ 図１１は、補間部２５の詳細な構成図であり、周波数パ
ラメータｆ_iをセットするための周波数パラメータセッ
トＲＡＭ２５−１も、チャンネルオン・オフセットＲＡ
Ｍ２３−１と同様に、一時データセット領域Ｍ３と実効
データ領域Ｍ４とを有している。そして、トーンミック
ス時に１つの楽音に対して割当てられている複数のチャ
ンネルについて、周波数パラメータｆ_iを一時データセ
ット領域Ｍ３に書込んだ後に、この一時データセット領
域Ｍ３の全チャンネルの周波数パラメータを、いっせい
に実効データ領域Ｍ４に転送する。なお、このようなチ
ャンネルオン・オフ部２３と同様の機能を果たすべく、
アンドゲート２５−２、２５−３、インバータ２５−
４、ノアゲート２５−５、トライステートバッファ２５
−１０、２５−１２、インバータ２５−１１を有してい
る。

【００４１】これで、トーンミックスに係るチャンネル
の発音時の位相同期をとるための前準備は完了したこと
になる。しかし、現時点では、トーンミックスに係るチ
ャンネルの発音のオン・オフを制御するチャンネルオン
・オフデータとしては、チャンネルオフデータが、チャ
ンネルオン・オフセットＲＡＭ２３−１の実効データ領
域Ｍ２に格納されており、トーンミックスに係るチャン
ネルの発音がオフされている。そこで、前述と同様の処
理により、トーンミックスに係るチャンネルに対し、チ
ャンネルオフデータをチャンネルオンデータに書換えれ
ば、発音状態でベンダー、ビブラート等の周波数変更を
行なったとしても、位相のずれを招くことなく、トーン
ミックスを行うことが可能となる。

【００４２】また、補間部２５は、例えば、図３に示し
たａ〜ｄ点のように、楽音波形記憶部３に記憶されてい
る波高値（楽音波形データ）のアドレス間の小数点アド
レスに相当するサンプリング点を、音源制御部２１から
供給された周波数パラメータｆ_iを累算することによ
り、補間点として指示するとともに、累算値が小数より
桁上がりしたときに、キャリー信号ＣＡＲＲＹを出力
し、このキャリー信号ＣＡＲＲＹにより補間区間（図３
のＡ〜Ｂ間、Ｂ〜Ｃ間等）の更新タイミングを制御して
いる。なお、図３に示したように、小数点アドレスに相
当するサンプリング点（ａ〜ｄ点）は、各補間区間にお
いて、必ずしも相対的に同一点である必要はなく、放音
しようとする楽音の音高、すなわちピッチにのみ左右さ
れるものである。そして、このサンプリング点が多けれ
ば多いほど、すなわち周波数パラメータｆ_iの値が小さ
ければ小さいほど、周波数が大きくなり、音高が高くな
る。

【００４３】すなわち、周波数パラメータセットＲＡＭ
２５−１の実効データ領域Ｍ４にセットされた周波数パ
ラメータは、信号ＦＣＫ１１によりラッチ２５−６Ａに
ラッチされ、半加算器２５−７の一方に入力される。そ
して、他方にフィードバック入力されている。前回の加
算結果と加算され、その加算結果は、信号ＣＨ−ＯＮ１
によって開閉制御されるナンドゲート２５−８を介し
て、信号〜ＦＣＫ１２によって実働ＲＡＭ２５−９に書
込まれる。その後、信号ＦＣＫ１１により、ラッチ２５
−６Ｂにラッチされ、半加算器２５−７にフィードバッ
ク入力される。そして、ラッチ２５−６Ｂの内容は、信
号ＣＫＫ２によりラッチ２５−１３にラッチされ、信号
ＣＫＫ１、ＣＫＫ２により、２相ラッチ２５−１４、２
５−１５にラッチ、出力されて、バッファ２５−１６を
介して演算部２７に補間用パラメータＣ０〜Ｃ１４とし
て供給される。

【００４４】また、半加算器２５−７は、周波数パラメ
ータの累算により、小数より桁上がりしたときは、キャ
リー信号ＣＡＲＲＹを発生する。このキャリー信号ＣＡ
ＲＲＹの発生は、図３から推測できるように、補間区間
の更新タイミングを意味している。そこで、このキャリ
ー信号ＣＡＲＲＹは、音源制御部２１に供給され、これ
に基づいて種々のクロック信号を作成せしめるととも
に、アドレス制御部２２のインクリメント回路２２−１
０にも供給されて、アドレス歩進、すなわち、補間区間
更新の更新のタイミング信号として活用される。

【００４５】波形データラッチ部２４ 図１２は波形データラッチ部２４の詳細な構成図であ
り、波形データラッチ部２４は、楽音波形記憶部３から
供給されたリズムパターンデータ等の８ビットのデータ
をマスクして１２ビットデータにしている。すなわち、
波形データラッチ部２４の各入力端子ＩＯ０〜ＩＯ１
１、ＢＳＥＬは、＋５Ｖの電源電圧ＶＤＤ、およびプル
アップ抵抗Ｒによりプルアップされている。そして、各
入力信号は、インバータ群２４−１により反転されてラ
ッチ２４−２に供給される。この際、８ビットのデータ
の場合は、その８ビットデータは入力端子ＩＯ４〜ＩＯ
１１に入力されて対応するインバータ群２４−１にて反
転されるが、入力端子ＩＯ０〜ＩＯ４に対応する４ビッ
トは強制的に“１”にマスクされる。つまり、８ビット
データが入力されるときは、アドレス制御部２２からは
“０”レベルの信号ＢＳＥＬが供給されるので、それに
対応するインバータ２４−１の出力は“１”となり、入
力端子ＩＯ０〜ＩＯ４に対応するオアゲート群２４−３
の出力は、入力端子ＩＯ０〜ＩＯ４の入力信号のいかん
にかかわらず常に“１”となる。

【００４６】一方、１２ビットデータが入力されるとき
は、信号ＢＳＥＬとして“１”が供給されるので、対応
するインバータ２４−１の出力は“０”となり、オアゲ
ート群２４−３の出力は、入力端子ＩＯ０〜ＩＯ４の入
力信号をそのまま反転したものとなる。

【００４７】このようにしてマスク処理により、ビット
数の異なる各チャンネルの楽音波形データの有効ビット
数を切換え、データ長を一定にしたので、波高分解能の
異なる音色の同時発音が可能となり、ひいては楽音波形
記憶部３のメモリ容量を低減化することが可能となる。
なお、上記マスク処理では、強制的に“０”としても良
い。

【００４８】入力端子ＩＯ０〜ＩＯ１１からの１２ビッ
トの楽音波形データは、図１３に示したように、信号Ｆ
ＣＫ１２によりラッチ２４−２にラッチされる。一方、
波形データ保持用ＲＡＭ２４−４の読／書端子Ｒ／〜Ｗ
には、キャリー信号ＣＡＲＲＹ、信号ＣＫＫ２、信号Ｃ
ＫＫ１が入力されるラッチ２４−５、このラッチ２４−
５の出力信号および信号ＦＣＫ２が入力されるナンドゲ
ート２４−６の出力信号が入力されている。したがっ
て、ラッチ２４−２に楽音波形データがラッチされた時
点では、まだ、信号ＣＫＫ２、ＣＫＫ１が発生していな
いので、このラッチ２４−２の出力はなく、波形データ
保持用ＲＡＭ２４−４に楽音波形データは書込まれな
い。そして、ラッチ２４−２にラッチされた楽音波形デ
ータは、信号ＣＫＫ２のタイミングで、ラッチ２４−２
から出力し、信号ＦＣＫ１２により波形データ保持用Ｒ
ＡＭ２４−４ＡのチャンネルアドレスＢ１〜Ｂ５に書込
まれる。この波形データ保持用ＲＡＭ２４−４Ａに書込
まれた楽音波形データは、例えば、図３のＣ点に対応
し、今回の補間区間の上位サンプリング点に対応するも
のである。一方、波形データ保持用ＲＡＭ２４−４Ｂの
チャンネルアドレスＢ１〜Ｂ５には、前回の補間区間の
上端（上位サンプリング点）に対応し、今回の補間区間
の下端（下位サンプリング点）に対応するＢ点の楽音波
形データが、信号ＦＣＫ１１により、ラッチ２４−７Ａ
から読出され、信号ＦＣＫ１２により書込まれる。

【００４９】このようにして、波形データ保持用ＲＡＭ
２４−４Ａ、２４−４Ｂには、それぞれ、新たな補間区
間の上端、下端の楽音波形データが設定される。しか
も、新たな補間区間の設定に際し、上端の楽音波形デー
タのみを読出せば良い。

【００５０】そして、これら上端、下端の楽音波形デー
タは、信号ＦＣＫ１１により、それぞれラッチ２４−７
Ａ、２４−７Ｂにラッチされる。次に、上端、下端の楽
音波形データは、減算回路２４−８にて減算されて差分
値データが算出され、その差分値データＷＣ０〜ＷＣ１
２は、信号ＣＫＫ２によりラッチ２４−９Ａにラッチさ
れて、演算部２７に出力される。また、ラッチ２４−７
Ｂにラッチされた下端の楽音波形データは、信号ＣＫＫ
２によりラッチ２４−９Ｂにラッチされて、基準楽音波
形データＷＡ０〜ＷＡ１１として演算部２７に出力され
る。

【００５１】エンベロープ部２６、および演算部２７ これらについては、＜楽音発生部２の概要＞の項で詳し
く説明しておいたので、ここでは説明を省略する。

【００５２】出力部２８ 図１４は出力部２８の詳細な構成図であり、出力部２８
は、３２チャンネルを複数のグループに分け、グループ
ごとに楽音波形データを加算し、その加算結果をＤ／Ａ
変換して出力している。その際、加算により生ずる桁上
がりを見越して、Ｄ／Ａ変換器５の処理桁数（１６ビッ
ト）を越えない範囲で、加算対象の楽音波形データの有
効データ長をグループごとに最適化するように構成され
ている。

【００５３】図１５に、グループ分けのパターンを例示
している。図１５（ａ）に示したパターン１は、パート
１、２、３の３グループにグループ分けされ、パート１
はリズム用の１〜８チャンネルで構成され、パート２は
コード、ベース用の９〜１６チャンネル、パート３はメ
ロディ用の１７〜３２チャンネルで構成されている。
今、音源制御部２１からの出力コントロール信号によ
り、パターン指定部２８−１に上記パターン１がセット
されているものとする。

【００５４】この場合、パート１、２は、それぞれ、１
チャンネルから８チャンネルまで、９チャンネルから１
６チャンネルまでの合計８チャンネルで構成されてい
る。また、前述のように、Ｄ／Ａ変換器５は１６ビット
である。そこで、パート１、２においては、それぞれ、
８チャンネルの楽音波形データが加算されるのである
が、この８回の加算による加算結果をＤ／Ａ変換器５の
処理桁数である１６ビット以内におさめるためには、加
算データとしての楽音波形データは、最高１３ビットま
で許容される。

【００５５】そこで、出力段コントロール部２８−２
は、パート１、２の最初のチャンネルである１チャンネ
ル、９チャンネルのチャンネル時間に同期して、波形ビ
ット切換回路２８−９のコントロール信号ラインＬ１３
をアクティブ（“１”）にする信号を出力する。これに
よって、パート１、２においては、有効ビットとして、
１３ビットの波形が選択されることとなる。この詳細に
ついては後述する。

【００５６】この際、１チャンネル、９チャンネルのチ
ャンネル時間において、ノアゲート２８−３、ナンドゲ
ート群２８−４、インバータ群２８−５からの信号によ
り、半加算器２８−１５をイニシャルクリアしているの
で、１チャンネル目、９チャンネル目からは、それぞ
れ、新たな加算が時分割で実行されていく。そして、８
チャンネル目、１６チャンネル目の加算が終ると、イン
バータ２８−６、ナンドゲート２８−７からの信号によ
り、それぞれ、１チャンネルから８チャンネル、９チャ
ンネルから１６チャンネルまでの加算結果を、加算デー
タ蓄積ＲＡＭ２８−８の任意の領域に書込む。上述のタ
イミングチャートを図１６に示したので参照されたい。

【００５７】また、次のパート３では、１７チャンネル
から３２チャンネルまでの計１６チャンネルの楽音波形
データが加算される。この加算結果をＤ／Ａ変換器５の
処理桁数である１６ビット以内におさめるためには、１
６チャンネルの各楽音波形データは、最高１２ビットま
で許される。そこで、出力段コントロール部２８−２
は、パート３の最初のチャンネルである１７チャンネル
のチャンネル時間に同期して、波形ビット切換回路２８
−９のコントロール信号ラインＬ１２をアクティブにす
る信号を出力し、有効ビットを１２ビットに切換える。
また、１７チャンネルのチャンネル時間では、半加算器
２８−１５がイニシャルクリアされる。そして、有効ビ
ットが１２ビットである１７チャンネル目から３２チャ
ンネル目までの楽音波形データが加算されて、加算デー
タ蓄積ＲＡＭ２８−５に書込まれる。

【００５８】このようにして、各パートを構成するチャ
ンネル数に応じた最適な有効ビットで加算が行われる。
そして、加算データ蓄積ＲＡＭ２８−８に蓄積された各
パートごとの楽音波形データは、出力段コントロール部
２８−２の制御のもとに、４つのＡ／Ｄ変換器５に振分
けて出力され、シリアルデータに変換されて、バッファ
２８−１０を介して出力される。

【００５９】ビット切換回路２８−９は、４種類の有効
ビット長（１１〜１４ビット）を相互に切換えるため、
演算部２７からの１４ビットの楽音波形データライン
を、トライステートインバータ群２８−１１を介して、
４ビットずつ共通結線した１４組のビットグループを形
成している。すなわち、図示したように、ビットグルー
プ０は〜ＷＥ０、〜ＷＥ１、〜ＷＥ２、〜ＷＥ３の４ビ
ットで構成され、ビットグループ１は〜ＷＥ１、〜ＷＥ
２、〜ＷＥ３、〜ＷＥ４の４ビットで構成され、以下、
同様に１ビットずつシフトした４ビットでビットグルー
プ２、３、４……１０は構成されている。そして、ビッ
トグループ１１、１２、１３においては、入力ビットの
〜ＷＥ１３が、それぞれ２個、３個、４個重複して構成
されている。なお、上記１４ビットの楽音波形データ
は、２の補数表現のデータとしてビット切換回路２８−
９に入力されてくる。

【００６０】このような構成のもとで、有効ビット数を
１１、１２、１３、１４ビットとするためには、それぞ
れ、コントロール信号ラインＬ１１、Ｌ１２、Ｌ１３、
Ｌ１４のみをアクティブにする信号が必要であり、その
ような信号として、出力段コントロール部２８−２は、
それぞれ（１１１０）、（１１０１）、（１０１１）、
（０１１１）なる信号を出力する。例えば、コントロー
ル信号ラインＬ１４をアクティブにし、有効ビット数を
１４ビットとする信号（０１１１）が出力段コントロー
ル部２８−２から出力されたとする。この信号（０１１
１）は、信号ＣＫＫ２により２相ラッチ２８−１２にラ
ッチされ、信号ＣＫＫ１により出力される。この出力信
号は、ナンドゲート群２８−１３ａ〜２８−１３ｄに
て、信号ＣＫＫの入力により反転されて（１０００）と
なり、ＲＳラッチ群２８−１４ａ〜２８−１４ｄにそれ
ぞれ入力される。そうすると、ＲＳラッチ群２８−１４
ａ〜２８−１４ｄの各出力は、それぞれ“１”、
“０”、“０”、“０”となり、コントロール信号ライ
ンＬ１４のみが“１”となる。この場合、ビットグルー
プ０ではコントロール信号ラインＬ１４に対応するトラ
イステートインバータ２８−１１のみが開成され、ビッ
ト〜ＷＥ０の信号が半加算器２８−１５に入力される。
同様に、ビットグループ１、２、３、〜、１３では、そ
れぞれ、コントロール信号ラインＬ１４に対応するトラ
イステートインバータ２８−１１のみが開成され、ビッ
ト〜ＷＥ１、〜ＷＥ２、〜ＷＥ３、〜、〜ＷＥ１３の信
号が半加算器２８−１５に入力される。また、ビットグ
ループ１３でもコントロール信号ラインＬ１４に対応す
るトライステートインバータ２８−１１のみが開成され
るが、ビットグループ１４はすべてビット〜ＷＥ１で構
成されているので、ここからは、ビットグループ１２と
同様にビット〜ＷＥ１３の信号が出力される。このよう
にして、〜ＷＥ０から〜ＷＥ１３までの１４ビットの全
てが有効ビット長として出力される。

【００６１】コントロール信号ラインＬ１３のみが
“１”となったときは、ビットグループ０からは〜ＷＥ
１の信号が出力される。そして、ビットグループ１、
２、３……１２からは、それぞれ〜ＷＥ２、〜ＷＥ３、
〜ＷＥ４、……、〜ＷＥ１３の信号が出力され、ビット
グループ１３からも〜ＷＥ１３の信号が出力される。す
なわち、この場合、〜ＷＥ１から〜ＷＥ１３までの１３
ビットが有効ビット長として出力される。同様に、コン
トロール信号ラインＬ１２、Ｌ１１のみが“１”となっ
たときは、それぞれ〜ＷＥ２から〜ＷＥ１３までの１２
ビット、〜ＷＥ３から〜ＷＥ１３までの１１ビットが有
効ビット長として出力される。

【００６２】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、第１及び第２サンプル値記憶手段といった２個
の記憶手段を設け、補間区間の更新時には、第１サンプ
ル値記憶手段の内容を第２サンプル値記憶手段に転送
し、更新後の補間区間の始点データとし、次のアドレス
に対応するサンプル値を波形記憶手段から読出して第１
サンプル値記憶手段に記憶させたので、記憶された楽音
波形の各サンプル点ごとの波高値データに対し補間処理
を行なうことによりピッチを制御するに際し、同じ補間
区間内では新たに波高値データを読み出す必要がなく、
一方補間区間の更新の際は１回の波高値データの読み出
しのみですむ楽音発生装置を実現することができる。つ
まり、この楽音発生装置では、波高値データのアクセス
時間、ひいては１チャンネル当りのチャンネル時間を短
縮することができ、チャンネルの増設許容度が大きくな
る。

【図面の簡単な説明】

【図１】本発明の一実施例による電子楽器の全体回路
図。

【図２】図１における楽音発生部の全体回路図。

【図３】図２における補間部の処理内容を説明するため
の図。

【図４】図２における音源制御部の詳細回路図。

【図５】音源制御部にて生成される各種の時分割制御信
号のタイムチャート図。

【図６】図２におけるアドレス制御部の詳細回路図。

【図７】アドレス制御部の動作を示すタイムチャート
図。

【図８】図２におけるチャンネルオン・オフ部の詳細回
路図。

【図９】チャンネルオン・オフ部のチャンネルオン・オ
フＲＡＭの構成図。

【図１０】チャンネルオン・オフ部の動作を示すタイム
チャート図。

【図１１】図２における補間部の詳細回路図。

【図１２】図２における波形データラッチ部の詳細回路
図。

【図１３】波形データラッチ部の動作を示すタイムチャ
ート図。

【図１４】図２における出力部の詳細回路図

【図１５】出力部の出力パターン例を示す図。

【図１６】出力部の動作を示すタイムチャート図。

【図１７】従来技術の問題点を説明するための図。

【符号の説明】

２ 楽音発生部 ３ 楽音波形記憶部 ２１ 音源制御部 ２１−４Ａ、４Ｂ 波形データ保持用ＲＡＭ ２４−７Ａ、７Ｂ ラッチ ２５ 補間部（周波数コントロール部） ２７ 演算部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 各サンプリング点ごとに楽音波形の各波
   高値データを記憶する波形記憶手段と、 周波数情報を累算する累算手段と、 前記波形記憶手段の隣接する２つのサンプリング点のう
   ち、アドレス値の大きい第１のサンプリング点に対応す
   る波高値データを記憶する第１サンプル値記憶手段と、 前記波形記憶手段の隣接する２つのサンプリング点のう
   ち、アドレス値の小さい第２のサンプリング点に対応す
   る波高値データを記憶する第２サンプル値記憶手段と、 前記累算手段の累算値が前記第１のサンプリング点を示
   すアドレス値を越えたか否かを判断する判断手段と、 この判断手段により前記累算値が前記第１のサンプリン
   グ点を示すアドレス値を越えたと判断された際、前記第
   １サンプル値記憶手段に記憶されている波高値データを
   前記第２サンプル値記憶手段に転送するとともに、前記
   第１サンプリング点を示すアドレスの次のアドレスに対
   応する波高値データを前記波形記憶手段から読出して前
   記第１サンプル値記憶手段に格納する制御手段と、 前記第１サンプル値記憶手段と第２サンプル値記憶手段
   に格納された波高値データを用いて前記累算値に対応し
   た波高値データを算出する算出手段と、 この算出手段により算出された波高値データを楽音波形
   データとして出力する出力手段とを具備したことを特徴
   とする楽音生成装置。