JP2513489Y2

JP2513489Y2 - 楽音信号出力装置

Info

Publication number: JP2513489Y2
Application number: JP12050887U
Authority: JP
Inventors: 隆二宇佐美
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-08-07
Filing date: 1987-08-07
Publication date: 1996-10-09
Anticipated expiration: 2002-08-07
Also published as: JPS6426796U

Description

【考案の詳細な説明】［考案の技術分野］本考案は、メモリに記憶された波形データを読み出す
ことにより楽音信号を出力する、PCMタイプの楽音信号
出力装置に関する。

［従来技術とその問題点］従来、デジタル技術を活用して電子的に楽音を生成す
る、デジタルシンセサイザ等のデジタル型電子楽器が広
く知られている。

このデジタル型電子楽器は、回路を時分割で駆動する
ことにより、回路を共用することができるため、複数の
楽音を同時生成するポリフォニック電子楽器を少ない回
路素子で構成するのに適している。また、デジタル型電
子楽器においては、楽音波形の発生方式としては、一般
的に、楽音波形の所定間隔でのサンプリング点に対応す
る波高値データを予め記憶しておき、記憶された波高値
データを読出す波形読出し方式が採用されている。

そして、従来の波形読出方式では、上記のように回路
を共用する関係上、各楽音の波高値データは、同一のビ
ット数に統一されて記憶されている。

しかし、現実には、波高値データの波高分解能は一定
でなくても良い。例えば、メロディ音は激しく変化する
ため、メロディ音用の波高値データは分解能を高くする
必要があるが、ベース音は変化が小さいため、ベース音
用の波高値データは必ずしも分解能を高くする必要はな
い。

それにもかかわらず、従来は、上記の理由で、どの波
高値データも、全て、最高の波高分解能に統一され、言
い換えれば最高の波高分解能にみあったビット数に統一
され、メモリの有効利用がなされていなかった。

［考案の目的］この考案は、上記のような事情のもとになされたもの
で、その目的とするところは、波形データを記憶する記
憶手段の有効利用を図り得る楽音信号出力装置を提供す
ることにある。

［考案の要点］この考案は、上記の目的を達成するため、ビット数の
異なる波形データを一定のビット数とすべく冗長データ
を付加するようにし、波形データを記憶する記憶手段に
は、波形データを、最小限必要なビット数で記憶し得る
ようにしたことを要点とする。

［考案の作用、展開］この考案では、例え、ビット数の異なる波形データが
多数読み出されたとしても、それらに対し、冗長データ
（ビット）が付加されて一定のビット数に統一されるの
で、時分割処理時の複数チャンネルでの回路の共同利用
が可能となる。したがって、波形データを記憶する記憶
手段には、最長のビット数に統一して波形データを記憶
する必要はなくなり、各波形データに見合った最小のビ
ット数で記憶することができ、その分、メモリ容量を低
減でき、メモリの有効利用が図れることとなる。

［実施例］以下、本考案の一実施例を図面に基づいて詳細に説明
する。

〈全体構成〉第１図は本考案の一実施例による電子楽器の全体構成
図であり、本実施例は、鍵盤式のシンセサイザに適用し
た例である。

本シンセサイザは、主制御部１の制御のもとに、楽音
発生部２にて、楽音波形記憶部３に記憶されている32チ
ャンネルの楽音波形データを時分割で読出し、種々の音
色加工等を行なって放音するポリフォニックシンセサイ
ザである。

この際、楽音発生部２にて読出される楽音波形データ
は、入力部４からのデータによって規制される。すなわ
ち、入力部４は、鍵盤、各種のファンクションキーを有
しており、鍵盤を押下すると、その鍵盤に予め割当てら
れた音高データが生成され、上記楽音波形データは、そ
の音高データに対応した周波数となり、音高が一意に定
まる。また、ファンクションキーは、リズム、コード進
行等の態様を指定するものであり、この指定に応じた楽
音波形デーダが楽音波形記憶部３から読出される。

すなわち、楽音波形記憶部３は、メロディ用の楽音波
形データ、リズム用の楽音波形データ、コード進行用の
楽音波形データ等を予め記憶している。メロディ用の楽
音波形データとしては、例えば、バイオリンの音のよう
に、倍音成分を多数含んだスペクトルを実現する鋸歯状
波等が各種記憶されている。また、メロディ音用の楽音
波形データは12ビットデータであり、12ビットのメモリ
領域に記憶され、ベース音、リズム音、コード進行用の
楽音波形データは８ビットデータであり、８ビットのメ
モリ領域に格納されている。

楽音発生部２からの楽音波形データは、D/A変換器５
によりシリアルデータに変換され、フィルタ６により平
滑化され、さらに、アンプ７により増幅され、スピーカ
８にて音響信号に変換されて放音される。

〈楽音発生部２の概要〉第２図は楽音発生部２の概要を示す図であり、楽音発
生部２は、図示したように、音源制御部21、アドレス制
御部22、チャンネルオン・オフ部23、波形データラッチ
部24、補間部（周波数コントロール部）25、エンベロー
プ部26、演算部27、出力部28により構成されており、そ
れぞれ時分割動作する。なお、図中の楽音波形記憶部３
は、第１図に示したように、楽音発生部２の外部に設け
られているが、理解を容易にするため、第２図に示し
た。

音源制御部21は、主制御部１より伝送されてきたコマ
ンド等のデータ群を整理し、コマンドを解析して各種の
制御信号を出力する。また、音源制御部21は、時分割制
御用のチャンネルアドレス（B1〜B5）、および各チャン
ネル時間を前半と後半に区分するための信号B0をサイク
リックに生成し、さらに、各種のシステム制御用のクロ
ック信号を生成する。

アドレス制御部22は、音源制御部21から与えられたチ
ャンネルアドレスデータB1〜B5、信号B0等のデータに基
づいて、楽音波形記憶部３をアクセスするためのアドレ
スデータを各チャンネル対応に、時分割で出力する。こ
の際、アドレス制御部22は、スタートアドレスから読出
しを開始し、エンドアドレスまで読出したらリターンア
ドレスまで戻り、以後、リターンアドレスからエンドア
ドレスまでの読出しを繰返すというアドレスを制御を行
なっている。また、スタート、リターン、エンドの各ア
ドレスデータを迅速に書換えるため、信号B0等に基づい
て、各チャンネルの前半においては、そのチャンネル時
間に対応するチャンネルのアドレスデータを出力し、後
半においては、その時点で書換（更新）指令されている
任意のチャンネルのアドレスデータに書換えるようにし
ている。また、楽音波形記憶部３には、前述のように、
８ビット、12ビットの楽音波形データが格納されてお
り、これら異なるビットの楽音波形データが加算処理さ
れる等、各楽音波形データの処理において回路が共同利
用される関係で、８ビットの楽音波形データに対して、
後段で、４ビットを付加し、12ビットに統一する必要が
ある。そこで、各アドレスデータの最上位ビットを、８
ビット楽音波形データ、12ビット楽音波形データのいず
れが格納されているアドレス領域であるかを判別するた
めの信号BSELとして利用している。すなわち、最上位ビ
ット（信号BSEL）が“0"であれば８ビット楽音波形デー
タ用のアドレスデータ、“1"であれば12ビット用楽音波
形データ用のアドレスデータを示している。そして、こ
のアドレスデータに基づいて楽音波形データが読出され
ると、読出された楽音波形データとともに、信号BSELが
出力されることとなる。

チャンネルオン・オフ部23は、音源制御部21から出力
された、チャンネルごとに発音を指定するためのチャン
ネルオン・オフ信号を記憶し、チャンネルアドレスデー
タB1〜B5に基づいて、各チャンネルのチャンネルオン・
オフ信号を出力している。また、トーンミックス時に、
ベンダー、ビブラートによって周波数の変更を行なうに
際し、例え、チャンネル数が多くても、トーンミックス
時に１つの楽音に割当てられている各チャンネルでの位
相がずれないようにするため、次のようにしている。す
なわち、まず任意のチャンネル時間の後半のタイミング
で、チャンネルオン・オフ信号を所定の記憶領域上で書
換え、書換えの必要なチャンネルの全てについて書換え
が終了した後、この書換え内容を含む全てのチャンネル
のチャンネルオン・オフ信号を、他の領域に転送する。
そして、この他の領域から、各チャンネルのチャンネル
オン・オフ信号が、対応するチャンネル時間の前半のタ
イミングで読出され、アドレス制御部22、波形データラ
ッチ部24等に出力される。すなわち、上記他の領域のチ
ャンネルオン・オフ信号が実効データとして活用され
る。言うまでもなく、チャンネルオフ信号が出力された
チャンネルに対しては、楽音波形データの読出し等の発
音処理は実行されない。

波形データラッチ部24は、楽音波形記憶部３から読出
された８ビットの楽音波形データとともに、アドレス制
御部22から信号BSELとして“0"が入力されたときは、そ
の信号BSELに基づいて、８ビットの楽音波形データに対
してビットマスク処理を行い、４ビットの冗長ビットを
付加して一時的に記憶する。また、波形データラッチ部
24は、後段で、楽音波形記憶部３から読出された連続す
る２つのアドレスに対応する２つの楽音波形データ間の
補間値を求めるため、次のような前処理を行なう。すな
わち、連続する２つのアドレスに対応する２つの楽音波
形データの差分値データを算出し、その差分値データ
と、上記２つのアドレスのうち、若い方のアドレスに対
応する楽音波形データとを演算部27に出力する。

上記のように、２つの楽音波形データ間の補間値を求
めるためには、２つの楽音波形データが必要になる。し
かし、補間区間が更新されるごとに２つの楽音波形デー
タを読出したのでは、１チャンネル当りのチャンネル時
間が長くなり、チャンネル数を増加する上で不具合であ
る。そこで第12図に示すように、波形データラッチ部24
に、今回波形メモリ24−4Aと前回波形メモリ24−4Bとを
設け、補間区間が更新されたときは、今回波形メモリ24
−4A中の楽音波形データを前回波形メモリ24−4Bに転送
し、その後、今回波形メモリ24−4Aに更新された補間区
間の上位サンプリング点（楽音波形記憶部３の立場から
見れば上位のアドレス）に対応する楽音波形データを格
納することによって、補間区間の更新時に楽音波形デー
タを１つだけ読出せば良いようにしている。そして、今
回波形メモリ24−4A、前回波形メモリ24−4Bからの楽音
波形データに基づいて上記差分値データが算出され、前
回波形メモリ24−4B中の楽音波形データとともに演算部
27に出力される。

補間部（周波数コントロール部）25は、音源制御部21
から入力された各チャンネルの周波数（ピッチ）パラメ
ータf_iを記憶し、この周波数パラメータf_iに基づいて、
上記のような補間を行うためのデータを生成している。
音源制御部21からの周波数パラメータf_iは次のような形
で与えられる。例えば、第３図に示したアドレスｉとア
ドレスｉ＋１に対応する楽音波形データに対し、1/4、2
/4、3/4の各サンプリング点（アドレスｉ＋1/4、ｉ＋2/
4、ｉ＋3/4に対応）について補間を行うのに見合った周
波数の楽音波形を得たいときは、周波数パラメータf_iと
しては、0.25が伝送されてくる。そこで、補間部25は、
対応するチャンネル時間が到来するごとに、それぞれ、
この周波数パラメータf_i（0.25）の１倍、２倍、３倍…
…の値C0〜C14を補間用パラメータとして演算部27に出
力する。

また、例え、チャンネル数が多くても、トーンミック
ス時に１つの楽音に対して割当てられている各チャンネ
ルでの位相がずれないようにするため、チャンネルオン
・オフ部23と同様に、一時データセット領域と実効デー
タ領域と同様のRAMを有している。

エンベロープ部26は、音源制御部21からのエンベロー
プデータに基づいてエンベロープを生成し演算部27に出
力する。上記エンベロープデータは各チャンネル対応に
時分割で伝送されてくるので、上記エンベロープも各チ
ャンネル対応に時分割で生成され出力される。

演算部27は、波形データラッチ部24からの差分値デー
タと補間部25からの周波数パラメータ（補間用パラメー
タ）C0〜C14とを各チャンネルごとに時分割で乗算し、
その乗算値に波形データラッチ部24からの楽音波形デー
タ（補間区間の下位のサンプリング点に対応）を加算す
る。そして、この加算値に対し、エンペロープ部26から
のエンベロープを乗算して出力部28に出力する。

この演算部27から出力される楽音波形データは、周波
数パラメータC0〜C14に基づいて補間処理がなされたも
のであり、その周波数、すなわち音高は、周波数パラメ
ータC0〜C14が左右している。

出力部28は、音源制御部21から出力された、各チャン
ネルをグループ分けしたグループ分けのパターンを示す
出力パターン信号に基づいて、演算部27からの楽音波形
データをグループごとに加算処理する。この際、加算さ
れる各チャンネルの楽音波形データの本来のデータ長
は、そのグループのチャンネル数と、D/A変換器５の桁
数とに応じて、異なっている。すなわち、上記加算処理
にて生ずる桁上がりを見越して、D/A変換器５の処理能
力（桁数）を越えない範囲で、加算対象の楽音波形デー
タの有効データ長を、グループごとに最適化する。

音源制御部21 第４図は音源制御部21の詳細な構成図であり、音源制
御部21はコマンド実行チャンネルセット部21−１、コマ
ンドセット部21−２、データセット部21−３、コマンド
解析実行回路21−４、時分割制御用チャンネルジェネレ
ータ21−５、チャンネル切換部21−６、システムクロッ
ク作成部21−７を有している。

コマンド実行チャンネルセット部21−１には、主制御
部１からの今回コマンドを実行する発音チャンネルのN
o.、コマンドセット部21−２には今回実行すべきコマン
ド、データセット部21−３には今回実行コマンドに係る
データがそれぞれセットされる。例えば、32チャンネル
目のスタートアドレスを書換える場合には、チャンネル
No.32がコマンド実行チャンネルセット部21−１にセッ
トされ、書込コマンドがコマンドセット部21−２にセッ
トされ、書換え用のスタートアドレスデータがデータセ
ット部21−３にセットされる。データセット部21−３に
セットされるデータとしては、この他に、チャンネルオ
ン・オフデータ、周波数パラメータ、出力パターン切換
データ等がある。

コマンド解析実行回路21−４は、コマンドセット部21
−２にセットされたコマンドを解析し、その解析結果に
応じて各種のコントロール信号を出力する。このコント
ロール信号としては、例えば、アドレスデータセット信
号、チャンネルオン・オフ信号、周波数（ピッチ）パラ
メータセット信号、エンベロープセット信号、出力部コ
ントロール信号、楽音波形部読出信号等がある。

時分割制御用チャンネルジェネレータ21−５は、第５
図に示したようなリードチャンネルアドレス信号B1〜B5
と、各チャンネル時間を前半と後半に分割するための信
号B0とをサイクリックに生成している。このリードチャ
ンネルアドレス信号B1〜B5は、第５図から明らかなよう
にチャンネルNo.に相当しており、どのチャンネルのデ
ータを読出すかを示すとともに、32チャンネルを時分割
制御するためのチャンネル時間割当信号として機能して
いる。

チャンネル切換部21−６は、コマンド実行区間（信号
B0の１周期に相当）の前半（信号B0が“L"レベルの時）
にリードチャンネルアドレス信号B1〜B5を出力し、後半
では、コマンド実行チャンネルセット部21−１から入力
されたライトチャンネルアドレス信号A1〜A5を出力して
いる。これらチャンネル切換部21−６からの出力信号
は、データ書込が実行されるアドレス制御部22、チャン
ネルオン・オフ部23、補間部25、エンベロープ部26に供
給される。このライトチャンネルアドレス信号A1〜A5
は、データを書込む発音チャンネルのNo.を示すもので
ある。

システムクロック作成部21−７は、補間部25から供給
されたキャリー信号CARRYに基づいて、第５図に示した
システム制御用のクロック信号、FCK2、FCK1、FCK11、F
CK12、CKK2、CKK1を作成している。なお、上記キャリー
信号CARRYについては後述する。

アドレス制御部22 第６図は、アドレス制御部22の詳細な構成図であり、
アドレス制御部22は、スタートアドレスセットRAM22−
１、リターンアドレスセットRAM22−２、エンドアドレ
スセットRAM22−３を有している。これら各RAMは、それ
ぞれ、32チャンネル分のアドレスデータ（22ビットのDI
0〜DI21）を格納するエリアを有しており、１アドレス
当り１つのアドレスデータが格納される。そしてこれら
は、チャンネル切換部21−６からのリードチャンネルア
ドレス信号B1〜B5の前半のタイミングで読出される。

例えば、今、読出コマンドの実行中に、スタートアド
レスの書込コマンドが音源制御部21に与えられたとす
る。この時、現時点では、スタートアドレスセットRAM2
2−１には、リードチャンネルアドレス信号B1〜B5がチ
ャンネル切換部21−６から供給されている。そして、第
７図に示したように、リードチャンネルアドレス信号B1
〜B5に対応するチャンネルのスタートアドレスデータが
チャンネル時間（信号B0）の前半のタイミングで、信号
FCK11によりラッチ22−４に順次、時分割によりラッチ
されている。このような状態のもとで、コマンド解析実
行回路21−４により、上記書込コマンドが解析される
と、チャンネル切換部21−６は、現時点でのチャンネル
時間の後半のタイミングで、コマンド実行チャンネルセ
ット部21−１からのライトチャンネルアドレス信号A1〜
A5をスタートアドレスセットRAM22−１に供給する。こ
のとき、スタートアドレスセットRAM22−１には、デー
タセット部21−３から書込まれるべきスタートアドレス
データ（DI0〜DI21）が供給されており、また、コマン
ド解析実行回路21−４からは、現時点でのチャンネル時
間の後半のタイミングで、スタートアドレス書込信号〜
WR4（アドレスデータセット信号の１種）が供給され
る。そうすると、第７図に示したように、現時点でのチ
ャンネル時間の後半のタイミングで、スタートアドレス
書込信号〜WR4（図中“L"レベルの部分）により、スタ
ートアドレスセットRAM22−１のライトチャンネルアド
レス信号A1〜A5に対応するアドレスに、上記スタートア
ドレスデータが書込まれる。なお、スタートアドレス書
込信号〜WR4は、１つのスタートアドレス読書信号の１
形態であり、“L"レベルの場合を特別にスタートアドレ
ス書込信号〜WR4と呼んでいる。“H"レベルのときはス
タートアドレス読出信号WR4となる。このように、本明
細書中、〜WR4のように「〜」を付したので、それが
“L"レベルで能動する（意味を持つ）負論理であること
を示している。

このようにして、現在のチャンネル時間が、例え書込
対象のチャンネル以外のチャンネルに割当てられていて
も、現在のチャンネル時間の後半のタイミングで、直ち
に任意のチャンネルの書込みが実行される。したがっ
て、書換対象のチャンネルのチャンネル時間が到来する
まで、データの書込処理（コマンド実行）を待つ必要が
なくなり、本実施例のように32チャンネルと、チャンネ
ル数を増加しても、音源処理時間が間に合わなくなると
いう事態を回避することができる。なお、上記書込処理
は、リターンアドレス、エンドアドレスについても、ス
タートアドレスと全く同様の手法で行われる。

ラッチ22−４にラッチされたスタートアドレスデータ
DI0〜DI21は、信号FCK11、リードチャンネルアドレス信
号B1〜B5により、時分割で、トライステートバッファ22
−５を介して実働RAM22−６にチャンネル対応に格納さ
れる。そして、実働RAM22−６に格納されたスタートア
ドレスデータDI0〜DI21は、信号FCK11によりラッチ22−
７にラッチされ、さらに信号CKK2によりラッチ22−８に
ラッチされて、バッファ22−９を介してアドレスデータ
AR1〜AR22として楽音波形記憶部３に供給される。

また、ラッチ22−７にラッチされたスタートアドレス
データDI0〜DI21は、インクリメント回路22−10、およ
び一致検出回路22−11にも供給される。ここで、上記ト
ライステートバッファ22−５は、信号CH−ON2が“H"に
なると、インバータ22−12を介して閉成され、スタート
アドレスデータが実働RAM22−６に供給されなくなる。
一方、トライステートバッファ22−５が閉成されると、
補間部25からは、楽音波形記憶部３に記憶されている隣
接アドレス（各サンプリング点）間の波高値データの補
間処理が終了するごとに、キャリー信号CARRYが出力さ
れる。そこで、インクリメント回路22−10は、キャリー
信号CARRYが入力されるごとに、スタートアドレスDI0〜
DI21を“1"ずつインクリメントし、そのインクリメント
結果をトライステートバッファ22−13を介して実働RAM2
2−６に格納する。そして、このインクリメント結果
は、ラッチ22−７を介して楽音波形記憶部３、インクリ
メント回路22−10、および一致検出回路22−11に供給さ
れる。この一致検出回路22−11は、エンドアドレスセッ
トRAM22−３からのエンドアドレスデータとインクリメ
ントされたアドレスデータを比較し、一致したときは一
致信号として“H"を出力する。この一致信号、およびキ
ャリー信号CARRYによりアンドゲート22−14は開成さ
れ、この開成信号（Ｈ）はインバータ22−15を介してア
ンドゲート22−16及び直接アンドゲート22−17に入力さ
れる。一方、このとき、アンドゲート22−16、22−17に
はそれぞれ“H"レベルの信号CH−ON2が入力されてい
る。したがって、このとき、トライステートバッファ22
−13は閉成され、トライステートバッファ22−18は開成
されるので、リターンアドレスセットRAM22−２からの
リターンアドレスが実働RAM22−６に格納される。すな
わち、スタートアドレスからエンドアドレスまでのアド
レスデータが出力されると、次にはリターンアドレスに
切替わる。そして、再びエンドアドレスまでのアドレス
データが出力されると再度リターンアドレスに戻り、以
後、リターンアドレスからエンドアドレスまでの出力を
サイクリックに繰返す。

なお、リターンアドレスセットRAM22−２、エンドア
ドレスセットRAM22−３中のリターンアドレスデータ、
エンドアドレスデータは、ともに、信号FCK11により、
それぞれラッチ22−18、22−19にラッチされ、出力され
る。

チャンネルオン・オフ部23 第８図は、チャンネルオン・オフ部23の詳細な構成図
であり、チャンネルオン・オフ部23は、チャンネルオン
・オフセットRAM23−１を有している。このチャンネル
オン・オフセットRAM23−１は、トーンミックス時に１
つの楽音に割当てられている楽音波形の各チャンネルで
の位相の同期をとるため、第９図に示したように、チャ
ンネルオン・オフデータの書換えを行う際に利用される
一時データセット領域M1と、書換の完了した各チャンネ
ルのチャンネルオン・オフデータを格納する実効データ
領域M2とを有している。そして、トーンミックスしよう
としているチャンネル全部につき、チャンネルオフデー
タを一時データセット領域M1にセットした後、一時デー
タセット領域M1のデータを実効データ領域M2へいっせい
に転送し、転送された実効データ領域M2中のチャンネル
オン・オフデータが有効データとして活用される。な
お、一時データセット領域M1、実効データ領域M2を示す
アドレスデータの最上位ビットデータＰは、それぞれ
“0"、“1"となっている。そこで、この２つの領域の切
換えは、後述のようにして生成される最上位ビットデー
タＰにより行われる。

トーンミックスを行う際、まず、１つの楽音に対して
割当てられている複数のチャンネルに対してチャンネル
オフデータをセットする必要がある。そのセットは次の
要領で行う。すなわち、チャンネルオン・オフセットRA
M23−１には、音源制御部21から、コマンド実行区間の
前半にリードチャンネルアドレス信号B1〜B5が、後半に
ライトチャンネルアドレス信号A1〜A5、チャンネルオン
・オフセット信号〜WR8、およびチャンネルオフデータ
（DI0:1ビット）が伝送されてくる。また、第10図に示
したようなデータセットコマンドの実行命令OP8、デー
タいっせい移動コマンドの実行命令OP9が、それぞれ、
アンドゲート23−３、23−２に入力される。また、アン
ドゲート23−２には信号B0を反転した信号▲▼が入
力され、アンドゲート23−３にはインバータ23−４を介
して信号▲▼が入力されている。そして、トーンミ
ックスしようとする全てのチャンネルに対しチャンネル
オフデータの書込みが終了するまでは、データセットコ
マンドOP8は“1"であり、データいっせい移動コマンドO
P9は“0"である。したがって、全てのチャンネルオフデ
ータの書込みが終了するまでは、ノアゲート23−５の出
力Ｐ（上記の最上位ビットデータＰ）は、チャンネル時
間の前半においては“1"となり、後半においては“0"と
なる。すなわち、前半では、実効データ領域M2が指定さ
れ、後半では一時データセット領域M1が指定される。そ
のため、第10図に示したように、チャンネル時間の前半
においては、信号FCK11により、そのチャンネル対応の
チャンネルオン・オフデータが実効データ領域M2から読
出されてラッチ23−６にラッチされ、チャンネル時間の
後半においては、ライトチャンネル信号A1〜A5で示され
る任意のチャンネルのチャンネルオフデータがチャンネ
ルオン・オフセット信号〜WR8により、一時データセッ
ト領域M1に書込まれる。この信号〜WR8はナンドゲート2
3−８、及びインバータ23−９を介して入力される。

このようにして、現在、有効なデータとして活用され
ている実効データ領域M2のチャンネルオン・オフデータ
を破壊することなく、一時データセット領域M1にチャン
ネルオフデータが書込まれる。

そして、この後、一時データセット領域M1の全てのデ
ータが、時分割の１循環サイクルでいっせいに実効デー
タ領域M2に転送される。すなわち、トーンミックスしよ
うとする全てのチャンネルに対しチャンネルオフデータ
の書込みが終了すると、音源制御部21からのデータセッ
トコマンドOP8は“0"となり、データいっせい移動コマ
ンドOP9は“1"となる。したがって、ノアゲート23−５
の出力Ｐはチャンネル時間の前半では“0"となって一時
データセット領域M1を示し、後半では“1"となって実効
データ領域M2を示す。そこで、第10図に示したように、
各チャンネル時間の前半では、一時データセット領域M1
のアドレスデータ（チャンネルNo.に対応）B1〜B5のチ
ャンネルオン・オフデータが信号FCK11により読出さ
れ、後半では、この読出されたチャンネルオン・オフデ
ータが、チャンネルオン・オフセット信号〜WR9によ
り、実効データ領域M2のアドレスB1〜B5に書込まれる。
このような読書きが32チャンネル分、連続して実行され
ることにより、一時データセット領域M1の全てのデータ
が、時分割の１循環サイクルでいっせいに実効データ領
域M2に転送される。そして、実効データ領域M2にいっせ
いに転送されたチャンネルオン・オフデータ（トーンミ
ックスしようとするチャンネルに対してはチャンネルオ
フデータがセットされている）は、信号FCK11により、
各チャンネル時間の前半のタイミングでラッチ23−６に
ラッチされ、チャンネルごとに発音のオン・オフを制御
する信号CH−ON1として、補間部25に供給される。

なお、ラッチ23−６にラッチされたチャンネルオン・
オフ信号は、さらに、信号FCK2により、ラッチ23−７に
ラッチされ、チャンネルごとに発音のオン・オフを制御
する信号CH−ON2として、アドレス制御部22に出力され
る。また、上記のようにいっせいにチャンネルオン・オ
フデータを移動している間は、上記OP9が“1"になるこ
とによりトライステートバッファ23−10は開成され、信
号CH−ON1（このときの信号CH−ON1は書換え前のチャン
ネルオン・オフ信号に基づくものである）がフィードバ
ック入力される。これ以外の間は、インバータ23−11を
介して入力されるOP9（“0"）によりトライステートバ
ッファ23−12が開成され、音源制御部21からのチャンネ
ルオン・オフデータの書込みが可能となる。

補間部（周波数コントロール部）25 第11図は、補間部25の詳細な構成図であり、周波数パ
ラメータf_iをセットするための周波数パラメータセット
RAM25−１も、チャンネルオン・オフセットRAM23−１と
同様に、一時データセット領域M3と実効データ領域M4と
を有している。そして、トーンミックス時に１つの楽音
に対して割当てられている複数のチャンネルについて、
周波数パラメータf_iを一時データセット領域M3に書込ん
だ後に、この一時データセット領域M3の全チャンネルの
周波数パラメータを、いっせいに実効データ領域M4に転
送する。なお、このようなチャンネルオン・オフ部23と
同様の機能を果たすべく、アンドゲート25−２、25−
３、インバータ25−４、ノアゲート25−５、トライステ
ートバッファ25−10、25−12、インバータ25−11を有し
ている。

これで、トーンミックスに係るチャンネルの発音時の
位相同期をとるための前準備は完了したことになる。し
かし、現時点では、トーンミックスに係るチャンネルの
発音のオン・オフを制御するチャンネルオン・オフデー
タとしては、チャンネルオフデータが、チャンネルオン
・オフセットRAM23−１の実効データ領域M2に格納され
ており、トーンミックスに係るチャンネルの発音がオフ
されている。そこで、前述と同様の処理により、トーン
ミックスに係るチャンネルに対し、チャンネルオフデー
タをチャンネルオンデータに書換えれば、発音状態でベ
ンダー、ビブラート等の周波数変更を行なったとして
も、位相のずれを招くことなく、トーンミックスを行う
ことが可能となる。

また、補間部25は、例えば、第３図に示したａ〜ｄ点
のように、楽音波形記憶部３に記憶されている波高値
（楽音波形データ）のアドレス間の小数点アドレスに相
当するサンプリング点を、音源制御部21から供給された
周波数パラメータf_iを累算することにより、補間点とし
て指示するとともに、累算値が小数より桁上がりしたと
きに、キャリー信号CARRYを出力し、このキャリー信号C
ARRYにより補間区間（第３図のＡ〜Ｂ間、Ｂ〜Ｃ間等）
の更新タイミングを制御している。なお、第３図に示し
たように、小数点アドレスに相当するサンプリング点
（ａ〜ｄ点）は、各補間区間において、必ずしも相対的
に同一点である必要はなく、放音しようとする楽音の音
高、すなわちピッチにのみ左右されるものである。そし
て、このサンプリング点が多ければ多いほど、すなわち
周波数パラメータf_iの値が小さければ小さいほど、周波
数が大きくなり、音高が高くなる。

すなわち、周波数パラメータセットRAM25−１の実効
データ領域M4にセットされた周波数パラメータは、信号
FCK11によりラッチ25−6Aにラッチされ、半加算器25−
７の一方に入力される。そして、他方にフィードバック
入力されている。前回の加算結果と加算され、その加算
結果は、信号CH−ON1によって開閉制御されるナンドゲ
ート25−８を介して、信号〜FCK12によって実働RAM25−
９に書込まれる。その後、信号FCK11により、ラッチ25
−6Bにラッチされ、半加算器25−７にフィードバック入
力される。そして、ラッチ25−6Bの内容は、信号CKK2に
よりラッチ25−13にラッチされ、信号CKK1、CKK2によ
り、２相ラッチ25−14、25−15にラッチ、出力されて、
バッファ25−16を介して演算部27に補間用パラメータC0
〜C14として供給される。

また、半加算器25−７は、周波数パラメータの累算に
より、小数より桁上がりしたときは、キャリー信号CARR
Yを発生する。このキャリー信号CARRYの発生は、第３図
から推測できるように、補間区間の更新タイミングを意
味している。そこで、このキャリー信号CARRYは、音源
制御部21に供給され、これに基づいて種々のクロック信
号を作成せしめるとともに、アドレス制御部22のインク
リメント回路22−10にも供給されて、アドレス歩進、す
なわち、補間区間更新の更新のタイミング信号として活
用される。

波形データラッチ部24 第12図は波形データラッチ部24の詳細な構成図であ
り、波形データラッチ部24は、楽音波形記憶部３から供
給されたリズムパターンデータ等の８ビットのデータを
マスクして12ビットデータにしている。すなわち、波形
データラッチ部24の各入力端子IO0〜IO11、BSELは、＋5
Vの電源電圧VDD、およびプルアップ抵抗Ｒによりプルア
ップされている。そして、各入力信号は、インバータ群
24−１により反転されてラッチ24−２に供給される。こ
の際、８ビットのデータの場合は、その８ビットデータ
は入力端子IO4〜IO11に入力されて対応するインバータ
群24−１にて反転されるが、入力端子IO0〜IO4に対応す
る４ビットは強制的に“1"にマスクされる。つまり、８
ビットデータが入力されるときは、アドレス制御部22か
らは“0"レベルの信号BSELが供給されるので、それに対
応するインバータ24−１の出力は“1"となり、入力端子
IO0〜IO4に対応するオアゲート群24−３の出力は、入力
端子IO0〜IO4の入力信号のいかんにかかわらず常に“1"
となる。

一方、12ビットデータが入力されるときは、信号BSEL
として“1"が供給されるので、対応するインバータ24−
１の出力は“0"となり、オアゲート群24−３の出力は、
入力端子IO0〜IO4の入力信号をそのまま反転したものと
なる。

このようにしてマスク処理により、ビット数の異なる
各チャンネルの楽音波形データの有効ビット数を切換
え、データ長を一定にしたので、波高分解能の異なる音
色の同時発音が可能となり、ひいては楽音波形記憶部３
のメモリ容量を低減化することが可能となる。なお、上
記マスク処理では、強制的に“0"としても良い。

入力端子IO0〜IO11からの12ビットの楽音波形データ
は、第13図に示したように、信号FCK12によりラッチ24
−２にラッチされる。一方、波形データ保持用RAM24−
４の読／書端子R/〜Ｗには、キャリー信号CARRY、信号C
KK2、信号CKK1が入力されるラッチ24−５、このラッチ2
4−５の出力信号および信号FCK2が入力されるナンドゲ
ート24−６の出力信号が入力されている。したがって、
ラッチ24−２に楽音波形データがラッチされた時点で
は、まだ、信号CKK2、CKK1が発生していないので、この
ラッチ24−２の出力はなく、波形データ保持用RAM24−
４に楽音波形データは書込まれない。そして、ラッチ24
−２にラッチされた楽音波形データは、信号CKK2のタイ
ミングで、ラッチ24−２から出力し、信号FCK12により
波形データ保持用RAM24−4AのチャンネルアドレスB1〜B
5に書込まれる。この波形データ保持用RAM24−4Aに書込
まれた楽音波形データは、例えば、第３図のＣ点に対応
し、今回の補間区間の上位サンプリング点に対応するも
のである。一方、波形データ保持用RAM24−4Bのチャン
ネルアドレスB1〜B5には、前回の補間区間の上端（上位
サンプリング点）に対応し、今回の補間区間の下端（下
位サンプリング点）に対応するＢ点の楽音波形データ
が、信号FCK11により、ラッチ24−7Aから読出され、信
号FCK12により書込まれる。

このようにして、波形データ保持用RAM24−4A、24−4
Bには、それぞれ、新たな補間区間の上端、下端の楽音
波形データが設定される。しかも、新たな補間区間の設
定に際し、上端の楽音波形データのみを読出せば良い。

そして、これら上端、下端の楽音波形データは、信号
FCK11により、それぞれラッチ24−7A、24−7Bにラッチ
される。次に、上端、下端の楽音波形データは、減算回
路24−８にて減算されて差分値データが算出され、その
差分値データWC0〜WC12は、信号CKK2によりラッチ24−9
Aにラッチされて、演算部27に出力される。また、ラッ
チ24−7Bにラッチされた下端の楽音波形データは、信号
CKK2によりラッチ24−9Bにラッチされて、基準楽音波形
データWA0〜WA11として演算部27に出力される。

エンベロープ部26、および演算部27 これらについては、〈楽音発生部２の概要〉の項で詳
しく説明しておいたので、ここでは説明を省略する。

出力部28 第14図は出力部28の詳細な構成図であり、出力部28
は、32チャンネルを複数のグループに分け、グループご
とに楽音波形データを加算し、その加算結果をD/A変換
して出力している。その際、加算により生ずる桁上がり
を見越して、D/A変換器５の処理桁数（16ビット）を越
えない範囲で、加算対象の楽音波形データの有効データ
長をグループごとに最適化するように構成されている。

第15図に、グループ分けのパターンを例示している。
第15図（ａ）に示したパターン１は、パターン１、２、
３の３グループにグループ分けされ、パート１はリズム
用の１〜８チャンネルで構成され、パート２はコード、
ベース用の９〜16チャンネル、パート３はメロディ用の
17〜32チャンネルで構成されている。

今、音源制御部21からの出力コントロール信号によ
り、パターン指定部28−１に上記パターン１がセットさ
れているものとする。

この場合、パート１、２は、それぞれ、１チャンネル
から８チャンネルまで、９チャンネルから16チャンネル
までの合計８チャンネルで構成されている。また、前述
のように、D/A変換器５は16ビットである。そこで、パ
ート１、２においては、それぞれ、８チャンネルの楽音
波形データが加算されるのであるが、この８回の加算に
よる加算結果をD/A変換器５の処理桁数である16ビット
以内におさめるためには、加算データとしての楽音波形
データは、最高13ビットまで許容される。

そこで、出力段コントロール部28−２は、パート１、
２の最初のチャンネルである１チャンネル、９チャンネ
ルのチャンネル時間に同期して、波形ビット切換回路28
−９のコントロール信号ラインL13をアクティブ
（“1"）にする信号を出力する。これによって、パート
１、２においては、有効ビットとして、13ビットの波形
が選択されることとなる。この詳細については後述す
る。

この際、１チャンネル、９チャンネルのチャンネル時
間において、ノアゲート28−３、ナンドゲート群28−
４、インバータ群28−５からの信号により、半加算器28
−15をイニシャルクリアしているので、１チャンネル
目、９チャンネル目からは、それぞれ、新たな加算が時
分割で実行されていく。そして、８チャンネル目、16チ
ャンネル目の加算が終ると、インバータ28−６、ナンド
ゲート28−７からの信号により、それぞれ、１チャンネ
ルから８チャンネル、９チャンネルから16チャンネルま
での加算結果を、加算データ累積RAM28−８の任意の領
域に書込む。上述のタイミングチャートを第16図に示し
たので参照されたい。

また、次のパート３では、17チャンネルから32チャン
ネルまでの計16チャンネルの楽音波形データが加算され
る。この加算結果をD/A変換器５の処理桁数である16ビ
ット以内におさめるためには、16チャンネルの各楽音波
形データは、最高12ビットまで許される。そこで、出力
段コントロール部28−２は、パート３の最初のチャンネ
ルである17チャンネルのチャンネル時間に同期して、波
形ビット切換回路28−９のコントロール信号ラインL12
をアクティブにする信号を出力し、有効ビットを12ビッ
トに切換える。また、17チャンネルのチャンネル時間で
は、半加算器28−15がイニシャルクリアされる。そし
て、有効ビットが12ビットである17チャンネル目から32
チャンネル目までの楽音波形データが加算されて、加算
データ蓄積RAM28−５に書込まれる。

このようにして、各パートを構成するチャンネル数に
応じた最適な有効ビットで加算が行われる。

そして、加算データ蓄積RAM28−８に蓄積された各パ
ートごとの楽音波形データは、出力段コントロール部28
−２の制御のもとに、４つのA/D変換器５に振分けて出
力され、シリアルデータに変換されて、バッファ28−10
を介して出力される。

ビット切換回路28−９は、４種類の有効ビット長（11
〜14ビット）を相互に切換えるため、演算部27からの14
ビットの楽音波形データラインを、トライステートイン
バータ群28−11を介して、４ビットずつ共通結線した14
組のビットグループを形成している。すなわち、図示し
たように、ビットグループ０は〜WE0、〜WE1、〜WE2、
〜WE3の４ビットで構成され、ビットグループ１は〜WE
1、〜WE2、〜WE3、〜WE4の４ビットで構成され、以下、
同様に１ビットずつシフトした４ビットでビットグルー
プ２、３、４……10は構成されている。そして、ビット
グループ11、12、13においては、入力ビットの〜WE13
が、それぞれ２個、３個、４個重複して構成されてい
る。なお、上記14ビットの楽音波形データは、２の補数
表現のデータとしてビット切換回路28−９に入力されて
くる。

このような構成のもとで、有効ビット数を11、12、1
3、14ビットとするためには、それぞれ、コントロール
信号ラインL11、L12、L13、L14のみをアクティブにする
信号が必要であり、そのような信号として、出力段コン
トロール部28−２は、それぞれ（1110）、（1101）、
（1011）、（0111）なる信号を出力する。例えば、コン
トロール信号ラインL14をアクティブにし、有効ビット
数を14ビットとする信号（0111）が出力段コントロール
部28−２から出力されたとする。この信号（0111）は、
信号CKK2により２相ラッチ28−12にラッチされ、信号CK
K1により出力される。この出力信号は、ナンドゲート群
28−13a〜28−13dにて、信号CKKの入力により反転され
て（1000）となり、RSラッチ群28−14a〜28−14dにそれ
ぞれ入力される。そうすると、RSラッチ群28−14a〜28
−14dの各出力は、それぞれ“1"、“0"、“0"、“0"と
なり、コントロール信号ラインL14のみが“1"となる。
この場合、ビットグループ０ではコントロール信号ライ
ンL14に対応するトライステートインバータ28−11のみ
が開成され、ビット〜WE0の信号が半加算器28−15に入
力される。同様に、ビットグループ１、２、３、〜、13
では、それぞれ、コントロール信号ラインL14に対応す
るトライステートインバータ28−11のみが開成され、ビ
ット〜WE1、〜WE2、〜WE3、〜、〜WE13の信号が半加算
器28−15に入力される。また、ビットグループ13でもコ
ントロール信号ラインL14に対応するトライステートイ
ンバータ28−11のみが開成されるが、ビットグループ14
はすべてビット〜WE1で構成されているので、ここから
は、ビットグループ12と同様にビット〜WE13の信号が出
力される。このようにして、〜WE0から〜WE13までの14
ビットの全てが有効ビット長として出力される。

コントロール信号ラインL13のみが“1"となったとき
は、ビットグループ０からは〜WE1の信号が出力され
る。そして、ビットグループ１、２、３……12からは、
それぞれ〜WE2、〜WE3、〜WE4、……、〜WE13の信号が
出力され、ビットグループ13からも〜WE13の信号が出力
される。すなわち、この場合、〜WE1から〜WE13までの1
3ビットが有効ビット長として出力される。同様に、コ
ントロール信号ラインL12、L11のみが“1"となったとき
は、それぞれ〜WE2から〜WE13までの12ビット、〜WE3か
ら〜WE13までの11ビットが有効ビット長として出力され
る。

［考案の効果］以上、詳細に説明したように、本考案によれば、ビッ
ト数の異なる波形データを一定のビット数とすべく冗長
データを付加するようにしたので、波形データを記憶す
る記憶手段には、波形データを、最小限必要なビット数
で記憶したとしても、波形データを時分割により同一の
回路を処理して、同時発音させることが可能となり、上
記記憶手段の有効利用を図り得る楽音信号出力装置を実
現することができる。

【図面の簡単な説明】

第１図は本考案の一実施例による電子楽器の全体回路
図、第２図は第１図における楽音発生部の全体回路図、
第３図は第２図における補間部の処理内容を説明するた
めの図、第４図は第２図における音源制御部の詳細回路
図、第５図は音源制御部にて生成される各種の時分割制
御信号のタイムチャート図、第６図は第２図におけるア
ドレス制御部の詳細回路図、第７図はアドレス制御部の
動作を示すタイムチャート図、第８図は第２図における
チャンネルオン・オフ部の詳細回路図、第９図はチャン
ネルオン・オフ部のチャンネルオン・オフRAMの構成
図、第10図はチャンネルオン・オフ部の動作を示すタイ
ムチャート図、第11図は第２図における補間部の詳細回
路図、第12図は第２図における波形データラッチ部の詳
細回路図、第13図は波形データラッチ部の動作を示すタ
イムチャート図、第14図は第２図における出力部の詳細
回路図、第15図は出力部の出力パターン例を示す図、第
16図は出力部の動作を示すタイムチャート図である。２……楽音発生部、３……楽音波形記憶部、24……波形
データラッチ部、24−１……インバータ群、24−３……
オアゲート群、VDD……電源電圧、Ｒ……プルアップ抵
抗。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】１波高値がＮビットで表現された第１の波
形データと１波高値が上記Ｎビットより少ないｎビット
で表現された第２の波形データとを記憶する記憶手段
と、この記憶手段から上記各波形データを読み出す読出手段
と、この読出手段により上記第１の波形データが読み出され
た場合には該読み出された波形データをそのまま出力
し、上記第２の波形データが読み出された場合には該読
み出された波形データの下位ビットにＮ−ｎビットのデ
ータを付加してＮビットデータとして出力する出力手段
と、この出力手段により出力される波形データに基づいて楽
音信号を出力する楽音信号出力手段と、を有することを特徴とする楽音信号出力装置。