JP2629617B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2629617B2 JP2629617B2 JP25893994A JP25893994A JP2629617B2 JP 2629617 B2 JP2629617 B2 JP 2629617B2 JP 25893994 A JP25893994 A JP 25893994A JP 25893994 A JP25893994 A JP 25893994A JP 2629617 B2 JP2629617 B2 JP 2629617B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- supplying
- supply
- semiconductor device
- raw material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多結晶シリコン上に金属シリサイドを形
成する半導体装置の製造方法に関する。
に関し、特に、多結晶シリコン上に金属シリサイドを形
成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は、一導電型
半導体基板に逆導電型不純物拡散層を形成し、その後絶
縁膜を形成し、開口した後多結晶シリコンを形成してお
り、後多結晶シリコンの成長にあたっては、減圧ＣＶＤ
法でシランの熱分解により多結晶シリコンを成長する方
法が一般的であった。この製造方法を図４（ａ）（ｂ）
及び図５（ｃ）（ｄ）を用いて説明する。
半導体基板に逆導電型不純物拡散層を形成し、その後絶
縁膜を形成し、開口した後多結晶シリコンを形成してお
り、後多結晶シリコンの成長にあたっては、減圧ＣＶＤ
法でシランの熱分解により多結晶シリコンを成長する方
法が一般的であった。この製造方法を図４（ａ）（ｂ）
及び図５（ｃ）（ｄ）を用いて説明する。
【０００３】図４（ａ）に示すように、ｎ型半導体基板
（３）にｐ型不純物拡散層（２）をイオン注入法により
成形後、熱酸化により２００ｎｍ〜３００ｎｍの二酸化
シリコン膜（１）（以後「ＳｉＯ２膜」と記す）を形成
する。次に、図４（ｂ）に示すように、選択的にフォト
レジストを設けて弗酸でウェットエッチングし、ＳｉＯ
２膜を開口し、フォトレジストを除去する。次に、図５
（ｃ）に示すように、多結晶シリコン（４）を減圧ＣＶ
Ｄ法により２００〜２５０ｎｍ成長し、多結晶シリコン
に砒素をイオン注入法によりドーピングしたあと、選択
的にフォトレジストを設けてＳＦ６で多結晶シリコンを
ドライエッチングし、フォトレジストを除去する。
（３）にｐ型不純物拡散層（２）をイオン注入法により
成形後、熱酸化により２００ｎｍ〜３００ｎｍの二酸化
シリコン膜（１）（以後「ＳｉＯ２膜」と記す）を形成
する。次に、図４（ｂ）に示すように、選択的にフォト
レジストを設けて弗酸でウェットエッチングし、ＳｉＯ
２膜を開口し、フォトレジストを除去する。次に、図５
（ｃ）に示すように、多結晶シリコン（４）を減圧ＣＶ
Ｄ法により２００〜２５０ｎｍ成長し、多結晶シリコン
に砒素をイオン注入法によりドーピングしたあと、選択
的にフォトレジストを設けてＳＦ６で多結晶シリコンを
ドライエッチングし、フォトレジストを除去する。
【０００４】次に、図５（ｄ）に示すように、熱処理に
より多結晶シリコンから砒素をＳｉ基板に拡散しｎ型不
純物拡散層（５）を形成する。その後白金をスパッタ法
により堆積し、シンター熱処理により白金と多結晶シリ
コンをシリサイド反応させ、白金シリサイド（６）を形
成後王水によりシリサイド反応していない白金をエッチ
ングするものである。
より多結晶シリコンから砒素をＳｉ基板に拡散しｎ型不
純物拡散層（５）を形成する。その後白金をスパッタ法
により堆積し、シンター熱処理により白金と多結晶シリ
コンをシリサイド反応させ、白金シリサイド（６）を形
成後王水によりシリサイド反応していない白金をエッチ
ングするものである。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、シリサイド化のシンター熱処理の際に、多結晶シ
リコンと白金とのシリサイド反応が進行しすぎる傾向が
あり、白金シリサイドが半導体基板内の不純物拡散層に
近づくと耐圧低下、リーク電流を増大させ（実際のリー
ク不良率は１％であった）、また、白金シリサイドの形
成は、その膜厚制御性が悪いという問題があった。
では、シリサイド化のシンター熱処理の際に、多結晶シ
リコンと白金とのシリサイド反応が進行しすぎる傾向が
あり、白金シリサイドが半導体基板内の不純物拡散層に
近づくと耐圧低下、リーク電流を増大させ（実際のリー
ク不良率は１％であった）、また、白金シリサイドの形
成は、その膜厚制御性が悪いという問題があった。
【０００６】また、特開平２−８９３２０号では、多結
晶シリコンの表面近傍に酸化シリコンを形成することが
提案されているが、これは多結晶シリコン表面に酸化シ
リコンを形成し、多結晶シリコンと、その上のアルミニ
ウムとの相互拡散を防止するものであり、酸化シリコン
層上にシリサイドを形成できるだけの多結晶シリコンが
ないので、シリサイド化のシンター熱処理を行い、多結
晶シリコンとシリサイド反応を行う半導体装置の製造と
は異なるものであり、また本課題を解決することができ
ないものである。
晶シリコンの表面近傍に酸化シリコンを形成することが
提案されているが、これは多結晶シリコン表面に酸化シ
リコンを形成し、多結晶シリコンと、その上のアルミニ
ウムとの相互拡散を防止するものであり、酸化シリコン
層上にシリサイドを形成できるだけの多結晶シリコンが
ないので、シリサイド化のシンター熱処理を行い、多結
晶シリコンとシリサイド反応を行う半導体装置の製造と
は異なるものであり、また本課題を解決することができ
ないものである。
【０００７】
【課題を解決するための手段】本発明は、半導体装置の
製造方法において、一導電型半導体基板に逆導電型不純
物拡散層を形成後絶縁膜を形成する工程と、パターニン
グ後前記絶縁膜をエッチングする工程と、前記絶縁膜開
口上に多結晶シリコンを成長する工程と、前記半導体基
板と同一導電型不純物をイオン注入し熱処理する工程
と、金属膜を形成する工程と、前記多結晶シリコンと前
記金属膜をシリサイド化させる熱処理工程を有し、前記
絶縁膜開口上に多結晶シリコンを成長する工程が、多結
晶シリコンを成長する際成長途中でＳｉを供給するガス
状原料の供給を一時停止すると同時に酸素を供給し、そ
の後再度酸素の供給を停止すると同時にＳｉを供給する
ガス状原料を供給することを特徴とする半導体装置の製
造方法である。また上記金属膜を形成する工程が、金属
をスパッタするものである。
製造方法において、一導電型半導体基板に逆導電型不純
物拡散層を形成後絶縁膜を形成する工程と、パターニン
グ後前記絶縁膜をエッチングする工程と、前記絶縁膜開
口上に多結晶シリコンを成長する工程と、前記半導体基
板と同一導電型不純物をイオン注入し熱処理する工程
と、金属膜を形成する工程と、前記多結晶シリコンと前
記金属膜をシリサイド化させる熱処理工程を有し、前記
絶縁膜開口上に多結晶シリコンを成長する工程が、多結
晶シリコンを成長する際成長途中でＳｉを供給するガス
状原料の供給を一時停止すると同時に酸素を供給し、そ
の後再度酸素の供給を停止すると同時にＳｉを供給する
ガス状原料を供給することを特徴とする半導体装置の製
造方法である。また上記金属膜を形成する工程が、金属
をスパッタするものである。
【０００８】また、本発明は、多結晶シリコンを成長す
る際成長途中でＳｉを供給するガス状原料の供給を一時
停止すると同時に酸素を供給し、その後再度酸素の供給
を停止すると同時にＳｉを供給するガス状原料を供給す
ることにより多結晶シリコン表面から８０ｎｍ以上の位
置に１ｎｍ以上３ｎｍ以下の酸化シリコンを形成するこ
とを特徴とする上記の半導体装置の製造方法である。こ
こで、酸化シリコン上に多結晶シリコンを８０ｎｍ以上
成長させるのは、その後の工程で金属膜をシリサイド化
させる際に、多結晶シリコン消費されるため、最低８０
ｎｍ以上は必要となり、好ましくは、８０〜１２０ｎｍ
の多結晶シリコンが必要である。酸化シリコンを１ｎｍ
以上３ｎｍ以下にするのは、金属の拡散をストップさせ
るとともに、酸化シリコンを通して電流を流すためのも
ので、酸化シリコン膜厚は１以上３ｎｍ以下にすること
が好ましい。
る際成長途中でＳｉを供給するガス状原料の供給を一時
停止すると同時に酸素を供給し、その後再度酸素の供給
を停止すると同時にＳｉを供給するガス状原料を供給す
ることにより多結晶シリコン表面から８０ｎｍ以上の位
置に１ｎｍ以上３ｎｍ以下の酸化シリコンを形成するこ
とを特徴とする上記の半導体装置の製造方法である。こ
こで、酸化シリコン上に多結晶シリコンを８０ｎｍ以上
成長させるのは、その後の工程で金属膜をシリサイド化
させる際に、多結晶シリコン消費されるため、最低８０
ｎｍ以上は必要となり、好ましくは、８０〜１２０ｎｍ
の多結晶シリコンが必要である。酸化シリコンを１ｎｍ
以上３ｎｍ以下にするのは、金属の拡散をストップさせ
るとともに、酸化シリコンを通して電流を流すためのも
ので、酸化シリコン膜厚は１以上３ｎｍ以下にすること
が好ましい。
【０００９】
【作用】本発明においては、多結晶シリコンを成長する
際、多結晶シリコンの成長途中でＳｉを供給するガス状
原料の供給を一時停止すると同時に酸素を供給し、酸化
シリコン膜を形成し、その後再度酸素の供給を停止する
と同時にＳｉを供給するガス状原料を供給し、多結晶シ
リコンを成長する工程を有することにより、多結晶シリ
コンと多結晶シリコンの間に酸化シリコン層を設けるこ
とができる。それにより、多結晶シリコン上の金属とシ
リサイド反応が行われ、また金属の拡散をストップさせ
ることができ、シリサイド層が不純物拡散層に近づかな
いものである。
際、多結晶シリコンの成長途中でＳｉを供給するガス状
原料の供給を一時停止すると同時に酸素を供給し、酸化
シリコン膜を形成し、その後再度酸素の供給を停止する
と同時にＳｉを供給するガス状原料を供給し、多結晶シ
リコンを成長する工程を有することにより、多結晶シリ
コンと多結晶シリコンの間に酸化シリコン層を設けるこ
とができる。それにより、多結晶シリコン上の金属とシ
リサイド反応が行われ、また金属の拡散をストップさせ
ることができ、シリサイド層が不純物拡散層に近づかな
いものである。
【００１０】
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］本発明の第１の実施例について、図１
（ａ）（ｂ）及び図２（ｃ）（ｄ）に示す。図１（ａ）
に示すように、ｎ型半導体基板（３）にイオン注入法に
よりｐ型不純物拡散層（２）を成形後、熱酸化により２
００ｎｍ〜３００ｎｍのＳｉＯ２膜（１）を形成する。
次に、図１（ｂ）に示すように、選択的にフォトレジス
トを設けて弗酸でウェットエッチングし、ＳｉＯ２膜を
開口し、フォトレジストを除去する。
する。 ［実施例１］本発明の第１の実施例について、図１
（ａ）（ｂ）及び図２（ｃ）（ｄ）に示す。図１（ａ）
に示すように、ｎ型半導体基板（３）にイオン注入法に
よりｐ型不純物拡散層（２）を成形後、熱酸化により２
００ｎｍ〜３００ｎｍのＳｉＯ２膜（１）を形成する。
次に、図１（ｂ）に示すように、選択的にフォトレジス
トを設けて弗酸でウェットエッチングし、ＳｉＯ２膜を
開口し、フォトレジストを除去する。
【００１１】次に、図２（ｃ）に示すように、フォトレ
ジスト除去後、多結晶シリコン（４）を減圧ＣＶＤ法に
より２００〜２５０ｎｍ成長する。その際、シランを供
給し、多結晶シリコンを１００〜１２０ｎｍ成長後、シ
ランの供給を停止すると同時に酸素を供給し１〜３ｎｍ
の酸化シリコン膜（７）を形成し、その後再度、酸素の
供給を停止すると同時にシランを供給し、多結晶シリコ
ン（４）を８０〜１２０ｎｍ成長させる。ここで酸化シ
リコン上に多結晶シリコンを８０〜１２０ｎｍ成長させ
るのは、その後の工程で白金シリサイドを形成する際
に、多結晶シリコン消費されるため、最低８０ｎｍ以上
は必要となり、好ましくは、８０〜１２０ｎｍの多結晶
シリコンが必要である。また、酸化シリコンは白金の拡
散をストップさせるとともに、酸化シリコンを通して電
流を流すためのもので、酸化シリコン膜厚は１以上３ｎ
ｍ以下にする必要がある。
ジスト除去後、多結晶シリコン（４）を減圧ＣＶＤ法に
より２００〜２５０ｎｍ成長する。その際、シランを供
給し、多結晶シリコンを１００〜１２０ｎｍ成長後、シ
ランの供給を停止すると同時に酸素を供給し１〜３ｎｍ
の酸化シリコン膜（７）を形成し、その後再度、酸素の
供給を停止すると同時にシランを供給し、多結晶シリコ
ン（４）を８０〜１２０ｎｍ成長させる。ここで酸化シ
リコン上に多結晶シリコンを８０〜１２０ｎｍ成長させ
るのは、その後の工程で白金シリサイドを形成する際
に、多結晶シリコン消費されるため、最低８０ｎｍ以上
は必要となり、好ましくは、８０〜１２０ｎｍの多結晶
シリコンが必要である。また、酸化シリコンは白金の拡
散をストップさせるとともに、酸化シリコンを通して電
流を流すためのもので、酸化シリコン膜厚は１以上３ｎ
ｍ以下にする必要がある。
【００１２】その後、砒素をイオン注入法によりドーピ
ングし、選択的にフォトレジストを設けてＳＦ６で多結
晶シリコンをドライエッチングし、フォトレジストを除
去する。次に、図２（ｄ）に示すように、熱処理により
多結晶シリコンから砒素をＳｉ基板に拡散しｎ型不純物
拡散層（５）を形成する。その後白金をスパッタ法によ
り堆積し、シンター熱処理により、白金シリサイド
（６）を形成し王水によりシリサイド反応していない白
金をエッチングする。本実施例により１％のリーク不良
率は０．０１％に低減できる。
ングし、選択的にフォトレジストを設けてＳＦ６で多結
晶シリコンをドライエッチングし、フォトレジストを除
去する。次に、図２（ｄ）に示すように、熱処理により
多結晶シリコンから砒素をＳｉ基板に拡散しｎ型不純物
拡散層（５）を形成する。その後白金をスパッタ法によ
り堆積し、シンター熱処理により、白金シリサイド
（６）を形成し王水によりシリサイド反応していない白
金をエッチングする。本実施例により１％のリーク不良
率は０．０１％に低減できる。
【００１３】［実施例２］本発明の第２の実施例につい
て図３（ａ）〜（ｃ）を用いて説明する。上記実施例１
では、Ｓｉ基板上に多結晶シリコンを成長し、白金シリ
サイドを形成する場合の例について述べたが、この実施
例２では、ＭＯＳ型トランジスタにおいてゲート多結晶
シリコンの間に酸化シリコン層を形成し、白金シリサイ
ド形成時のシンター熱処理の時にその酸化シリコン層で
シリサイド反応をストップさせることにより、ゲートシ
リサイド抵抗及びＶＴのばらつきを少なくし、制御よく
させることができる例について図２（ａ）〜（ｃ）を用
いて工程順に説明する。
て図３（ａ）〜（ｃ）を用いて説明する。上記実施例１
では、Ｓｉ基板上に多結晶シリコンを成長し、白金シリ
サイドを形成する場合の例について述べたが、この実施
例２では、ＭＯＳ型トランジスタにおいてゲート多結晶
シリコンの間に酸化シリコン層を形成し、白金シリサイ
ド形成時のシンター熱処理の時にその酸化シリコン層で
シリサイド反応をストップさせることにより、ゲートシ
リサイド抵抗及びＶＴのばらつきを少なくし、制御よく
させることができる例について図２（ａ）〜（ｃ）を用
いて工程順に説明する。
【００１４】図３（ａ）に示すように、半導体基板
（３）にロコスＳｉＯ２膜及びゲートＳｉＯ２膜（１）
を形成する。次に、図３（ｂ）に示すように、多結晶シ
リコンを減圧ＣＶＤ法により４００〜５００ｎｍ成長す
るがその際、多結晶シリコンを２００〜３００ｎｍ成長
後、シランの供給を停止すると同時に酸素を供給し、１
〜３ｎｍの酸化シリコン膜（７）を形成させ、その後再
度、酸素の供給を停止すると同時に、シランを供給し多
結晶シリコンを２００ｎｍ成長させ、そのあと熱拡散に
より燐を多結晶シリコンにドーピングする。さらに選択
的にフォトレジストを設けてＳＦ６で、燐ドープ多結晶
シリコン（８）をドライエッチングし、フォトレジスト
を除去する。
（３）にロコスＳｉＯ２膜及びゲートＳｉＯ２膜（１）
を形成する。次に、図３（ｂ）に示すように、多結晶シ
リコンを減圧ＣＶＤ法により４００〜５００ｎｍ成長す
るがその際、多結晶シリコンを２００〜３００ｎｍ成長
後、シランの供給を停止すると同時に酸素を供給し、１
〜３ｎｍの酸化シリコン膜（７）を形成させ、その後再
度、酸素の供給を停止すると同時に、シランを供給し多
結晶シリコンを２００ｎｍ成長させ、そのあと熱拡散に
より燐を多結晶シリコンにドーピングする。さらに選択
的にフォトレジストを設けてＳＦ６で、燐ドープ多結晶
シリコン（８）をドライエッチングし、フォトレジスト
を除去する。
【００１５】次に、図３（ｃ）に示すように、白金をス
パッタ法により堆積し、シンター熱処理により、白金シ
リサイド（６）を形成し、王水によりシリサイド反応し
ていない白金をエッチングするものである。なお、第
１、２の実施例では、Ｓｉを供給するガス状原料として
シランを用いたる場合について説明したが、Ｓｉを供給
するガス状原料として、ジクロルシランを用いて多結晶
シリコンを成長しても同様の効果を有するものである。
パッタ法により堆積し、シンター熱処理により、白金シ
リサイド（６）を形成し、王水によりシリサイド反応し
ていない白金をエッチングするものである。なお、第
１、２の実施例では、Ｓｉを供給するガス状原料として
シランを用いたる場合について説明したが、Ｓｉを供給
するガス状原料として、ジクロルシランを用いて多結晶
シリコンを成長しても同様の効果を有するものである。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
多結晶シリコンを減圧ＣＶＤ法で成長する際成長途中で
シランの供給を停止すると同時に酸素を供給することに
より、多結晶シリコンと多結晶シリコンの間に酸化シリ
コン層を設けることができ、このあとの金属シリサイド
を形成させる熱処理の際に金属、例えば白金はＳｉＯ２
中に拡散し難く、ＳｉＯ２と反応しないため酸化シリコ
ン層で金属シリサイド反応の進行や金属の拡散をストッ
プさせることができ、金属シリサイド層が不純物拡散層
に近かずかないため耐圧低下、リーク電流増大を防止す
るという効果があり、また金属シリサイドの形成にその
膜厚を制御できるという効果を奏するものである。
多結晶シリコンを減圧ＣＶＤ法で成長する際成長途中で
シランの供給を停止すると同時に酸素を供給することに
より、多結晶シリコンと多結晶シリコンの間に酸化シリ
コン層を設けることができ、このあとの金属シリサイド
を形成させる熱処理の際に金属、例えば白金はＳｉＯ２
中に拡散し難く、ＳｉＯ２と反応しないため酸化シリコ
ン層で金属シリサイド反応の進行や金属の拡散をストッ
プさせることができ、金属シリサイド層が不純物拡散層
に近かずかないため耐圧低下、リーク電流増大を防止す
るという効果があり、また金属シリサイドの形成にその
膜厚を制御できるという効果を奏するものである。
【図１】 本発明の第１実施例の工程を示す断面図であ
る。
る。
【図２】 本発明の第１実施例の工程で［図１］につづ
く断面図である。
く断面図である。
【図３】 本発明の第２実施例の工程を示す断面図であ
る。
る。
【図４】 従来技術を示す断面図である。
【図５】 従来技術を示す［図４］につづく断面図であ
る。
る。
１ ＳｉＯ２膜 ２ ｐ型不純物拡散層 ３ （ｎ型）半導体基板 ４ 多結晶シリコン ５ ｎ型不純物拡散層 ６ 白金シリサイド ７ 酸化シリコン層 ８ 燐ドープ多結晶シリコン
Claims (2)
- 【請求項１】 半導体装置の製造方法において、一導電
型半導体基板に逆導電型不純物拡散層を形成後絶縁膜を
形成する工程と、パターニング後前記絶縁膜をエッチン
グする工程と、前記絶縁膜開口上に多結晶シリコンを成
長する工程と、前記半導体基板と同一導電型不純物をイ
オン注入し熱処理する工程と、金属膜を形成する工程
と、前記多結晶シリコンと前記金属膜をシリサイド化さ
せる熱処理工程を有し、前記絶縁膜開口上に多結晶シリ
コンを成長する工程が、多結晶シリコンを成長する際成
長途中でＳｉを供給するガス状原料の供給を一時停止す
ると同時に酸素を供給し、その後再度酸素の供給を停止
すると同時にＳｉを供給するガス状原料を供給すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 多結晶シリコンを成長する際成長途中で
Ｓｉを供給するガス状原料の供給を一時停止すると同時
に酸素を供給し、その後再度酸素の供給を停止すると同
時にＳｉを供給するガス状原料を供給することにより多
結晶シリコン表面から８０ｎｍ以上の位置に１ｎｍ以上
３ｎｍ以下の酸化シリコンを形成することを特徴とする
請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25893994A JP2629617B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25893994A JP2629617B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897174A JPH0897174A (ja) | 1996-04-12 |
| JP2629617B2 true JP2629617B2 (ja) | 1997-07-09 |
Family
ID=17327143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25893994A Expired - Fee Related JP2629617B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629617B2 (ja) |
-
1994
- 1994-09-28 JP JP25893994A patent/JP2629617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897174A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JP2000216274A (ja) | 半導体装置及びその製造方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP2629617B2 (ja) | 半導体装置の製造方法 | |
| JP3607684B2 (ja) | 半導体装置の製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JP2630296B2 (ja) | 半導体装置の製造方法 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| JP3033518B2 (ja) | 半導体装置の製造方法 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JP2004319592A (ja) | 半導体装置及びその製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| JP3093600B2 (ja) | 半導体装置の製造方法 | |
| JP2003158092A (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JP2911172B2 (ja) | 半導体装置の製造方法 | |
| JP2940487B2 (ja) | 半導体装置の製造方法 | |
| JP2001015756A (ja) | 半導体装置 | |
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPH03145162A (ja) | 半導体装置 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPH10303418A (ja) | 半導体装置の製造方法 | |
| JPH10135152A (ja) | 半導体装置の製造方法 | |
| JPH01137673A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |