JP2629556B2 - ボードテスト方式 - Google Patents

ボードテスト方式

Info

Publication number
JP2629556B2
JP2629556B2 JP5102080A JP10208093A JP2629556B2 JP 2629556 B2 JP2629556 B2 JP 2629556B2 JP 5102080 A JP5102080 A JP 5102080A JP 10208093 A JP10208093 A JP 10208093A JP 2629556 B2 JP2629556 B2 JP 2629556B2
Authority
JP
Japan
Prior art keywords
potential distribution
distribution image
mounting board
laser
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5102080A
Other languages
English (en)
Other versions
JPH06308204A (ja
Inventor
敏夫 石山
徹 辻出
永二 小西
肇 久住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5102080A priority Critical patent/JP2629556B2/ja
Publication of JPH06308204A publication Critical patent/JPH06308204A/ja
Application granted granted Critical
Publication of JP2629556B2 publication Critical patent/JP2629556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ボードテスト方式に関
し、特にプリント基板の動作状態で、故障箇所を特定す
る実装ボードテスト方式に関する。
【0002】
【従来の技術】従来の実装ボードのテストは図4に示す
ように、被測定実装ボード19の測定位置に接触端子1
7の位置を合わせて、それぞれの接触端子の出力を取り
出せるように配線したプリント基板16に接触端子を取
り付けたフィクスチャを用意し、そのフィクスチャを被
測定実装ボードに押しつけて予め観測する基板19上の
配線18に接触させておき、被測定実装ボードに入力信
号を加えて動作状態にし、フィクスチャの接触端子17
を通して各部の動作を観測していた。
【0003】従って、観測する実装ボードごとに、接触
端子を設けたフィクスチャを用意し、フィクスチャごと
に各フィクスチャの出力ピンと観測する信号ピンの対応
付けをし、信号観測していた。
【0004】
【発明が解決しようとする課題】この従来の実装ボード
テスト方式は、被測定ボードごとに測定点に接触端子を
付けたフィクスチャを製作する必要があり、高密度実装
になればなるほど、接触端子が増大し、フィクスチャの
コストが増大する。同時に、接触端子が増大することに
より基板に加わる力が大きくなり、その力による基板の
歪から表面実装部品等の半田剥離の可能性が増大すると
いう問題点があった。
【0005】また、フィクスチャとして予め決定した測
定位置の信号波形から、故障位置の推定、原因の推定、
故障箇所の特定をするため、回路が複雑になればなるほ
ど故障解析に要する時間が増大するという問題点があ
る。
【0006】本発明の目的は、このような問題点を解決
したボードテスト方式を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電気光学効果物質の表面に透明電極を設
け、電気光学効果物質の裏面に格子点状の導電性反
を介して、軟らかい誘電体を設けた電圧検出センサ
測定実装ボード上の全部または一部に接触させて配置
、前記電圧検出センサに対してレーザ光を照射し、そ
の反射光を受けるレーザ送受装置と、レーザ光を実装ボ
ード全面に対して走査するレーザスキャン装置と、この
レーザスキャン装置からの位置信号及びその位置での
圧信号を用いて電位分布像を取得する電位分布像取得回
路と、前記電位分布像を記憶しておくメモリと、前記メ
モリ内の良品の電位分布像と不良品の電位分布像とを比
較して差像を得る差像検出回路と、を設けたものであ
【0008】
【作用】良品の実装ボードを用いて、動作状態での各タ
イミングごとの電位分布像を取得する。次に不良品の実
装ボードの動作状態での電位分布像を取得し、良品の電
位分布像と不良品の電位分布像の差像により実装ボード
の不良箇所特定を行う。
【0009】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0010】図1は実装ボードテスト方式の全体構成図
であり、1はレーザ送受装置で、実装ボードの上に密着
させておいた電圧検出センサ2にレーザ光を照射し、反
射した光を受け、その偏光量から実装ボードの配線に加
わっている電圧を検出する。3はレーザスキャン装置
で、レーザ送受装置1を移動して実装ボード全部または
一部にレーザ光を照射させ、各位置における信号を電位
分布像取得回路4に出力する。電位分布像取得回路4で
は、レーザスキャン装置3からのX,Yの位置信号と、
その位置での電圧信号を用いて、実装ボード全体もしく
は一部の電位分布像を作成し、メモリ5に蓄える。メモ
リ5には、良品の実装ボードの電位分布像をはじめに蓄
えておき、次に不良品の実装ボードの電位分布像を取得
し、その2つの電位分布像を差像検出回路6で差像を取
得する。これにより故障箇所の推定を行う。
【0011】図2は、電圧検出センサ2の構造を拡大し
たもので、電気光学効果物質9の表面に透明電極8をつ
け、裏面に格子点状に導電性反射膜10をつけ、さらに
導電性反射膜のところに軟らかく誘電率の大きな物質1
1をつけ、全体を透明支持板7につけて補強した構造と
なっている。12は、空隙もしくは誘電率の小さな軟ら
かい物質である。透明電極8に予めバイアス電圧を加え
ておき、軟らかい誘電体11の方を実装ボードの表面に
密着させることにより、基板14上の配線部13と透明
電極8の間に電圧が加わり、誘電体11を通して電気光
学効果物質9に配線部分の電圧に応じた電界が加わる。
上方からレーザ光を照射すると、この電界に応じた位相
回転を生じて反射されるため、この偏光量を検出するこ
とにより、配線部の電圧が測定できる。また、反射膜並
びに誘電体が格子点状についており、他の部分は空隙も
しくは誘電率の小さな物質であるため、配線部分から透
明電極への電界は主に誘電率の大きな部分に集中し、電
気光学効果物質まで引き上げられる。このように誘電体
により電界がガイドされ、電界の強弱が検出されるた
め、レーザ光を実装ボード上で走査することにより、格
子点状に電圧が検出され、図3(a),(b)に示すよ
うな電位分布像が得られる。(a)は良品の実装ボード
の電位分布像、(b)は不良品の実装ボードの電位分布
像、(c)は良品の実装ボードの電位分布像と不良品の
実装ボードの電位分布像の差像を示す図である。
【0012】このような電位分布像を得る手順を説明す
る。まず良品の実装ボードを動作状態にし、実装ボード
の動作クロックに同期して、電位分布像図3(a)を取
得し、その電位分布像をメモリ5に蓄える。次に不良の
実装ボードを動作状態にし、実装ボードの動作クロック
に同期して、良品の実装ボードの電位分布像を取得した
同じタイミングで不良の電位分布像図3(b)を取得す
る。差像検出回路6にてメモリに蓄えておいた良品の電
位分布像と不良の電位分布像を比較し、画像としての差
を検出する。図3(c)は、図3(a)と図3(b)の
差像であるが、図3(a),(b)の細い配線は論理
“1”を表し、太い配線は論理“0”を表しており、差
像である図2(c)で表されている配線は、不良となっ
ている配線と、その時の論理である。差像の場合の細線
は、論理“1”から論理“0”を引いたものを表し、太
線は論理“0”から論理“1”を引いたものを表してい
る。差像として表われていない配線は、良品と不良品の
動作状態が一致しているために削除されており、差像が
全く表われない状態から初めて表われた状態になったと
ころが、故障箇所の原因である。
【0013】
【発明の効果】以上説明したように本発明は、表面に透
明電極、裏面格子点状に導電性反射膜と誘電体をつけた
電気光学効果物質を電圧検出センサとして用いるため、
実装ボードの全部もしくは一部において、上方からのレ
ーザ光を走査するだけで各部の電圧が計測でき、従来の
ような各実装ボードごとの特殊なフィクスチャを製作す
る必要がないという効果を有する。また、観測点が増加
しても全面に均等に力が加わるため従来のように接触端
子による歪が生じにくく、半田剥離という点でも有利と
なる。さらに、レーザ光を走査することにより電位分布
像を取得し、各動作状態での良品の電位分布像と不良品
の電位分布像を比較する方式をとっているため、故障箇
所の特定、並びに故障状態が容易にわかるという効果が
あげられる。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】電圧検出センサ実装状態の拡大図である。
【図3】(a)は良品の実装ボードの電位分布像、
(b)は不良品の実装ボードの電位分布像、(c)は良
品の実装ボードの電位分布像と不良品の実装ボードの電
位分布像の差像を示す図である。
【図4】従来のフィクスチャを実装ボードに実装した図
である。
【符号の説明】
1 レーザ送受装置 2 電圧検出センサ 3 レーザスキャン装置 4 電位分布像取得装置 5 メモリ 6 差像検出回路 7 透明支持板 8 透明電極 9 電気光学効果物質 10 アルミニウム反射膜 11 軟らか誘電体 12 空隙もしくは軟らかく誘電率の非常に小さな物質 13 実装ボードの配線 14 基板 15 半田 16 フィクスチャのプリント基板 17 接触端子 18 実装ボードの配線 19 実装ボードの基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久住 肇 東京都港区芝五丁目7番1号 日本電気 株式会社内 (56)参考文献 特開 平5−264586(JP,A) 特開 平6−27155(JP,A) 特開 平6−160495(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】電気光学効果物質の表面に透明電極を設
    け、電気光学効果物質の裏面に格子点状の導電性反
    を介して、軟らかい誘電体を設けた電圧検出センサ
    測定実装ボード上の全部または一部に接触させて配置
    、 前記電圧検出センサに対してレーザ光を照射し、その反
    射光を受けるレーザ送受装置と、 レーザ光を実装ボード全面に対して走査するレーザスキ
    ャン装置と、 このレーザスキャン装置からの位置信号及びその位置で
    電圧信号を用いて電位分布像を取得する電位分布像取
    得回路と、 前記電位分布像を記憶しておくメモリと、 前記メモリ内の良品の電位分布像と不良品の電位分布像
    とを比較して差像を得る差像検出回路と、 を備えることを特徴とするボードテスト方式。
  2. 【請求項2】前記レーザ光送受装置は、前記反射光の偏
    光量から前記被測定実装ボードの配線に加わっている電
    圧を検出することを特徴とする請求項2記載のボードテ
    スト方式。
  3. 【請求項3】前記電圧検出センサは、機械的強度を補う
    ため、全体が透明支持板に密着されていることを特徴と
    する請求項1または2記載のボードテスト方式。
JP5102080A 1993-04-28 1993-04-28 ボードテスト方式 Expired - Lifetime JP2629556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5102080A JP2629556B2 (ja) 1993-04-28 1993-04-28 ボードテスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5102080A JP2629556B2 (ja) 1993-04-28 1993-04-28 ボードテスト方式

Publications (2)

Publication Number Publication Date
JPH06308204A JPH06308204A (ja) 1994-11-04
JP2629556B2 true JP2629556B2 (ja) 1997-07-09

Family

ID=14317804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5102080A Expired - Lifetime JP2629556B2 (ja) 1993-04-28 1993-04-28 ボードテスト方式

Country Status (1)

Country Link
JP (1) JP2629556B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757638B2 (en) 2002-01-28 2004-06-29 Xerox Corporation Component fault detection

Also Published As

Publication number Publication date
JPH06308204A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
US5177437A (en) High-density optically-addressable circuit board probe panel and method for use
US5422498A (en) Apparatus for diagnosing interconnections of semiconductor integrated circuits
US4983911A (en) Voltage imaging system using electro-optics
US4736159A (en) Laser probing for solid-state device
JPH06180353A (ja) 電気光学を利用した電圧像形成装置及び方法
US5391985A (en) Method and apparatus for measuring high speed logic states using voltage imaging with burst clocking
US20010035767A1 (en) Deformable liquid crystal sensing head
JPH0627428A (ja) 試験中の表面上の多数の位置における画像を観察する装置およびそれらの位置の容量を観察する方法
JP3150324B2 (ja) 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JPH01182767A (ja) 電気信号サンプリング・プローブ装置
JPH06213975A (ja) 試験中のパネルの表面上の多数の位置における電圧を観察する装置および方法
JP2629556B2 (ja) ボードテスト方式
KR100826505B1 (ko) 회로패턴 검출장치 및 회로패턴 검사방법
JPH11174106A (ja) 液晶駆動基板の検査装置及びその検査方法
JP2014107483A (ja) Obirch検査方法及びobirch装置
JP2908177B2 (ja) 実装ボード解析装置
US6894514B2 (en) Circuit pattern detecting apparatus and circuit pattern inspecting method
JP2591347B2 (ja) 実装ボード検査装置
JP3019798B2 (ja) 回路基板検査方法
JPH07134147A (ja) 信号波形測定装置
JPH06167538A (ja) 光学的にアドレス可能な高密度回路基板プローブ装置及びその利用方法
JPS63133068A (ja) 回路電圧検出装置
JP2004226338A (ja) 回路基板の検査装置
JP2967585B2 (ja) 信号波形検出装置
JP2002014131A (ja) 回路基板の検査方法及び検査装置