JP3019798B2 - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JP3019798B2 JP3019798B2 JP9040699A JP4069997A JP3019798B2 JP 3019798 B2 JP3019798 B2 JP 3019798B2 JP 9040699 A JP9040699 A JP 9040699A JP 4069997 A JP4069997 A JP 4069997A JP 3019798 B2 JP3019798 B2 JP 3019798B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- pad
- probe
- electro
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は回路基板の検査方
法、特にベアチップ実装用パッド等、触針式プローブで
はコンタクトの困難な微細パターンを有する回路基板の
検査方法に関する。
法、特にベアチップ実装用パッド等、触針式プローブで
はコンタクトの困難な微細パターンを有する回路基板の
検査方法に関する。
【０００２】
【従来の技術】従来の回路基板の導通、短絡検査方法と
して、回路基板上のテストパッドにプローブを接触さ
せ、抵抗値を測定して検査する方法がある。図８
（ａ）、（ｂ）は、その一例を示したものである。図８
（ａ）は回路基板の表面、図８（ｂ）は裏面を示してい
る。
して、回路基板上のテストパッドにプローブを接触さ
せ、抵抗値を測定して検査する方法がある。図８
（ａ）、（ｂ）は、その一例を示したものである。図８
（ａ）は回路基板の表面、図８（ｂ）は裏面を示してい
る。
【０００３】ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａ
ｇｅ）等の表面実装型半導体パッケージを半田接続で実
装するための実装用パッド５０−１〜５０−１０は、同
一面上のテストパッド５１−１〜５１−１０を介して、
裏面のテストパッド５２−１〜５２−１０へ接続されて
いる。表裏面のテストパッド間は、普通回路基板に設け
た穴（スルーホール）に導体を充填して行う。導通検査
は、ネットの両端点である実装用パッド５０−１と裏面
のテストパッド５２−１間の抵抗値を測定することによ
り行う。また、短絡検査は、各ネットのテストパッド
間、例えば、テストパッド５１−１とテストパッド５１
−２間の抵抗値を測定することにより行う。
ｇｅ）等の表面実装型半導体パッケージを半田接続で実
装するための実装用パッド５０−１〜５０−１０は、同
一面上のテストパッド５１−１〜５１−１０を介して、
裏面のテストパッド５２−１〜５２−１０へ接続されて
いる。表裏面のテストパッド間は、普通回路基板に設け
た穴（スルーホール）に導体を充填して行う。導通検査
は、ネットの両端点である実装用パッド５０−１と裏面
のテストパッド５２−１間の抵抗値を測定することによ
り行う。また、短絡検査は、各ネットのテストパッド
間、例えば、テストパッド５１−１とテストパッド５１
−２間の抵抗値を測定することにより行う。
【０００４】端子間ピッチの狭い０．４ｍｍピッチＱＦ
Ｐの実装用パッドサイズは、幅０．２ｍｍ、長さ１ｍｍ
程度であり、触針式プローブによるコンタクトが可能で
ある。しかしながら、ベアチップ実装用パッドになる
と、端子間ピッチが２００μｍ以下になり、パッドサイ
ズも１００μｍ以下になる。高密度化の進展によりパッ
ドサイズは益々小さくなる傾向にあり、ピッチ１２０μ
ｍ、パッド幅６０μｍ程度のより微細なタイプもある。
このような回路基板においては、実装用パッド５０−１
〜５０−１０へのプローブ接触が困難となるため、表裏
面のテストパッド間、例えば、テストパッド５１−１と
テストパッド５２−１間までの導通検査を行い、テスト
パッド５１−１と実装パッド５０−１間の検査は行うこ
とができない。
Ｐの実装用パッドサイズは、幅０．２ｍｍ、長さ１ｍｍ
程度であり、触針式プローブによるコンタクトが可能で
ある。しかしながら、ベアチップ実装用パッドになる
と、端子間ピッチが２００μｍ以下になり、パッドサイ
ズも１００μｍ以下になる。高密度化の進展によりパッ
ドサイズは益々小さくなる傾向にあり、ピッチ１２０μ
ｍ、パッド幅６０μｍ程度のより微細なタイプもある。
このような回路基板においては、実装用パッド５０−１
〜５０−１０へのプローブ接触が困難となるため、表裏
面のテストパッド間、例えば、テストパッド５１−１と
テストパッド５２−１間までの導通検査を行い、テスト
パッド５１−１と実装パッド５０−１間の検査は行うこ
とができない。
【０００５】
【発明が解決しようとする課題】従来の触針式プローブ
による回路基板の検査方法では、ベアチップ実装用パッ
ド等を有するような微細な回路パターンには、プローブ
を接触できないため、十分な導通、短絡検査を行えない
という課題がある。
による回路基板の検査方法では、ベアチップ実装用パッ
ド等を有するような微細な回路パターンには、プローブ
を接触できないため、十分な導通、短絡検査を行えない
という課題がある。
【０００６】
【課題を解決するための手段】本発明の回路基板検査方
法は、ベアチップ実装用パッド等微細な回路パターンを
有する回路基板の断線・短絡検査において、検査用に設
けたサイズが大きく触針式プローブによるコンタクトが
可能なテストパッドに触針式プローブで電気信号を給電
し、前記テストパッドと電気的に接続されたサイズが小
さくコンタクトが困難なベアチップ実装用パッドの電位
を電気光学プローブを用いて測定することにより、前記
２つのパッド間の導通、短絡を検査することを特徴とす
る。
法は、ベアチップ実装用パッド等微細な回路パターンを
有する回路基板の断線・短絡検査において、検査用に設
けたサイズが大きく触針式プローブによるコンタクトが
可能なテストパッドに触針式プローブで電気信号を給電
し、前記テストパッドと電気的に接続されたサイズが小
さくコンタクトが困難なベアチップ実装用パッドの電位
を電気光学プローブを用いて測定することにより、前記
２つのパッド間の導通、短絡を検査することを特徴とす
る。
【０００７】また、本発明の回路基板検査方法は、電気
光学プローブが電気光学結晶、レーザ光源、電気光学結
晶の電界中での複屈折変化によるレーザ光の偏光変化を
検出する光学手段、及び前記偏光変化を電気信号に変換
して処理する電気回路で構成されており、前記電気光学
結晶が被測定パッドの配列領域サイズに相当する大きさ
の導体上に設置されており、前記導体が被測定パッドに
微少な空間ギャップをもって対向配置されていることを
特徴とする。
光学プローブが電気光学結晶、レーザ光源、電気光学結
晶の電界中での複屈折変化によるレーザ光の偏光変化を
検出する光学手段、及び前記偏光変化を電気信号に変換
して処理する電気回路で構成されており、前記電気光学
結晶が被測定パッドの配列領域サイズに相当する大きさ
の導体上に設置されており、前記導体が被測定パッドに
微少な空間ギャップをもって対向配置されていることを
特徴とする。
【０００８】さらに、本発明の回路基板検査方法は、電
気光学プローブの先端導体を被測定パッドと微少な空間
ギャップをもって配置される代わりに、前記導体の被測
定パッド側を誘電薄膜で絶縁し、前記誘電薄膜を被測定
パッドに接触させて測定を行うことを特徴とする。ま
た、本発明の回路基板検査方法は、検査用の給電信号
は、触針式プローブで各パッド毎に個別に給電し、前記
電気光学プローブによる測定値が予め設定した範囲に入
っている場合を導通（正常）、小さい場合を断線、大き
い場合を短絡として判定することを特徴とする。
気光学プローブの先端導体を被測定パッドと微少な空間
ギャップをもって配置される代わりに、前記導体の被測
定パッド側を誘電薄膜で絶縁し、前記誘電薄膜を被測定
パッドに接触させて測定を行うことを特徴とする。ま
た、本発明の回路基板検査方法は、検査用の給電信号
は、触針式プローブで各パッド毎に個別に給電し、前記
電気光学プローブによる測定値が予め設定した範囲に入
っている場合を導通（正常）、小さい場合を断線、大き
い場合を短絡として判定することを特徴とする。
【０００９】さらに、本発明の回路基板検査方法は、被
検査回路基板のテストパッドの位置に合わせてプレート
状の台にコンタクトプローブを配置したフィクスチャー
方式の回路基板検査方法において、回路基板上のベアチ
ップ実装用パッドと対向する位置に複数個の導板を組み
込んだフィクスチャーを、被測定基板に対して前記コン
タクトプローブが前記回路基板のテストパッドと電気的
接続を取り、また、前記導板が微少な空間ギャップを保
つように設置し、先端に導体を有する電気光学プローブ
を前記導板に接触させ、該ベアチップ実装用パッド部の
導通、短絡検査を行い、前記電気光学プローブを適当な
移動機構を用いて前記複数個の導板に順次移動してこの
検査を繰り返すことを特徴とする。
検査回路基板のテストパッドの位置に合わせてプレート
状の台にコンタクトプローブを配置したフィクスチャー
方式の回路基板検査方法において、回路基板上のベアチ
ップ実装用パッドと対向する位置に複数個の導板を組み
込んだフィクスチャーを、被測定基板に対して前記コン
タクトプローブが前記回路基板のテストパッドと電気的
接続を取り、また、前記導板が微少な空間ギャップを保
つように設置し、先端に導体を有する電気光学プローブ
を前記導板に接触させ、該ベアチップ実装用パッド部の
導通、短絡検査を行い、前記電気光学プローブを適当な
移動機構を用いて前記複数個の導板に順次移動してこの
検査を繰り返すことを特徴とする。
【００１０】さらに、本発明の回路基板検査法方法は、
前記フィクスチャー方式の検査方法が、前記複数個の導
板を被測定パッドと微少な空間ギャップをもって配置さ
せる代わりに、前記導板の被測定パッド側を誘電薄膜で
絶縁し、前記誘電薄膜を被測定パッドに接触させて測定
を行うことを特徴とする。
前記フィクスチャー方式の検査方法が、前記複数個の導
板を被測定パッドと微少な空間ギャップをもって配置さ
せる代わりに、前記導板の被測定パッド側を誘電薄膜で
絶縁し、前記誘電薄膜を被測定パッドに接触させて測定
を行うことを特徴とする。
【００１１】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。図１は、本発明の回路基板
検査方法の第１の実施の形態を説明するための模式図で
ある。回路基板３上の検査用に設けたサイズが大きく触
針式プローブによるコンタクトが可能なテストパッド５
に、触針式プローブ７で信号源８から電気信号を給電
し、テストパッド５と配線パターン６により電気的に接
続された、サイズが小さく触針コンタクトが困難なベア
チップ実装用パッド４の電位を、先端に導体２を備える
電気光学プローブ１を用いて非接触で測定する。電気光
学プローブ１の検出信号を信号処理部９において基準値
との大小判定を行うことにより、テストパッド５とベア
チップ実装用パッド４間の導通及び他の配線との短絡を
検査する。
して以下に詳細に説明する。図１は、本発明の回路基板
検査方法の第１の実施の形態を説明するための模式図で
ある。回路基板３上の検査用に設けたサイズが大きく触
針式プローブによるコンタクトが可能なテストパッド５
に、触針式プローブ７で信号源８から電気信号を給電
し、テストパッド５と配線パターン６により電気的に接
続された、サイズが小さく触針コンタクトが困難なベア
チップ実装用パッド４の電位を、先端に導体２を備える
電気光学プローブ１を用いて非接触で測定する。電気光
学プローブ１の検出信号を信号処理部９において基準値
との大小判定を行うことにより、テストパッド５とベア
チップ実装用パッド４間の導通及び他の配線との短絡を
検査する。
【００１２】図２は、図１に示した電気光学プローブ１
の一例を説明するための図である。レーザ１９は、戻り
光除去のためのアイソレータ１０と、レーザ光のＳ偏光
成分は全反射させＰ偏光は一部を反射する偏光ビームス
プリッタ１１と、レーザ光を導体２上に設置された電気
光学結晶１３上に集光する第１のレンズ１２と、電気光
学結晶１３の裏面反射膜（図示しない）で反射し電気光
学結晶１３中を往復する間に偏光変化を受け楕円偏光に
なったレーザ光が、再び第１のレンズ１２を通過後偏光
ビームスプリッタ１１で入射方向とは異なる方向に分光
され、その反射光路上に置かれ楕円偏光を直線偏光に変
換するための１／４波長板１４と、レーザ光を直交する
２つのＰ、Ｓ成分に分光するウオラストンプリズム１５
と、分光された２つのレーザ光を受光し、その光強度の
差分を電気信号に変換する受光素子１７とで構成されて
いる。また、電気信号プローブ１は、絶縁ケース１８に
全体が収納されている。
の一例を説明するための図である。レーザ１９は、戻り
光除去のためのアイソレータ１０と、レーザ光のＳ偏光
成分は全反射させＰ偏光は一部を反射する偏光ビームス
プリッタ１１と、レーザ光を導体２上に設置された電気
光学結晶１３上に集光する第１のレンズ１２と、電気光
学結晶１３の裏面反射膜（図示しない）で反射し電気光
学結晶１３中を往復する間に偏光変化を受け楕円偏光に
なったレーザ光が、再び第１のレンズ１２を通過後偏光
ビームスプリッタ１１で入射方向とは異なる方向に分光
され、その反射光路上に置かれ楕円偏光を直線偏光に変
換するための１／４波長板１４と、レーザ光を直交する
２つのＰ、Ｓ成分に分光するウオラストンプリズム１５
と、分光された２つのレーザ光を受光し、その光強度の
差分を電気信号に変換する受光素子１７とで構成されて
いる。また、電気信号プローブ１は、絶縁ケース１８に
全体が収納されている。
【００１３】図３は、図２に示した電気光学プローブ１
の非接触電位測定原理を説明するための図である。電気
光学結晶１３は、上面に透明電極２０、裏面に金属反射
膜２１がそれぞれ蒸着されている。透明電極２０は、電
気グランド２２と接続され、また、金属反射膜２１は導
体２と接続されている。回路基板３のベアチップ実装用
パッド４に電気信号が印加されると、パッド４と透明電
極２０間に導体２を介して電界が発生し、電気光学結晶
１３は、結晶１３中の電界強度に比例して複屈折変化生
じる。
の非接触電位測定原理を説明するための図である。電気
光学結晶１３は、上面に透明電極２０、裏面に金属反射
膜２１がそれぞれ蒸着されている。透明電極２０は、電
気グランド２２と接続され、また、金属反射膜２１は導
体２と接続されている。回路基板３のベアチップ実装用
パッド４に電気信号が印加されると、パッド４と透明電
極２０間に導体２を介して電界が発生し、電気光学結晶
１３は、結晶１３中の電界強度に比例して複屈折変化生
じる。
【００１４】図４は、図３の電気モデルを表した図であ
る。２つのコンデンサの直列接続モデルとして考えるこ
とができる。電気光学結晶１３の透明電極２０と金属反
射膜２１とで構成されるコンデンサを第１のコンデンサ
２３（容量Ｃ１）、また、導体２とベアチップ実装用パ
ッド４とで構成されるコンデンサを第２のコンデンサ２
４（容量Ｃ２）として、パッド４に印加される電圧をＶ
ｉｎとすると、電気光学結晶１３に誘起される電圧（Ｖ
１）は、 Ｖ１＝Ｃ２／（Ｃ１＋Ｃ２）×Ｖｉｎ・・・（１） で与えられる。電気光学結晶１３は、この電圧（Ｖ１）
に比例した複屈折変化を生じる。
る。２つのコンデンサの直列接続モデルとして考えるこ
とができる。電気光学結晶１３の透明電極２０と金属反
射膜２１とで構成されるコンデンサを第１のコンデンサ
２３（容量Ｃ１）、また、導体２とベアチップ実装用パ
ッド４とで構成されるコンデンサを第２のコンデンサ２
４（容量Ｃ２）として、パッド４に印加される電圧をＶ
ｉｎとすると、電気光学結晶１３に誘起される電圧（Ｖ
１）は、 Ｖ１＝Ｃ２／（Ｃ１＋Ｃ２）×Ｖｉｎ・・・（１） で与えられる。電気光学結晶１３は、この電圧（Ｖ１）
に比例した複屈折変化を生じる。
【００１５】図５（ａ）、（ｂ）は、図３、図４で説明
した原理に基づき、導通、短絡検出を説明するための図
である。図５（ａ）は、正常な導通状態を示している。
対応するテストパッドから検査対象ベアチップ実装用パ
ッド４−４に信号を印加すると、２つのパッド間配線が
導通している場合には、該当するベアチップ実装用パッ
ド４−４と電気光学プローブ１の導体２間に電界２５が
発生し、これに比例した検出信号が得られる。また、も
し２つのパッド間配線が断線している場合には電界が発
生しないため、検出信号は得られないか、もしくは導通
の場合より小さくなるため、断線検出が可能である。
した原理に基づき、導通、短絡検出を説明するための図
である。図５（ａ）は、正常な導通状態を示している。
対応するテストパッドから検査対象ベアチップ実装用パ
ッド４−４に信号を印加すると、２つのパッド間配線が
導通している場合には、該当するベアチップ実装用パッ
ド４−４と電気光学プローブ１の導体２間に電界２５が
発生し、これに比例した検出信号が得られる。また、も
し２つのパッド間配線が断線している場合には電界が発
生しないため、検出信号は得られないか、もしくは導通
の場合より小さくなるため、断線検出が可能である。
【００１６】図５（ｂ）は、検査対象ベアチップ実装用
パッド４−４が他のパッド４−６と短絡した状態を示し
ている。この場合、検査対象ベアチップ実装用パッド４
−４と導体２以外に、短絡しているパッド４−６と導体
２間にも電界２５′が発生し、導通の場合より大きな検
出信号が得られるため、短絡検出が可能である。
パッド４−４が他のパッド４−６と短絡した状態を示し
ている。この場合、検査対象ベアチップ実装用パッド４
−４と導体２以外に、短絡しているパッド４−６と導体
２間にも電界２５′が発生し、導通の場合より大きな検
出信号が得られるため、短絡検出が可能である。
【００１７】図６は、本発明の第２の実施の形態を示す
図である。この実施の形態では図２に示した電気光学プ
ローブ１の導体２を誘電薄膜２６で絶縁している。すな
わち、導体２の裏面は、誘電薄膜２６で絶縁されてい
る。この場合の検査は、電気光学プローブ１の導体２を
誘電薄膜２６を介して、被検査回路基板３と接触させて
行う。次に、この効果を説明する。式（１）から、Ｃ
２、すなわち、導体２とベアチップ実装用パッド４間の
容量が大きいほど、電気光学結晶１３に誘起される電圧
（Ｖ１）は大きくなることがわかる。従って、空気より
誘電率の大きい誘電薄膜２６を導体２の裏面に蒸着し、
被検査回路基板３と接触させることにより、検出感度の
向上が図れる。
図である。この実施の形態では図２に示した電気光学プ
ローブ１の導体２を誘電薄膜２６で絶縁している。すな
わち、導体２の裏面は、誘電薄膜２６で絶縁されてい
る。この場合の検査は、電気光学プローブ１の導体２を
誘電薄膜２６を介して、被検査回路基板３と接触させて
行う。次に、この効果を説明する。式（１）から、Ｃ
２、すなわち、導体２とベアチップ実装用パッド４間の
容量が大きいほど、電気光学結晶１３に誘起される電圧
（Ｖ１）は大きくなることがわかる。従って、空気より
誘電率の大きい誘電薄膜２６を導体２の裏面に蒸着し、
被検査回路基板３と接触させることにより、検出感度の
向上が図れる。
【００１８】図７は、本発明の第３の実施の形態を説明
するための模式図である。コンタクトプローブ２９が多
数埋め込まれたフィクスチャー２７−１、２７−２の一
部に、ベアチップ実装用パッドの位置に合わせて、導板
２８−１、２８−２が組み込まれている。導板２８−
１、２８−２は、回路基板３に対して、微少な空間ギャ
ップを保って、あるいは導板２８−１、２８−２の裏面
が誘電薄膜で蒸着されている場合には接触させてそれぞ
れ配置される。この実施の形態においては、フィクスチ
ャー２７−１の上面側から導板２８−１、２８−２に電
気接続が得られるように、検査用のコンタクトパッド３
０−１、３０−２を設けてある。この導板組込型フィク
スチャー２７−１上で、電気光学プローブ１を移動さ
せ、コンタクトパッド３０−１、３０−２との電気接続
を取ることにより、複数箇所のベアチップ実装用パッド
部の検査が行える。
するための模式図である。コンタクトプローブ２９が多
数埋め込まれたフィクスチャー２７−１、２７−２の一
部に、ベアチップ実装用パッドの位置に合わせて、導板
２８−１、２８−２が組み込まれている。導板２８−
１、２８−２は、回路基板３に対して、微少な空間ギャ
ップを保って、あるいは導板２８−１、２８−２の裏面
が誘電薄膜で蒸着されている場合には接触させてそれぞ
れ配置される。この実施の形態においては、フィクスチ
ャー２７−１の上面側から導板２８−１、２８−２に電
気接続が得られるように、検査用のコンタクトパッド３
０−１、３０−２を設けてある。この導板組込型フィク
スチャー２７−１上で、電気光学プローブ１を移動さ
せ、コンタクトパッド３０−１、３０−２との電気接続
を取ることにより、複数箇所のベアチップ実装用パッド
部の検査が行える。
【００１９】
【発明の効果】本発明の回路基板検査方法は、従来の触
針式プローブによる回路基板の検査方法が、コンタクト
可能なパターンサイズに制限があり、ベアチップ実装用
パッド等微細な回路パターンには対応できないのに対し
て、テストパッドに触針式プローブで電気信号を給電
し、これと電気的に接続された微細なベアチップ実装用
パッドの電位を電気光学プローブで測定することによ
り、２つのパッド間の導通検査を行うことができる。さ
らに、電気光学結晶が被測定パッドの配列領域サイズに
相当する大きさの導体上に設置される構造にすること
で、１回の位置合わせで対応する領域内の多数パッドの
導通のみならず短絡検査を同時に行うことができ、高速
検査が可能である。
針式プローブによる回路基板の検査方法が、コンタクト
可能なパターンサイズに制限があり、ベアチップ実装用
パッド等微細な回路パターンには対応できないのに対し
て、テストパッドに触針式プローブで電気信号を給電
し、これと電気的に接続された微細なベアチップ実装用
パッドの電位を電気光学プローブで測定することによ
り、２つのパッド間の導通検査を行うことができる。さ
らに、電気光学結晶が被測定パッドの配列領域サイズに
相当する大きさの導体上に設置される構造にすること
で、１回の位置合わせで対応する領域内の多数パッドの
導通のみならず短絡検査を同時に行うことができ、高速
検査が可能である。
【図１】本発明の第１の実施の形態の回路基板検査方法
を説明するための図である。
を説明するための図である。
【図２】本発明の第１の実施の形態に用いる電気光学プ
ローブの一例を説明するための図である。
ローブの一例を説明するための図である。
【図３】本発明の第１の実施の形態における電気光学プ
ローブの非接触電位測定原理を説明するための図であ
る。
ローブの非接触電位測定原理を説明するための図であ
る。
【図４】本発明の第１の実施の形態における電気光学プ
ローブ測定部の電気モデルを表した図である。
ローブ測定部の電気モデルを表した図である。
【図５】（ａ），（ｂ）は本発明の第１の実施の形態に
おける導通、短絡検出を説明するための図である。
おける導通、短絡検出を説明するための図である。
【図６】本発明の電気光学プローブの導体を誘電薄膜で
絶縁した第２の実施の形態を説明するための図である。
絶縁した第２の実施の形態を説明するための図である。
【図７】本発明の第３の実施形態を説明するための図で
ある。
ある。
【図８】（ａ），（ｂ）は従来例を説明するための図で
ある。
ある。
１ 電気光学プローブ ２ 導体 ３ 回路基板 ４，４−１〜７，５０−１〜１０ ベアチップ実装用
パッド ５，５１−１〜１０，５２−１〜１０ テストパッド ６ 配線パターン ７ 触針式プローブ ８ 信号源 ９ 信号処理部 １０ アイソレータ １１ 偏光ビームスプリッタ １２ 第１のレンズ １３ 電気光学結晶 １４ １／４波長板 １５ ウオラストンプリズム １６ 第２のレンズ １７ 受光素子 １８ ケース １９ レーザ ２０ 透明電極 ２１ 金属反射膜 ２２ 電気グランド ２３ 第１のコンデンサ ２４ 第２のコンデンサ ２５，２５′ 電界 ２６ 誘電薄膜 ２７−１，２７−２ フィクスチャー ２８−１，２８−２ 導板 ２９ コンタクトプローブ ３０−１，３０−２ コンタクトパッド
パッド ５，５１−１〜１０，５２−１〜１０ テストパッド ６ 配線パターン ７ 触針式プローブ ８ 信号源 ９ 信号処理部 １０ アイソレータ １１ 偏光ビームスプリッタ １２ 第１のレンズ １３ 電気光学結晶 １４ １／４波長板 １５ ウオラストンプリズム １６ 第２のレンズ １７ 受光素子 １８ ケース １９ レーザ ２０ 透明電極 ２１ 金属反射膜 ２２ 電気グランド ２３ 第１のコンデンサ ２４ 第２のコンデンサ ２５，２５′ 電界 ２６ 誘電薄膜 ２７−１，２７−２ フィクスチャー ２８−１，２８−２ 導板 ２９ コンタクトプローブ ３０−１，３０−２ コンタクトパッド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/02
Claims (5)
- 【請求項１】 ベアチップ実装用パッド等微細な回路パ
ターンを有する回路基板の、検査用に設けたサイズが大
きく触針式プローブによるコンタクトが可能なテストパ
ッドに触針式プローブで電気信号を給電し、前記テスト
パッドと電気的に接続されたサイズが小さくコンタクト
が困難なベアチップ実装用パッドの電位を電気光学プロ
ーブを用いて測定することにより、前記２つのパッド間
の導通、短絡を検査する回路基板検査方法において、前
記電気光学プローブは、電気光学結晶、レーザ光源、電
気光学結晶の電界中での複屈折変化によるレーザ光の偏
光変化を検出する光学手段、及び前記偏光変化を電気信
号に変換して処理する電気回路で構成され、前記電気光
学結晶が被測定パッドの配列領域サイズに相当する大き
さの導体上に設置されており、前記導体が被測定パッド
に微少な空間ギャップをもって対向配置されていること
を特徴とする回路基板検査方法。 - 【請求項２】 請求項１記載の回路基板検査方法におい
て、電気光学プローブの先端導体を被測定パッドと微少
な空間ギャップをもって配置させる代わりに、前記導体
の被測定パッド側を誘電薄膜で絶縁し、前記誘電薄膜を
被測定パッドに接触させて測定を行うことを特徴とする
回路基板検査方法。 - 【請求項３】 検査用の給電信号は、触針式プローブで
各パッド毎に個別に給電し、前記電気光学プローブによ
る測定値が予め設定した範囲に入っている場合を導通
（正常）、小さい場合を断線、大きい場合を短絡として
判定することを特徴とする請求項１または２記載の回路
基板検査方法。 - 【請求項４】 被検査回路基板のテストパッドの位置に
合わせてプレート状の台にコンタクトプローブを配置し
たフィクスチャー方式の回路基板検査方法において、回
路基板上のベアチップ実装用パッドと対向する位置に複
数個の導板を組み込んだフィクスチャーを、被測定基板
に対して前記コンタクトプローブが前記回路基板のテス
トパッドと電気的接続を取り、また、前記導板が微少な
空間ギャップを保つように設置し、先端に導体を有する
電気光学プローブを前記導板に接触させ、該ベアチップ
実装用パッド部の導通、短絡検査を行い、前記電気光学
プローブを移動機構を用いて前記複数個の導板に順次移
動してこの検査を繰り返すことを特徴とする回路基板検
査方法。 - 【請求項５】 請求項４記載の回路基板検査方法におい
て、前記複数個の導板を被測定パッドと微少な空間ギャ
ップをもって配置させる代わりに、前記導板の被測定パ
ッド側を誘電薄膜で絶縁し、前記誘電薄膜を被測定パッ
ドに接触させて測定を行うことを特徴とする回路基板検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040699A JP3019798B2 (ja) | 1997-02-25 | 1997-02-25 | 回路基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9040699A JP3019798B2 (ja) | 1997-02-25 | 1997-02-25 | 回路基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10239375A JPH10239375A (ja) | 1998-09-11 |
| JP3019798B2 true JP3019798B2 (ja) | 2000-03-13 |
Family
ID=12587826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9040699A Expired - Lifetime JP3019798B2 (ja) | 1997-02-25 | 1997-02-25 | 回路基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019798B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4277398B2 (ja) * | 1999-03-26 | 2009-06-10 | 富士通株式会社 | 配線板の検査装置 |
| CN103985701A (zh) * | 2013-02-08 | 2014-08-13 | 欣兴电子股份有限公司 | 封装基板及其检测方法 |
| CN107272046B (zh) * | 2017-06-09 | 2023-10-03 | 东莞中子科学中心 | 用于测量束流剖面的探测器 |
-
1997
- 1997-02-25 JP JP9040699A patent/JP3019798B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10239375A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0627428A (ja) | 試験中の表面上の多数の位置における画像を観察する装置およびそれらの位置の容量を観察する方法 | |
| CA1313223C (en) | Electro-optic measurements of voltage waveforms on electrical conductors | |
| JPH01182767A (ja) | 電気信号サンプリング・プローブ装置 | |
| JPH06213975A (ja) | 試験中のパネルの表面上の多数の位置における電圧を観察する装置および方法 | |
| JP3019798B2 (ja) | 回路基板検査方法 | |
| TWI269878B (en) | Circuit pattern detector and circuit pattern detecting method | |
| JPH08105926A (ja) | 配線パターン検査装置及び配線パターン検査方法 | |
| JP3075223B2 (ja) | プリント基板検査装置およびその検査方法 | |
| JP4003371B2 (ja) | 回路基板の検査装置及び回路基板の検査方法 | |
| EP0616225A2 (en) | Electro-optic probe | |
| JP2002310933A (ja) | 回路基板の検査装置および検査方法ならびに電気光学素子 | |
| US6894514B2 (en) | Circuit pattern detecting apparatus and circuit pattern inspecting method | |
| JP2735048B2 (ja) | 電子部品の半田接続検査方法及び検査装置 | |
| JP2002014131A (ja) | 回路基板の検査方法及び検査装置 | |
| JP2900856B2 (ja) | プリント基板の信号波形測定装置 | |
| JPH03167490A (ja) | 実装プリント板試験装置 | |
| JP2591347B2 (ja) | 実装ボード検査装置 | |
| JP3097649B2 (ja) | 電界検出プローブを用いたデジタルｉｃの半田接続検査方法 | |
| JP2005172730A (ja) | 回路基板の断線検査装置 | |
| JPH10311859A (ja) | 回路基板検査装置 | |
| JP2003185696A (ja) | 回路パターン検出装置、回路パターン検出方法および回路パターン検査方法 | |
| JP2010217116A (ja) | 電気信号計測用プローブおよび電気信号計測システム | |
| JP2005017024A (ja) | 回路基板の検査装置 | |
| JPH0658975A (ja) | 基板試験装置 | |
| JPH04259862A (ja) | プリント基板試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |