JP2628160B2

JP2628160B2 - 表示装置

Info

Publication number: JP2628160B2
Application number: JP62072843A
Authority: JP
Inventors: 富男尾立; 権太郎北角
Original assignee: Okaya Electric Industry Co Ltd
Current assignee: Okaya Electric Industry Co Ltd
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1997-07-09
Anticipated expiration: 2012-07-09
Also published as: JPS63237090A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、LED（Light Emitting Diode）等のドット
マトリクス表示素子を用いて文字、図形、記号等の信号
の表示を行う表示装置に利用して有効な技術に関するも
のである。

［従来の技術］従来のこの種の表示装置における表示パネル周辺の表
示駆動機構を第４図に基づいて説明すると以下の通りで
ある。

第４図において、符号41は表示パネルであり、この表
示パネル41は、LEDがXY方向に所定個数ずつそれぞれマ
トリクス状に配設されている。

この表示パネル41の上部にはシフトレジスタ42および
ラッチ部43が設けられており、このシフトレジスタ42に
データが順次格納されて所定ビット量になるとシフトク
ロック信号SCの制御によりラッチ部43に出力されるよう
になっている。ラッチ部43では一時格納された一定ビッ
ト信号のデータをラッチクロック信号LCの制御により表
示パネル41に出力し、これを列コントロール部44の制御
により１ラインLn中のLED群の点灯制御を行うものであ
る。

このような１ラインLnずつの点灯制御を、目にちらつ
きを感じさせない程度の速度で列コントロール部44の制
御により順次繰り返すと、表示パネル41に図形・記号等
を表示することができるのである。そして、一定周波数
でこの発光画像をＸ方向に少しずつずらしながら繰り返
し更新させていくことにより、Ｘ方向へのスクロール表
示が可能になるのである。なお、この原理は縦長のスク
ロール表示機構でも同様のものである。

ところで、上記表示技術において、表示パネルの設置
場所、あるいは表示内容の都合で表示パネルの表示桁数
を変更したい場合、たとえばＸ方向にスクロール表示範
囲を拡大したい場合には、表示パネルを構成する増設表
示パネルをＸ方向に追加することが考えられる。

［発明が解決しようとする問題点］ところが、上記のように単に増設表示パネルを追加接
続しただけでは、既存の表示パネル部分から増設表示パ
ネル部分へのスクロール表示を円滑に行うことは困難で
ある。

これを具体例で説明すると以下の通りである。

たとえば、第４図に示す表示桁数が20桁であり、１単位
のキャラクタが16×16個のドットマトリクスで表示され
るとした場合、図示されないメモリより取り出された表
示データは20×16＝320ビットが１単位となりこの単位
でシフトレジスタ42内に格納されて、順次ラッチ43に出
力されて１ラインLnのLEDの点灯制御が行われることと
なる。このため、表示パネルを増設してＸ方向の表示部
分を拡大した場合には円滑なスクロール表示を実現する
ために、増設表示パネルに対して独立した表示制御を行
う必要があり、このため、信号線の本数の増加あるいは
複雑なハードウエアの追加開発が必要であった。これに
ともなって、信号線の増加による接続不良や表示動作の
不良等の信頼性の低下、あるいはハードウエアの追加に
よるコスト高等の問題点を生じていた。

本発明は、上記問題点に着目してなされたものであ
り、その目的は複雑なハードウエアの変更あるいは信号
線の本数を増大させることなく容易に表示部の増設を行
うことのできる表示技術を提供することにある。

［問題点を解決するための手段］本発明は、主表示部と該主表示部に対して着脱可能な
桁数追加用の増設表示部とを有しており、上記主表示部
はXYドットマトリクス状に画素子群が配列された表示パ
ネルと、画像信号データを記憶するメモリに対して表示
アドレス発生部によって指示されたアドレスを選択する
アドレス選択部と、増設表示部の装着段数に対応したア
ドレス発生指示を上記表示アドレス発生部に選択的に行
わせるアドレス発生制御部と、メモリから取り出された
データをシリアル信号に変換する変換部と、該シリアル
信号を蓄積するシフトレジスタと、該シフトレジスタか
らの出力を一時保持しラッチクロック信号の制御により
Ｘ方向またはＹ方向のいずれか一方の画素子ラインに出
力するラッチ部と、Ｘ方向またはＹ方向のいずれか他方
の画素子ラインを走査制御するコントロール部とを有し
ており、上記増設表示部はXYドットマトリクス状に画素
子群が配列された増設パネルと、上記シフトレジスタと
接続される増設シフトレジスタと、この増設シフトレジ
スタからの出力を一時保持し上記ラッチクロック信号と
同期して増設パネルに出力する増設ラッチ部とを有して
おり、上記メモリにはあらかじめ主データと増設データ
とを記憶させておき、この主データとともに増設データ
を選択的に主表示部のシフトレジスタに入力するととも
に、シフトレジスタからは主データのみをラッチ部に出
力し、増設データは増設表示部の増設シフトレジスタに
出力されるようにしたものである。

［作用］上記した手段によれば、主表示部のための主データと
増設表示部のための増設データとを予めメモリに記憶さ
せておき、この両データを選択的に主表示部のシフトレ
ジスタに入力し、シフトレジスタでは主データのみをラ
ッチ部に出力し、増設データは増設表示部の増設シフト
レジスタに出力する。そして、ラッチクロック信号の制
御により、ラッチ部は主データをＸ方向またはＹ方向の
いずれか一方の画素子ラインに出力すると共に、上記ラ
ッチクロック信号と同期して増設ラッチ部は増設データ
を増設パネルに出力する。このため、メモリに記憶され
た設定増設データの範囲内ならば増設表示部を任意の数
だけ追加して表示桁数を増加させることができ、しかも
桁数の追加に際して信号線の増加あるいはハードウエア
の変更を要することなく主表示部の表示パネルの表示と
増設パネルの表示とが連動した一体的なスクロール表示
が実現され、低コストでかつ信頼性の高い汎用表示装置
を提供できる。

また、アドレス発生制御部により、増設表示部の装着
段数に対応したアドレス発生指示を表示アドレス発生部
に選択的に行わせるため、増設表示部の装着段数に対応
したアドレス指定がメモリに対して行われ、データ転送
の遅延化が防止される。

［実施例］以下、図面に基づいて本発明の実施例を説明する。

第１図は本発明の一実施例である表示装置を示す説明
図、第２図はこの表示装置のシフトレジスタとラッチ部
の説明図、第３図はこの表示装置におけるデータの構成
を示す概念図である。

本実施例は、たとえば画素子として縁および赤の２色
のLED群を使用した横長のスクロール表示装置である。

同図において符号2,2は画像信号データを記憶するメ
モリであり、このメモリ２は、CPU（Central Processin
g Unit）３の指示に基づいてメモリ２へのデータの書き
込み及び読み出しのアドレスを選択するアドレス選択部
４を有している。このアドレス選択部４はたとえばマル
チプレクサ（Multiplexer）等で構成されており、表示
アドレス発生部５により指示されたアドレスに基づいて
上記メモリ２に対して読み込みおよび書き込みのアドレ
スを選択するようになっている。

なお、第１図ではアドレス選択部４に対して２個のメ
モリ2,2が接続されているが、これはCPU3と後述の変換
器６が、メモリ２に対して競合してアクセスしたときに
両者のアクセスタイムを短縮するためのものであり、し
たがって、両メモリ2,2はそれぞれ同一の構成のもので
ある。

また、メモリ２に対するアクセス競合の際の解決方法と
しては図示しないが、メモリを単一で構成してこのメモ
リとアドレス選択部との間にバスアービター（Bus Arbi
ter）等のアクセス制御機構を介挿されてもよい。

上記アドレス選択部４には変換器６が接続されてお
り、この変換器６はアドレス選択部４を介してメモリ２
から取り出されてパラレルな状態の赤信号（以下単にＲ
信号という）と緑信号（以下単にＧ信号という）とを各
色毎のシリアル信号に変換するものである。この変換器
６で並び変えられたＲ信号群およびＧ信号群のデータは
切換部７を経てシフトレジスタ８に出力される。ところ
で、本実施例におけるシフトレジスタ８の構成をさらに
詳しく説明すると、第２図に示すようにシフトレジスタ
８はＲレジスタ8aとＧレジスタ8bとからなり、各レジス
タ8a,8bには切換部７によって振り分けられたＲ信号と
Ｇ信号とがそれぞれ順次格納されるようになっている。
各レジスタ8a,8bに一定量のデータが格納されると、こ
のデータ群はラッチ部9a,9bに出力され、さらにラッチ
部9a,9bは同期回路13からのラッチクロック信号LCの制
御によりデータ群を表示パネル10に出力する。これによ
り、列コントロール11により指定されたラインLnの所定
LEDを点灯させる。この点灯を列コントロール部11によ
り高速で順次周期的に繰り返すことにより表示パネルに
は文字あるいは図形等が表示される。

ところで、本実施例では上記に説明したような主表示
部に対して、増設表示部としての増設表示パネル20a,20
b・・・を追加接続することによって、Ｘ方向に表示桁
数を増加させることが可能である。

このような増設表示パネル20a,20bは、それぞれ増設
シフトレジスタ18a,18bおよび増設ラッチ部19a,19bをそ
れぞれ有しているユニット形式の構造となっている。

ここで、このような増設表示部を接続した場合の本表
示装置１において、データの流れについてさらに詳しく
説明すると以下の通りである。

たとえば主表示部の表示パネルが20桁表示のものであ
り、１桁が16×16個のLEDで構成されており、これに対
して表示桁数を２桁追加するために２個の増設表示部を
増設した場合、以下のようになる。

まず、メモリ２には第３図に示すように、20桁×16ド
ット＝320ビットの主データD_Mと２桁×16ドット＝32ビ
ットの増設データD_Sとが一つの群データを構成してそれ
ぞれ記憶されている。上記増設データD_Sはさらに16ビッ
トずつの第１増設データD_S1と第２増設データD_S2とから
なり、それぞれ増設表示パネル20a,20bの表示信号とし
て機能する。これらの主データD_MとD_Sは、それぞれＲ信
号とＧ信号とについてパラレルに記憶されているがここ
では説明を簡単にするためにＲ信号データとＧ信号デー
タとをまとめて１つのデータとして説明する。

これら主データD_Mと増設データD_Sとはメモリ２内の所
定アドレスにそれぞれ書き込まれており、表示アドレス
発生部５の指示によりアドレス選択部４を通じて順次変
換器６に出力される。変換器６でシリアル信号に変換さ
れた主データD_Mと増設データD_Sとは切換部７を経てシフ
トレジスタ８に出力される。ところで、ここでシフトレ
ジスタ８内に格納されるのは主データD_Mのみであり、増
設データD_Sはこのシフトレジスタ８内には格納されな
い。このとき、この増設データD_Sは第１図に示すような
表示部の増設がされているときにはシフトレジスタ８よ
り増設シフトレジスタ18a,18b側に出力される。

ところで、本実施例のように２個の増設パネル20a,20
bを追加接続した場合、シフトレジスタ８より出力され
る第１増設データD_S1と第２増設データD_S2とはそのまま
第１の増設パネル20aの増設シフトレジスタ18aに入力さ
れるが、この第１の増設シフトレジスタ18aでは第１増
設データ、D_S1のみを取り込んで格納し、第２増設デー
タD_S2はそのまま第２のシフトレジスタ18b側に出力され
る。この結果、第１の増設シフトレジスタ18aより出力
された第２増設データは第２の増設シフトレジスタ18b
に格納される。このようにして、各増設データD_S1，D_S2
はそれぞれ対応した増設シフトレジスタ18a,18bに格納
されることとなり、さらに各増設ラッチ部19a,19bより
ラッチクロック信号LCに同期して各増設表示パネル20a,
20bに出力されてそれぞれのラインL_nS1，L_nS2の所定LED
をそれぞれ点灯させる。この結果、増設表示パネル20a,
20bの表示は主表示部である表示パネル10上の表示と連
動されて一体的な文字・記号等のスクロール表示が実現
される。

ところで、上記の例においては２つの増設表示パネル
20a,20bを追加接続して２桁の追加表示を可能にした状
態を説明したが、これらの増設表示部20a,20bを接続し
ない場合には、表示は主表示部の表示パネル10のみで行
われることになり、増設データD_S1，D_S2は不要データと
してシフトレジスタ８より廃棄される。

このように増設表示パネル20a,20bを追加接続しない
場合には、表示アドレス発生部５に対して表示パネル10
の桁数に対応した主データD_Mのみを読み出すようにする
ため、アドレス発生制御部12によってメモリ２へのアド
レス指定を選択的に行うようにしてもよい。

また、１個の増設表示パネル20aのみを接続する場合
には、同様にしてアドレス発生制御部12の制御により、
メモリ２の主データD_Mと第１増設データD_S1のアドレス
のみを指定するように制御してもよい。

このように、本実施例によれば以下の効果を得ること
ができる。

（１）あらかじめメモリ２内に主データD_Mと増設データ
D_Sとを記憶させておき、これらのデータを選択的に出力
させる構造とすることにより、メモリ２内に記憶された
増設データD_Sの最大桁数範囲内ならば任意の数だけ増設
表示パネルを追加接続することができ、しかも桁数の追
加に際しては別系統の制御系を必要としないため、信号
線の増加により接続の複雑化および接続信頼性の低下を
防止できる。

（２）アドレス発生制御部12を設けて増加桁数に対応し
たアドレス指定をメモリ２に対して行うことにより、デ
ータ転送の遅延化を防止できる。

以上本発明を実施例に基づき具体的に説明したが、本
発明は上記実施例に限定されるものではなく、その要旨
を逸脱しない範囲で種々変更可能である。

たとえば、上記実施例では、増設表示パネルを２個追
加接続した場合についてのみ説明したが、１個のみの接
続あるいは３個以上の接続を行う場合であっても同様で
ある。３個以上の増設表示パネルを追加接続して桁数を
拡大する場合には、これに対応してアドレス発生制御部
12によりメモリ２のアドレス指定を変更する必要があ
る。

以上の説明では本発明をその利用分野である、いわゆ
るLEDを用いた表示装置に適用した場合について説明し
たが、これに限定されるものではなく、たとえば放電管
等による表示装置にも適用できる。

［発明の効果］本発明によれば、メモリに記憶された設定増設データ
の範囲内ならば増設表示部を任意の数だけ追加して表示
桁数を増加させることができ、しかも桁数の追加に際し
て信号線の増加あるいはハードウエアの変更を要するこ
となく主表示部の表示パネルの表示と増設パネルの表示
とが連動した一体的なスクロール表示が実現され、低コ
ストでかつ信頼性の高い汎用表示装置を提供できる。

また、アドレス発生制御部により、増設表示部の装着
段数に対応したアドレス発生指示を表示アドレス発生部
に選択的に行わせるため、増設表示部の装着段数に対応
したアドレス指定がメモリに対して行われ、データ転送
の遅延化を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例である表示装置を示す説明
図、第２図は、上記実施例の表示装置のシフトレジスタ
とラッチ部の説明図、第３図は同じく上記実施例の表示
装置におけるデータの構成を示す概念図、第４図は従来
の表示装置における表示パネル周辺の表示駆動機構を示
す説明図である。１……表示装置、２……メモリ、３……CPU、４……ア
ドレス選択部、５……表示アドレス発生部、６……変換
器、７……切換部、８……シフトレジスタ、8a……Ｒレ
ジスタ、8b……Ｇレジスタ、9,9a,9b……ラッチ部、10
……表示パネル、11……列コントロール部、12……アド
レス発生制御部、13……同期回路、18a,18b……増設シ
フトレジスタ、19a,19b……増設ラッチ部、20a,20b……
増設表示パネル、41……表示パネル、42……シフトレジ
スタ、43……ラッチ部、44……列コントロール、D_M……
主データ、D_S1，D_S2……増設データ。

Claims

(57)【特許請求の範囲】

【請求項１】主表示部と該主表示部に対して着脱可能な
桁数追加用の増設表示部とを有しており、上記主表示部
はXYドットマトリクス状に画素子群が配列された表示パ
ネルと、画像信号データを記憶するメモリに対して表示
アドレス発生部によって指示されたアドレスを選択する
アドレス選択部と、増設表示部の装着段数に対応したア
ドレス発生指示を上記表示アドレス発生部に選択的に行
わせるアドレス発生制御部と、メモリから取り出された
データをシリアル信号に変換する変換部と、該シリアル
信号を蓄積するシフトレジスタと、該シフトレジスタか
らの出力を一時保持しラッチクロック信号の制御により
Ｘ方向またはＹ方向のいずれか一方の画素子ラインに出
力するラッチ部と、Ｘ方向またはＹ方向のいずれか他方
の画素子ラインを走査制御するコントロール部とを有し
ており、上記増設表示部はXYドットマトリクス状に画素
子群が配列された増設パネルと、上記シフトレジスタと
接続される増設シフトレジスタと、この増設シフトレジ
スタからの出力を一時保持し上記ラッチクロック信号と
同期して増設パネルに出力する増設ラッチ部とを有して
おり、上記メモリにはあらかじめ主データと増設データ
とを記憶させておき、この主データとともに増設データ
を選択的に主表示部のシフトレジスタに入力するととも
に、シフトレジスタからは主データのみをラッチ部に出
力し、増設データは増設表示部の増設シフトレジスタに
出力されるようにしたことを特徴とする表示装置。