JPS62121580A - 画像転写装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像メモリ上で高速な転写の行える画像転写装
置に関する。

（発明の技術的背県） 一般に画像処理装置にはある領域の画像を他の［に転写
を行う画像転写装置が備えられるが、この画像転写装置
としては例えば第９図に示されるようなものがある。

同図に示されるようにこの画像転写装置は、中央処理装
置（ＣＰＬＪ）を含む画像処理回路１と、ランダムアク
セスメモリ（ＲＡＭ）からなりビット単位で画像データ
を記憶できる画像メモリ３と、マルチプレクサからなる
データセレクタ５と、セレクタからなるライトパルス選
択回路７と、シフトレジスタからなるパラレルシリアル
変換回路（Ｐ／Ｓ変換回路）９からなる。

同図において一点鎖線で囲んだ領域はある一面の画像転
写に係る装置を示し、画面が複数枚あるどきには一点鎖
線で囲まれた装置が画面の数だけ存在する。

第１０図は画像メモリ３の構成図であり、この画像メモ
リ３は１０２４Ｘ１０２４ドツトのメモリであり、画像
データを記憶するため１ビット単位で各メモリＩＣが割
り付けられており、ドツトゝ■″１■９・・・の番号に
よる区別がＩＣの区別に４１応する。例えば１■“のド
ツトを担当するメモリＩＣ１個は１０２４Ｘ６４ビツト
以上のメモリ容量が必要となる。また１ｗｏｒｄ１６ビ
ツト甲位でアドレスが割付けられており１ＷＯｒｄ内の
ビットすべてが異なるＩＣメモリで構成されているため
ライトパルスをコントロールすることにより後述するよ
うに１ビット単位で書き込みができる。

データセレクタ５は画像メモリ３から出力される画像デ
ータ１６ビツトのうち必要な１ビツトを選択し、これを
画像処理回路１に送る。画像処理回路１はアドレスバス
１１を介して画像メモリ３のアドレスを指定し、データ
セレクタ５から送られてくる１ビツトの画像データを１
６ビツトのデータバス１３上に同一データとしてのせて
画像メモリ３に送出し、ライトパルス選択回路７にコン
トロール信号を送る他、内部のスイッチ１５゜１７を切
換えて転送元の画像メモリ３と転送先の画像メモリ３を
選択する。ライトパルス選択回路７は画像処理回路１か
らの指示により画像メモリ３を構成する複数のメモリＩ
Ｃのうち所定のものを選択し、これにライトパルスを供
給する。Ｐ／Ｓ変換回路９は画像メモリ３から出力され
るパラレルな画像データをシリアルな信号に変換してデ
ィスプレイ（図示せず）に送る。

次に第１１図に示すように画像メｔりの領Ｖ１．への画
像データを領ｌＩｉ！Ｂに転写する場合の動作について
説明する。

画像処理回路１のスイッチ１５は端子１つに接続してお
り、スイッチ１７は端子２１に接続している状態で、画
像処理回路１がアドレスバス１１を介して？ドレスＸ　
Ｘ　１４を指定すると、画像メモリ３から領域へに相当
する１６ビツトの画像データ゛５１１１０００１１１０
１１１１１’が出力される。第１２図は領域への画像デ
ータを示す。

データセレクタ５はこの１６ビツトの画像データのうら
先づ最初の１ビツト１　Ｓ　／を選択しこれを画１１理
回路１に送る。第１３図はデータセレクタ５によって選
択された１ビツトの画像データを示す。「画像処理回路
１はこの画像データ゛Ｓ′が１６個並列に並んだ画像デ
ータ゛５ｓｓｓｓｓＳ・・・′をデータバス１３に出力
する」。第１４図はデータバス１３上に出力される画像
データを示す。更に画像処理回路１はアドレスバス１１
を介して領１ｊＩＣの最初のアドレスＬＬＨを指定する
。

転送先の領域Ｂの最初の１ビツトは領域Ｃの１２ビツト
目に相当するので、領１ｆｆｌＡの１ビツト目の画像デ
ータを領域Ｂの１ビツト目に転写するには領１４Ｇの１
２ビツト目の位置に相当するメモリＩＣに対してライト
パルス選択回路７からライトパルスを出力する。叩ら第
１５図に示されるように画像メモリ３のアドレスＬＬＨ
から始まる領域Ｃを指定し、データパスコ３に１６ビツ
トの画像データ゛ＳＳ・・・Ｓ′を出力し、１２ビツト
目の位置に相当するメモリＩＣに対してライ１−パルス
を出力することによって領域Ａの１ピッ１−目の画像デ
ータが領［Ｂの１ビツト目に転写される。

次に領域Ａの２ビツト目の画像データをｆｉ域Ｂの２ビ
ツト目に転写させるにはデータセレクタ５によって領１
４Ａの２ビツト目の画像データを選択し、領域Ｃの１３
ビツト目に相当するメモリＩＣにライトパルスを出力す
ることによって行われる。

以下同様に領域Ａの画像データを１ビツトずつ領域已に
転写する。

〔前日技術の問題点〕

しかしながらこのような画像転写装置では１ビツトずつ
転写を行うために転写時間に長時間を、要するという問
題点があった。

即らこのような画像転写装置ではディスプレイの表示処
理と画像データの処理を時分割で行っているため画像メ
モリの画像データを読み出すリードサイクルＴａとその
読み出したデータを選択して画像メモリに記憶させるラ
イト１ノイクルＴＣ。

ディスプレイに表示するための画像データを読み出して
処理する時間Ｔｂ、すなわちＴａ＋Ｔｂ＋（２ＸＴＣ）
だけの時間が１ビツトの画像データの転写に必要となる
ので、例えばＴａ＝Ｔｂ＝Ｔｃ＝６４０ｎＳとし画像メ
モリ１面を１０２４Ｘ１０２４ドツトとした場合１面の
データを転写するのに１０２４Ｘ１０２４Ｘ　（６４０
＋６４０＋２Ｘ６４０）−２，６８ｓｅｃかかつてしま
い処理過程が目に見える程度となり処理の遅さが問題と
なる。

〔発明の目的〕

本発明の目的は前記問題点を解決すべく高速な転写の行
える画像転写装置を提供することにある。

〔発明の概要〕

前記目的を達成する為に本発明は、画像データを記憶す
る画像メモリと、前記画像メモリの転送元及び転送先の
アドレスを指定するアドレス指定手段と、前記アドレス
指定手段によって指定された転送元の領域の画像データ
を読取る読取り手段と、読取られた画像データを転送先
のデータ配置に合うように並べ換えるデータ変換手段と
、並べ換えられた画像データを前記アドレス指定手段に
よって指定された転送先の領域に書き込む書き込み手段
とを具備することを特徴とする。

〔発明の実施例〕

以下図面に基づいて本発明の実施例を詳細に説明する。

第１図は本発明の１実施例に係る画像転写装置の構成を
示すブロック図であり、第９図に示す従来例と同一の機
能を末だす要素にはそれと同一の？ｆＩ号を付し重複す
る説明を避ける。本実施例の特徴とするところは画像メ
モリ３から出力される画像データを並べ換えるビット変
換回路２３を設けることにある。ビット変換回路２３の
出力は画像処理回路１の端子２５に出力される。そして
画像処理回路１には複数画面のビット変換回路２３がら
の出力データを選択するスイッチ２７と、ビット変換回
路２３の出力とデータセレクタ５との出力とを選択する
スイッチ２つが設けられており、更にこの画像処理回路
１からビット変換回路２３に対してビット変換コントロ
ール信号が送られる。

第２図はビット変換回路２３の構成を示す回路図であり
、このビット変換回路２３はシフトレジスタ３１とカウ
ンタ３３とからなる。カウンタ３３には基準クロック信
号とシフト値とが画像処理回路１からビット変換コント
ロール信号として入力され、例えばシフト値が１２とし
て入力されるとカウンタ３３からシフトレジスタ３１に
１２発の基準クロック信号が供給される。シフトレジス
タ３１は１６ビツトのレジスタであり、画像メモリ３か
ら１６ビツトの画像データが入力されると、カウンタ３
３から送られてくるｌクロック信号の数だけ画像データ
をシフトしたのち、シフトされた画像データを画像処理
回路１へ供給する。

次に第３図に示ザように画像メエリ３の領域への画像デ
ータを領域Ｂに転写する場合の動作について説明する。

画像処理回路１のスイッチ１７は端子２１と、スイッチ
２７は端子２５と、スイッチ２９は端子３５と接続され
ている。

画像！２！Ｘ叩回路１が第６図に示すタイミングＡａで
アドレスバス１１に転送元のワードアドレス××１」を
出力すると、画像メモリ３から領ｈｉ！Ａに相当する１
６ビツトの画像データがタイミングＤａ（第６図）で出
力される。第４図は出力される１６ビツトの画像データ
を示す。この１６ビツトの画像データはビット変換回路
２３に入力され１２ビツト右にシフトされる。この１２
ピッ１−のシフトは前述したようにビット変換回路２３
内部のカウント３３とシフトレジスタ３１によって行わ
れる。第５図は１２ビツトシフトされた画像データを示
す。このシフトされた画像データは端子２５から画像処
理回路１に入力され、タイミングＷａ１　（第６図）で
画像処理回路１から画像メモリ３に出力される。又画像
処理回路１はタイミングＡｂ（第６図）で転送先のワー
ドアドレスＬ　Ｌ　Ｈをアドレスバス１１に出力して、
転送先の領域Ｃを指定する。又画像処理回路１はライト
パルス選択回路７を制御しライトパルス選択回路７はメ
モリＩＣＯ〜＠にライトパルスを出力する。

即ち第７図に示すようにワードアドレスＬ　Ｌ　Ｈから
始まる１６ビツトの領ＶｉＣの下位４ビツトにライトパ
ルスが印加されることにより、１回目のライトサイクル
でその領域にビット変換回路２３から出力される１６ビ
ツトの画像データの下位４ビツトが転写される。

次に画像処理回路１はタイミングＡｃ（第６図）でアド
レスバス１１にワードアドレスＮ　Ｎ　目を出力し、転
送先の領域りを指定する。又画像処理回路１はライトパ
ルス選択回路７を制御しライトパルス選択回路７はメモ
リＩＣ■〜０にライトパルスを出力する。即ち第８図に
示すようにワードアドレスＮＮＨから始まる１６ビツト
の領域［）ａ上位１２ビットにライトパルスが印加され
ることにより、２回目のライトサイクルでその領域にビ
ット変換回路２３から出力される１６ビツトの画像デー
タの上位１２ビツトが転写される。

尚第６図において表示すイクル及び表示アドレス八〇及
び表示データＤｒＮ、ｉＰ／Ｓ変換回路９から出力され
る画像データをディスプレイ（図示せず）に表示させる
サイクルのアドレス及びデータを示す。

而して転写先の領域への画像データが転写先の領域Ｂに
移される。

尚本実施例の場合には転写先が２つのＷδｒｄにまたが
っていたため２回のライトサイクルが必要であったが２
つのｗｏｒｄにまたがっていない場合はアドレスを変更
しなくてよいので１回のライトサイクルで転写できる。

このように本実施例によれば従来のように１ビツトずつ
転写するのではなく数ビットまとめて転写することがで
きるので、転写の高速化を図ることができる。

即ち従来のように１ビット単位で転写を行うと１ワード
１６ビツトを転送するために （（リードサイクル＋ライトサイクル→表示すイクルＸ
　２　）　Ｘ　１６　）　ｓｅｅの時間だけかかる。こ
れに対して本実施例のようにビット変換回路を用いた転
送方式で行うと１ｗ’ｏｒ６１６ビツトを転送するため
には同一のｗｏｒｄ内の１６ビツトを他の同−ｗｏｒｄ
内の１６ビツトの場合 （リードサイクル士うイトサイクル＋表示すイクルＸ　
２　）　ｓｅｃ また転送先がｗｏｒｄと他のｗｏｒｄにまたがってしま
う場合 （リードサイクル＋ライトサイクル×２＋表示すイクル
Ｘ　３　）　ｓｅｃ の時間でよい。一般的な画像処理速度、画像メモリを持
つ装置でイえた場合リードＦナイクル中うイト÷ナイク
ルであるため１ビット単位で転送する場合と比べてビッ
ト変換回路を用いた場合１ｗｏｒｄ４５ビットを転送す
るのに１／１０以下の速度で転送することができる。

尚本実施例においてはビット変換回路２３をカウンタ３
３とシフ１−レジスタ３１によつＣ構成したが、リード
オンリメモリを利用してデータバスとシフト値をアドレ
スの人力としてシフト値に対するデータが出力されるよ
うにプログラムし画像データを並べ換えるようにしても
よい。

又本実施例では１ワードを１６ビツトで構成するものと
したが、１Ｗσｒｄのビット構成数は１６ビツトに限ら
ず２ビツト以上の複数個であればよいことは勿論のこと
である。

〔発明の効果〕

以上詳細に説明したように本発明によれば高速転写の行
える画像転写装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の１実施例に係る画像転写装置の構成ブ
ロック図、第２図はビット変換回路の回路図、第３図は
画像メモリ３上での転写を説明する図、第４図及び第５
図はビット変換回路に入力され、又ビット変換回路から
出力される画像データを示す図、第６図は各部の信号の
タイムヂャート、第７図及び第８図は１回目及び２回目
のライトサイクルにおけるライトパルスの印加方式を説
明する図、第９図は従来の画像転写装置の構成ブロック
図、第１０図は画像メモリ３の構成図、第１１図は画像
メモリ３上での転写を説明する図、第１２図及び第１３
図はデータセレクタ５に入力され又出力される画像デー
タを示す図、第１４図は画像処理回路１から出力される
画像データを示す図、第１５図はライトパルスの印加方
式を説明する図である。 １・・・画像処理回路、３・・・画像メモリ、７・・・
ライトパルス選択回路、２３・・・ビット変換回路。 セ−「Ｔ 代理人弁理士　　木　村　高　久　　／２、−ニー） 第２図 第３図 第４図 第５図 第１０図 第１５図 睡峰メ仁りのアドレスバス ＬＬ）−１

Claims (1)

1. 【特許請求の範囲】 画像データを記憶する画像メモリと、 前記画像メモリの転送元及び転送先のアドレスを指定す
   るアドレス指定手段と、 前記アドレス指定手段によって指定された転送元の領域
   の画像データを読取る読取り手段と、読取られた画像デ
   ータを転送先のデータ配置に合うように並べ換えるデー
   タ変換手段と、 並べ換えられた画像データを前記アドレス指定手段によ
   って指定された転送先の領域に書き込む書き込み手段と を具備することを特徴とする画像転写装置。