JP2626704B2 - Mis型半導体装置作製方法 - Google Patents

Mis型半導体装置作製方法

Info

Publication number
JP2626704B2
JP2626704B2 JP6103285A JP10328594A JP2626704B2 JP 2626704 B2 JP2626704 B2 JP 2626704B2 JP 6103285 A JP6103285 A JP 6103285A JP 10328594 A JP10328594 A JP 10328594A JP 2626704 B2 JP2626704 B2 JP 2626704B2
Authority
JP
Japan
Prior art keywords
semiconductor
amorphous semiconductor
amorphous
semi
mis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6103285A
Other languages
English (en)
Other versions
JPH06326313A (ja
Inventor
舜平 山崎
勇二郎 永田
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP6103285A priority Critical patent/JP2626704B2/ja
Publication of JPH06326313A publication Critical patent/JPH06326313A/ja
Application granted granted Critical
Publication of JP2626704B2 publication Critical patent/JP2626704B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アモルファス(非晶
質)構造と結晶構造(単結晶、多結晶のいずれをも含
む)の中間の構造であって、自由エネルギー的に安定な
第3の状態を有する半導体を利用したMIS型半導体装
置、およびMIS型半導体装置作製方法に関するもので
ある。
【0002】
【従来の技術】従来、アモルファス半導体は、その原子
間距離がランダムであり、かつその結晶学的な配置もラ
ンダムであることをもって定義されていた。また、アモ
ルファス半導体は、原子間距離および結晶学的な配置が
ランダムであることにより、自由エネルギー的に結晶性
半導体(CRYSTALLINE SEMICONDUCTOR )に比べて必ずし
も安定であるとはいえない。また、かかるアモルファス
半導体中には、そのランダムのために化学的に他と結合
をしていない不対結合手が多数存在していた。この不対
結合手は、再結合中心となり、キャリアのライフタイム
をきわめて小さくしてしまい、キャリアキラーとして最
もその排除が期待されていた。
【0003】このような不対結合手を除く方法として
は、最近、水素またはハロゲンにより中和することが知
られている。すなわち、この方法は、半導体が珪素であ
るとすると、以下の反応式で表すことができる。 Si・ + H・ → Si−H Si・ + F・ → Si−F シラン(SiH4 )、四弗化珪素(SiF4 )、または
その混合気体に対して、グロー放電またはプラズマCV
D法を用いて作製された被膜は、水素・ハロゲンの添加
のないアモルファス半導体が1020cm-3ないし1022cm
-3を再結合中心の密度として有するのに対し、再結合中
心密度が1017cm-3ないし1019cm-3と104 ないし106
分の1にまで、その再結合中心の密度を小さくできるも
のとして注目されている。
【0004】
【発明が解決しようとする課題】アモルファス半導体
は、単結晶半導体と比較して、製造が容易であるだけで
なく、大型の(大面積で均一な)被膜を形成することが
できる。しかし、アモルファス半導体は、再結合中心の
密度や電気伝導度の点において、MIS型半導体装置と
して十分ではない。そのため、アモルファス半導体は、
MIS型半導体装置に利用するには適さなかった。この
欠点を除去するために、アモルファス半導体は、アニー
ル処理によって結晶化を促進している。すなわち、アモ
ルファス半導体は、結晶化を促進するための処理に時間
と手間が係るにもかかわらず、単結晶半導体と比較し
て、特性的にかなり劣るものであった。たとえば、アモ
ルファス半導体は、MIS型半導体装置に必要な、再結
合中心の密度を1013cm-3ないし1016cm-3、電気伝導度を
10-6( Ωcm) -1ないし10-4( Ωcm) -1とし、電子、ホ−
ルの拡散長1μmないし50μmの値を得ることが困難で
ある。以上のような問題を解決するために、本発明は、
再結合中心密度、電気伝導度、および電子、ホールの拡
散長をアモルファス半導体と結晶性半導体との中間の性
質を有する半導体とすることによって、特性の優れたM
IS型半導体装置、およびMIS型半導体装置作製方法
を提供することを目的とする。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、本発明のMIS型半導体装置作製方法は、ガラス、
セラミック、またはシリコン半導体上に酸化膜を形成し
た非結晶性表面上に、アモルファス半導体を形成する工
程と、当該アモルファス半導体を用いてMIS−FET
を形成するため、チャネル形成領域(45、45’)の
アモルファス半導体に光を照射して10−6(Ωcm)
−1ないし10−4(Ωcm)−1の電気伝導度となる
結晶性を有するように半導体に変成する工程とを有する
ことを特徴とする。
【0006】
【作 用】本発明は、単結晶半導体の長所とアモルフ
ァス半導体の長所とを兼ね備えた結晶性を有する半導体
を使用したMIS型半導体装置を作製することに着目し
たものである。所定の熱処理が行なわれたアモルファス
半導体は、微結晶と微結晶との間にアモルファスが残存
して介在している半導体に変成される。すなわち、上記
構造の半導体は、微結晶と微結晶との間に存在するアモ
ルファスのために、微結晶間に界面が存在せずに、電子
(エレクトロン)あるいは正孔(ホール)が移動し易い
状態になる。したがって、たとえば、スパッタリング法
によって形成されたアモルファス構造の半導体でありな
がら、上記構造の半導体に変成することで、安価でしか
も電気伝導度の優れたものが得られた。これに対して、
多結晶半導体は、微結晶が混在しており、微結晶と微結
晶との間に界面が存在する。したがって、多結晶半導体
は、この微結晶間に存在する界面によって電子あるいは
正孔の移動が妨害され、電気伝導度が悪くなる。
【0007】また、上記半導体は、結晶化した格子構造
を有すると共に、その結晶が格子歪みを有し、アモルフ
ァス半導体、あるいは単結晶半導体と異なる第3の安定
状態にある。そして、この格子歪みのため、光の遷移
は、アモルファス半導体と同じ直接遷移を有し、MIS
型半導体として有利である。さらに、出願人は、MIS
型半導体装置におけるチャネル形成領域の電気伝導度を
10-6(Ωcm)-1ないし10-4(Ωcm)-1とした
時、特性が単結晶半導体から作製したものに近く、実用
できることを発見した。
【0008】本発明は、上記構造の半導体(半非晶質)
をセミアモルファス半導体として定義し、かかる半導体
と非晶質の半導体とを隣接せしめる半導体装置に関し
て、かかる中間構造の半導体をセミアモルファス半導体
と、アモルファス半導体とを局部的に制御せしめ、特
に、セミアモルファス半導体の伝導率をアモルファス半
導体の伝導率に比べて大きく有せしめることを特徴とす
る。本発明は、アモルファス半導体に対し、特定の通路
に対して電流特にパルス電流を光照射による光励起また
は加熱による熱励起のエネルギーとの併用で流すことに
より、この電流の不対結合手による再結合中心を介して
の再結合によるかかる部所での局部的な多加熱、急冷、
特に電流を中止した際のこの極急冷によりその材料状態
を冷凍( クインチ) することを特徴とする。
【0009】すなわち、この不対結合手を活性にし、こ
の不対結合手とその近傍の他の不対結合手、または他の
水素等により中和させた結合手とを結合せしめることに
より正常な原子間距離を有し、かつその不対結合手を相
殺してしまい、さらに、その中和された状態を凍結して
しまうというセミアモルファス半導体(SEMI-AMORPHOUS
SEMICONDUCTOR )に関するものである。本発明は、半導
体、例えば珪素において、 Si・ + Si・ → Si−Si Si・ + Si−H → Si−Si+H・ 等の反応を物理的に過電流により発生せしめ、ひいては
不対結合手の密度を減少せしめることに加えて、かかる
反応に伴う発熱によりショ−トレンジオ−ダにおいて原
子の再配列を促すことを特徴としている。
【0010】
【実 施 例】実施例1 この実施例は、セミアモルファス半導体の製造原理およ
び存在理論を主として述べたものである。図1は本発明
の一実施例を説明するための図である。図1において、
半導体装置は、アモルファス構造の絶縁性基板(4) 上に
導体または半導体の電極(3) (METAL )を選択的にアモ
ルファス構造にて形成し、さらに半導体(1) (SEMICOND
UCTOR :すなわち、アモルファス半導体またはセミアモ
ルファス半導体を総称した半導体)、半透明の金属また
は酸化錫インジウム(ITO)等の透明電極の対抗電極
(2) (METAL )のそれぞれを順次形成した構成となる。
すなわち、半導体装置は、金属、半導体、金属のそれぞ
れを順次積層した構造(MSM構造)で構成される。
【0011】図1に示す半導体(1)は、本実施例にお
いて、珪素を主成分とした半導体である。この半導体
(1)は、まず、シラン(SiH)、SiF、Si
Cl等の珪化物気体をグロー放電法、またはプラ
ズマCVD法により、0.1μmないし10μm、特に
1μmないし5μmの厚さに形成される。半導体(1)
は、これらの方法に代えて、スパッタリング法、真空蒸
着法、減圧CVD法のいずれかの方法を用いて形成して
もよい。これらいずれかの方法により形成される半導体
(1)は、アモルファス半導体として形成される。次
に、このアモルファス半導体の成長直後の状態(as
growm状態)において、このアモルファス半導体中
にセミアモルファス半導体を1%ないし50%の量で混
在させ、前記アモルファス半導体をセミアモルファス半
導体に変成する。また、前記アモルファス半導体は、1
00%セミアモルファス半導体に近づける変成をなして
もよい。また、前記アモルファス半導体の一部をセミア
モルファス半導体に変成するには、結晶化温度に比べて
30度Cないし150度C低い温度である450度Cな
いし700度Cの温度で加熱し
【0012】その後、上記加熱されたセミアモルファス
半導体は、HとHeとの混合雰囲気状態、たとえば
:0%ないし10%、He:90%ないし60%の
混合雰囲気状態にして、1MHzないし100MHzま
たは1GHzないし10GHzの周波数の300Wない
し3KWの出力を有する誘導エネルギーでプラズマ化し
て、不対結合手を中和する。前記混合雰囲気中のHe
は、電離電圧がすべての原子中最も大きい。このHe
は、プラズマ状態の持続のために、また、熱伝導率が
0.123Kcal/mHrCとネオン0.0398、
アルゴン0.0140、窒素0.0206等に比べてす
べての気体元素中最も大きいので、均熱反応をするため
に、特に重要である。
【0013】本実施例は、さらにこのアモルファス半導
体中でのセミアモルファス半導体の存在確率を向上さ
せ、95%以上の概略100 %の存在確率を持つ成長直後の
状態(as grown状態)の半導体に成長させることを目
的としている。前記図1に示される構造は、前記アモル
ファス半導体を形成する工程の前後に、金属または不純
物が多量にドープされた半導体の電極(3) 、不純物電極
による対抗電極(2) のそれぞれを、真空蒸着法、プラズ
マCVD法または減圧CVD法により形成することで得
ることができる。前記2つの電極(3) 、(2) のそれぞれ
には、順方向の電圧を1.0 Å/cm2 ないし5×104 Å/c
2 の範囲で100 秒、特に0.01秒ないし2秒間印加し、
電流特にパルス電流を流す。
【0014】この時、アモルファス半導体は、不純物を
ドープしない場合、電気伝導度σが10-9(Ωcm)-1
いし10-12 (Ωcm)-1であり、絶縁性に等しい。しか
し、アモルファス半導体の所定の部所に、直径1μmな
いし1mmの大きさのスポット状に104 LX以上の照度
で光照射を行うと、その光照射が行われた部所におい
て、電気伝導度σは、10-1(Ωcm)-1ないし10-6(Ω
cm)-1と106 倍も増加する。この光キャリアを利用す
ると、前記光照射が行われた部分のみ、大電流を流すこ
とができ、アモルファス半導体は、セミアモルファス半
導体として変成される。さらに、このセミアモルファス
半導体に変成した領域に隣接する周囲は、電流が流れな
いため、アモルファス半導体としての構造が残置され
る。
【0015】さらに、このセミアモルファス半導体の特
性に関して、そのー例を示す。図2は本実施例のセミア
モルファス半導体の電気伝導度と絶対温度との関係を示
す図である。図2において、縦軸に電気伝導度σ、特に
光照射を行わない暗電流の電気伝導度σを対数(Log)
の座標で示し、横軸にその絶対温度を示す。図2に示す
曲線(10)は、アモルファス半導体の電気伝導度特性であ
る。このアモルファス半導体に3×10A/cm2 、103
/cm2 の電流をそれぞれ0.5 秒間加えると、前記曲線(1
0)は、それぞれ曲線(11)、(12)のそれぞれへと変化す
る。つまり、室温において、アモルファス半導体の電気
伝導度は、10-10 (Ωcm)-1であるのに対して、セミ
アモルファス半導体の電気伝導度は、10-6ないし10
-4(Ωcm)-1と104 倍も増加させることができる。
【0016】さらに、前記アモルファス半導体は、原子
量の大きい金属性不純物であるAs、Sbの如きV価の
不純物、Ga、Inの如きIII価の不純物、Sn、P
bの如きIV価の不純物を0.1モル(原子)%ないし
10モル(原子)%、たとえば1.2モル(原子)%添
加すると、図2に示す曲線(10’)の電気伝導度特性
が得られる。この不純物が添加されたアモルファス半導
体は、同様に、セミアモルファス半導体化の電流を流す
と、曲線(10’)から曲線(13)、(14)のそれ
ぞれに示す電気伝導度特性を得ることができる。このこ
とにより、前記原子量の大きいIII、IV、V価のそ
れぞれの金属性不純物は、セミアモルファス半導体化を
助長するための補助剤となる。一方、III価のうちで
も原子量の小さいB、V価のうちでも原子量の小さいP
のそれぞれの如き不純物は、補助作用がみられないの
で、不純物として特性が異なる。
【0017】図3は本実施例のセミアモルファス半導体
のスピン密度と電流密度との関係を示す図である。図3
において、縦軸は、電子スピン共鳴(ESR)での不対
結合手のスピン密度を示し、横軸は、電流密度を示す。
セミアモルファス半導体に印加時間を0.1秒、0.5
秒、2.5秒のそれぞれに変化させて電流を加えると、
図3に示す如く、電流密度に対しすべて漸減した曲線
(17)、(16)、(18)のそれぞれを得ることが
でき、この測定結果からも、セミアモルファス半導体
は、電気伝導度の増加を示す。すなわち、アモルファス
半導体の不対結合手は、セミアモルファス半導体化によ
り減少する。そして、このセミアモルファス半導体は、
電気伝導度σが向上し、ひいては10倍ないし10
倍にもキャリア移動度を向上できる。
【0018】また、アモルファス半導体において、含有
水素は20モル(原子)%を有していたが、この水素含
有量は、セミアモルファス半導体化により減少され、
0.1モル(原子)%ないし5モル(原子)%程度しか
混入されていなかった。このため、電子スピン共鳴の結
果は、不対結合手を水素が中和したのではなく、珪素
(Si)どうしが互いに結合して中和したためと考えら
れる。
【0019】以上の特性より、いわゆるアモルファス半
導体によって形成された被膜は、結晶格子間距離および
結晶格子の位置がランダムである構造に対し、セミアモ
ルファス半導体によって形成された被膜は、自由エネル
ギーの安定な、さらに熱エネルギー的に安定な結晶構造
と異なる第3の安定点を自由エネルギー的に有している
ものと想定される。図4は一般的な位相空間の座標(CO
NFIGURATIONAL COORDINATE)と自由エネルギーとの関係
を示す図である。図4の横軸は、一般的な位相空間の座
標を示し、縦軸は、自由エネルギーを示す。図4におい
ては、アモルファス半導体(21)および(21') 、セミアモ
ルファス半導体(22)、結晶性半導体(23)の3つの状態を
示し、セミアモルファス半導体(22)は、アモルファス半
導体(21)および(21') から結晶性半導体(23)になるため
の準安定状態というよりも第3の安定状態であることが
判明した。
【0020】また、前記図2において、基板温度(絶縁
性基板(4) の温度)を室温より高い200 度C、400 度C
のそれぞれに設定すると、室温の曲線(11)、(12)で示す
ように、それぞれ3A/cm2 、102 A/cm2 の低い電流
密度が得られる。本実施例の特徴は、アモルファス半導
体に電流を加える時に局部的な光照射(光スポット)に
よるフォトキャリアを発生させること、また、この光ス
ポットを走査(スキャン)させること、スキャンされた
光路に従ってセミアモルファス半導体を作ることであ
る。また、この時、併せて加熱することにより熱励起を
助長させることは、実用上無理なく、かつ広い領域に均
一に電流を加えるためにきわめて有効である。本実施例
における電流密度は、単位面積当たりに流れる電流の密
度の平均を意味する。また、電流密度は、電極下の領域
に局部的に流れる電流の密度を意味する。つまり、本実
施例は、1mm×1mm以下の小面積にのみ適用するの
ではなく、10cm×10cmの如き大面積にも適用が可能
である。
【0021】このように、前記図1において、対抗電極
(2) の直下、つまり領域(20)の半導体(1) は、セミアモ
ルファス半導体となる。また、同図1に示す領域(19)の
半導体(1) は、下側電極(3) もないため、成長直後の状
態(as grown状態)のアモルファス半導体、またはア
モルファス半導体とセミアモルファス半導体との混在し
た半導体となる。さらに、領域(19') の半導体(1) は、
成長直後の状態(asgrown状態)のアモルファス半導体
と領域(20)の半導体(1) との中間構造を有する。
【0022】前記図1に示す半導体(1) は、アモルファ
ス珪素の場合であるが、Ge、GeSix(0<x<1)、Si
2-x(0<x<2)、SiC1-x(0<x<1)、Si3 4-x(0<x<4)
の如き、化合物または混合物であっても同様に実施可
能である。本発明でいう半導体とは、電流を流し得る制
限における半絶縁体をも含む。かくして、アモルファス
半導体は、珪素の場合、キャリア拡散長が約300 Å程度
しかなかった。これに対して、本実施例のセミアモルフ
ァス半導体は、1μmないし50μmとキャリア拡散長が
104 倍に増加し、キャリア拡散長を単結晶の1/10ないし
1/1000にまで近づけることができた。
【0023】また、電子線またはX線回析方法によっ
て、セミアモルファス半導体を調べたところ、このセミ
アモルファス半導体の原子間距離は、珪素において2.
2Åないし2.5Åであり、単結晶の原子間距離2.3
Åと概略一致しつつも長い距離方向に延びた歪みを有し
ていた。しかし、セミアモルファス半導体の結晶構造
は、ショートレンジオーダでダイヤモンド構造をし、回
析像で調べる範囲において、格子歪みを多く有してい
た。この格子歪みのため、セミアモルファス半導体の光
の遷移は、単結晶の珪素の間接遷移と異なり、アモルフ
ァス半導体と同じく直接遷移を有していることが判明し
た。
【0024】実施例2 この実施例2は、絶縁ゲート型電界効果半導体装置(M
IS- FET)に関するものである。本実施例のMIS
−FETをインバータ構造にして基板上に設けたものを
説明するための縦断面図である。図5に示すMIS- F
ETは、SOS(SILICON ON SAPPHIRE またはSILICONO
N SILICON)構造で構成される。このSOS構造は、ガ
ラス、セラミックまたはシリコン半導体基板上に酸化膜
を約1μmの厚さに形成した、いわゆる非結晶性表面を
有する絶縁基板(40)上に、アモルファス半導体に不純物
をドープしないシリコン半導体層が形成される。絶縁ゲ
ート型電界効果半導体装置(MIS- FET)は、前記
シリコン半導体層の一部を選択的にセミアモルファス半
導体とし、このセミアモルファス半導体に構成される。
【0025】この絶縁ゲート型電界効果半導体装置は、
以下の方法により形成される。まず、実施例1にて示さ
れた方法により、0.3 μmないし1μmの厚さのアモル
ファス半導体を作製する。そして、このアモルファス半
導体に、酸化性気体に対しマスク作用を有し、かつ他部
を酸化してこの酸化膜を埋置できるマスク用被膜、つま
り窒化珪素(42)を0.2 μmないし0.5 μmの厚さに選択
的に形成する。次に、前記マスク用被膜を用い、アモル
ファス半導体の表面の一部に選択的に酸化を行い、アモ
ルファス半導体の表面の一部に埋置した酸化物(49)を
形成する。
【0026】その後、前記マスク用被膜を除去し、再度
アモルファス半導体の表面に、高圧またはプラズマ酸化
法により、ゲート絶縁膜(42)、(42') が500Åないし
1000Åの厚さに形成される。次に、前記ゲート絶縁
膜(42)、(42') の表面上に、ゲート電極(41)、(41') 用
シリコン半導体被膜をアモルファス半導体またはセミア
モルファス半導体として形成する。特に、セミアモルフ
ァス半導体とする場合、N型とするには導電性金属であ
るSb、Asを、またP型とするにはIn、Gaをそれ
ぞれ0.1 モル原子%ないし5モル原子%添加する。この
後、前記ゲート電極(41)、(41') 用シリコン半導体被膜
をフォトエッチングし、ゲート電極(41)、(41') 、およ
びソース領域、ドレイン領域のいずれかの電極リード(5
0)、(50') 、(50'') を形成する。
【0027】次に、Nチャネル型MIS- FETの場
合、ゲート電極(41)をマスクとして、自己整合させてイ
オン注入法によりAsをドープし、ソース領域(43)、(4
3') のそれぞれ、およびドレイン領域(44)、(44') のそ
れぞれを形成する。そして、絶縁ゲート型電界効果半導
体装置(MIS- FET)は、VDD用電極リード(50)に
対して、ドレイン領域(44)、(44') のそれぞれに接続さ
れる出力用電極リード(50') が、オーバーコート膜(層
間絶縁膜)上に形成された上層リード(48)に接続され
る。このように構成される絶縁ゲート型電界効果半導体
装置は、前記実施例1に従って、パルス電流を流すと、
チャネル形成領域(45)、(45') のそれぞれがセミアモル
ファス半導体化され、同時にソ−ス領域(43)、(43') 、
ドレイン領域(44)、(44') のそれぞれもセミアモルファ
ス半導体化される。かくして、前記チャネル形成領域(4
5)、(45') のそれぞれは、真性または実質的に真性のシ
リコン半導体よりなり、その電気伝導度を実施例1に示
した10-6(Ωcm)-1ないし10-4(Ωcm)-1 にする
ことができた。さらに、実施例1に示すごとく、不要の
不対結合手を水素アニールにより消滅させた。
【0028】前記MIS- FETをロード用MIS- F
ETとして使用する場合、ゲート電極(41') は、ディプ
レッション型にするためにN+ 型で形成される。また、
MIS- FETをドライバ用MIS- FETとして使用
する場合、ゲート電極(41)は、ソース領域(43)、ドレイ
ン領域(44)のそれぞれの導電型と異なるP+ 型で形成さ
れる。本実施例のMIS- FETは、この多数キャリア
を利用したディプレッション型MIS- FET (DIS
- FET )の例を示す。また、MIS- FETは、少数
キャリアを用いる場合、NチャネルMIS- FETのチ
ャネル形成領域(45)、(45') のそれぞれをP型に形成す
る。また、本実施例は、MIS- FETでインバータを
構成した例を示すが、本発明においては、これらのMI
S- FETもしくはインバータを複数集積化した集積回
路(IC)を構成してもよい。また、本発明は、絶縁ゲ
ート型電界効果半導体装置(MIS- FET)に限ら
ず、バイポーラ型トランジスタを集積化した集積回路
(IC)、SIT(STATICINDUCTION TRANSISTER )、
IIL(INTEGRATED INJECTION LOGIC)等への応用も可
能である。この場合、バイポーラ型トランジスタ、ダイ
オード等の素子領域はセミアモルファス半導体で構成さ
れ、素子領域の周辺のアイソレーション領域のー部また
は全部は、アモルファス半導体で構成される。
【0029】本実施例によれば、光および電流を加える
だけで容易にアモルファス半導体からセミアモルファス
半導体にすることができるため、電気伝導率の異なる領
域を簡単に形成することができる。以上の説明により明
らかな如く、本発明のアモルファス半導体とセミアモル
ファス半導体とを同一の半導体中に設けることは、その
実施態様であるMIS型光電変換装置、MIS−FET
を用いた集積回路、光メモリ等への応用が可能であり、
さらに同一技術思想に基づく多くの応用が可能である。
【0030】
【発明の効果】本発明によれば、ガラス、セラミック、
またはシリコン半導体上に酸化膜を形成した非結晶性表
面上にアモルファス半導体を形成した後、当該アモルフ
ァス半導体を結晶性を有するセミアモルファス半導体に
変成することによって、アモルファス半導体と結晶性半
導体との中間構造を有するMIS型半導体装置を得るこ
とができた。本発明によれば、チャネル形成領域の電気
伝導度を10−6(Ωcm)−1ないし10−4(Ωc
m)−1 としたセミアモルファス半導体を使用したた
、単結晶から作製したMIS型半導体装置に近い特性
のものを得ることができた。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための図である。
【図2】本実施例のセミアモルファス半導体の電気伝導
度と絶対温度との関係を示す図である。
【図3】本実施例のセミアモルファス半導体のスピン密
度と電流密度との関係を示す図である。
【図4】一般的な位相空間の座標と自由エネルギーとの
関係を示す図である。
【図5】本実施例のMIS−FETをインバータ構造に
して基板上に設けたものを説明するための縦断面図であ
る。
【符号の説明】
40・・・絶縁基板 41、41’・・・ゲート電極 42、42’・・・ゲート絶縁膜 43、43’・・・ソース領域 44、44’・・・ドレイン領域 45、45’・・・チャネル形成領域 46、46’・・・アイソレーション領域 50、50’・・・電極リード

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ガラス、セラミック、またはシリコン半
    導体上に酸化膜を形成した非結晶性表面上に、アモルフ
    ァス半導体を形成する工程と、 当該アモルファス半導体を用いてMIS−FETを形成
    するため、チャネル形成領域のアモルファス半導体に光
    を照射して10−6(Ωcm)−1ないし10−4(Ω
    cm)−1の電気伝導度となる結晶性を有するように
    導体に変成する工程と、 を有することを特徴とするMIS型半導体装置作製方
    法。
JP6103285A 1994-04-19 1994-04-19 Mis型半導体装置作製方法 Expired - Lifetime JP2626704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6103285A JP2626704B2 (ja) 1994-04-19 1994-04-19 Mis型半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6103285A JP2626704B2 (ja) 1994-04-19 1994-04-19 Mis型半導体装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29616686A Division JPS62216271A (ja) 1986-12-12 1986-12-12 Mis型半導体装置

Publications (2)

Publication Number Publication Date
JPH06326313A JPH06326313A (ja) 1994-11-25
JP2626704B2 true JP2626704B2 (ja) 1997-07-02

Family

ID=14350053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6103285A Expired - Lifetime JP2626704B2 (ja) 1994-04-19 1994-04-19 Mis型半導体装置作製方法

Country Status (1)

Country Link
JP (1) JP2626704B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503780A (ja) * 1973-05-15 1975-01-16
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS62216271A (ja) * 1986-12-12 1987-09-22 Shunpei Yamazaki Mis型半導体装置

Also Published As

Publication number Publication date
JPH06326313A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JPH0432554B2 (ja)
JP2917392B2 (ja) 半導体装置の製造方法
Wu et al. Complementary metal-oxide-semiconductor thin-film transistor circuits from a high-temperature polycrystalline silicon process on steel foil substrates
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
JPH0422120A (ja) 薄膜半導体装置の製造方法
JP2917388B2 (ja) 半導体装置の製造方法
JPH02228042A (ja) 薄膜半導体装置の製造方法
JP2626704B2 (ja) Mis型半導体装置作製方法
JP2785173B2 (ja) Mis型半導体装置
JP2523019B2 (ja) 電界効果型半導体装置
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JP3203652B2 (ja) 半導体薄膜の製造方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JPH06112222A (ja) 薄膜半導体装置及びその製造方法
JP2874271B2 (ja) 半導体装置の製造方法
KR100317636B1 (ko) 박막트랜지스터의 반도체층 및 그 제조방법
JPH0525394B2 (ja)
JPH034564A (ja) 半導体装置の製造方法
JP2704569B2 (ja) 半導体装置作製方法
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3393535B2 (ja) 液晶表示パネル
JP2540724B2 (ja) 半導体装置の作製方法
JP3336274B2 (ja) 半導体装置の作製方法
JPH04286335A (ja) 薄膜半導体装置の製造方法