JP2624809B2 - ダブルゲートｉｇｂｔのゲート駆動回路 - Google Patents
ダブルゲートｉｇｂｔのゲート駆動回路Info
- Publication number
- JP2624809B2 JP2624809B2 JP63306895A JP30689588A JP2624809B2 JP 2624809 B2 JP2624809 B2 JP 2624809B2 JP 63306895 A JP63306895 A JP 63306895A JP 30689588 A JP30689588 A JP 30689588A JP 2624809 B2 JP2624809 B2 JP 2624809B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- igbt
- time
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はIGBT（Insulated Gate Bipolar Transisto
r）の駆動回路に係り、特にターンオフ時間を短縮する
に有利なダブルゲートIGBTのゲート駆動回路に関する。
r）の駆動回路に係り、特にターンオフ時間を短縮する
に有利なダブルゲートIGBTのゲート駆動回路に関する。
（従来の技術） 従来の一般的なIGBTを第３図（ａ）に示す。このIGBT
はエミッタ（Ｅ）に対するゲート（Ｇ）の電圧VGEを正
電圧にすることによりコレクタ（Ｃ）とエミッタ（Ｅ）
間が導通してオンし、VGEを負又は零電圧にすることに
よりオフする。即ち第３図（ｂ）のようにt1〜t3間でV
GEを正にすることによりIGBTはオンする。
はエミッタ（Ｅ）に対するゲート（Ｇ）の電圧VGEを正
電圧にすることによりコレクタ（Ｃ）とエミッタ（Ｅ）
間が導通してオンし、VGEを負又は零電圧にすることに
よりオフする。即ち第３図（ｂ）のようにt1〜t3間でV
GEを正にすることによりIGBTはオンする。
ところで、IGBTは導電変調を利用している素子である
ので、ターンオフ速度を早くするとオン時の電圧降下が
増大する欠点がある。そこで第４図（ａ）に示すような
ダブルゲートIGBTが本出願人により提案（特願昭62−30
4635）されている。
ので、ターンオフ速度を早くするとオン時の電圧降下が
増大する欠点がある。そこで第４図（ａ）に示すような
ダブルゲートIGBTが本出願人により提案（特願昭62−30
4635）されている。
このダブルゲートIGBTは、ターンオフの直前に、アノ
ードショート構造を形成するため、第２ゲート（G2）が
設けられている。すなわち、第４図（ｂ）のようにター
ンオフさせる直前の時刻t2においてコレクタ（Ｃ）に対
する第２ゲート（G2）の電圧VG2Cを正にし、アノードシ
ョート構造とし、蓄積キャリアを速やかに消滅させ、時
刻t3において、第１ゲート（G1）とエミッタ（Ｅ）間電
圧VG1Eを零又は負にしてIGBTターンオフさせる。これに
よりIGBTの飽和電圧（電圧降下）を、低くして、しかも
ターンオフ速度の早い動作をさせることができる。t2と
t3の時間は１〜２μｓ前後が適当とされている。なお、
時刻t1はIGBTのオンのタイミングであり、VG2Cは零又は
負にVG1Eは、正電圧にする必要がある。又IGBTがターン
オフした後はVG2Cを正に保つ必要は無く零電圧でもよ
い。
ードショート構造を形成するため、第２ゲート（G2）が
設けられている。すなわち、第４図（ｂ）のようにター
ンオフさせる直前の時刻t2においてコレクタ（Ｃ）に対
する第２ゲート（G2）の電圧VG2Cを正にし、アノードシ
ョート構造とし、蓄積キャリアを速やかに消滅させ、時
刻t3において、第１ゲート（G1）とエミッタ（Ｅ）間電
圧VG1Eを零又は負にしてIGBTターンオフさせる。これに
よりIGBTの飽和電圧（電圧降下）を、低くして、しかも
ターンオフ速度の早い動作をさせることができる。t2と
t3の時間は１〜２μｓ前後が適当とされている。なお、
時刻t1はIGBTのオンのタイミングであり、VG2Cは零又は
負にVG1Eは、正電圧にする必要がある。又IGBTがターン
オフした後はVG2Cを正に保つ必要は無く零電圧でもよ
い。
このようなダブルゲートIGBTを駆動する回路として、
第５図に示すように、第１ゲートの駆動回路と全く同じ
回路を第２ゲートに適用することが考えられる。
第５図に示すように、第１ゲートの駆動回路と全く同じ
回路を第２ゲートに適用することが考えられる。
第５図の構成と動作を説明する。
IGBT駆動信号ｅを端子１に加え、非反転アンプ２の出
力V1により抵抗26を介して、フォトカプラ25の発行ダイ
オードに電流を流す。電圧V1は反転アンプ３を介して、
オフディレイ回路４の出力V2により抵抗６を介してフォ
トカプラ５の発光ダイオードに電流を流す。
力V1により抵抗26を介して、フォトカプラ25の発行ダイ
オードに電流を流す。電圧V1は反転アンプ３を介して、
オフディレイ回路４の出力V2により抵抗６を介してフォ
トカプラ５の発光ダイオードに電流を流す。
フォトカプラ５を受光側トランジスタに電流が流れと
トランジスタ８がオン、トランジスタ10がオフ、トラン
ジスタ12がオフ、トランジスタ13がオフして、IGBT18の
第１ゲート（G1）とエミッタ（Ｅ）間に抵抗14を介して
正電源15の電圧が印加され、VG1Eは正となる。
トランジスタ８がオン、トランジスタ10がオフ、トラン
ジスタ12がオフ、トランジスタ13がオフして、IGBT18の
第１ゲート（G1）とエミッタ（Ｅ）間に抵抗14を介して
正電源15の電圧が印加され、VG1Eは正となる。
フォトカプラ５の発光ダイオード部の電流が零になる
と、フォトカプラ５のトランジスタはオフし、トランジ
スタ８がオフ、トランジスタ10がオン、トランジスタ13
がオン、トランジスタ12がオフして、負電圧16の電圧が
抵抗14を介して印加されVG1Eは負になる。
と、フォトカプラ５のトランジスタはオフし、トランジ
スタ８がオフ、トランジスタ10がオン、トランジスタ13
がオン、トランジスタ12がオフして、負電圧16の電圧が
抵抗14を介して印加されVG1Eは負になる。
第２ゲートの駆動回路は、第１ゲートの駆動回路と全
く同じように構成されている。
く同じように構成されている。
上記構成による作用を第６図のタイミング図を用いて
説明する。
説明する。
駆動信号ｅ、及びアンプ２の出力電圧V1が時刻t1で
“0"から“1"に変化しオフディレイ回路４の出力V2は、
“1"から“0"に変化する。これによりフォトカプラ25は
オフ、フォトカプラ５はオンし、時刻t2において第１ゲ
ート電圧VG1Eは負から正に、第２ゲート電圧VG2Cは正か
ら負に変化し、IGBTはオン状態へ変化する。なお、t2は
フォトカプラ、トランジスタ等の動作遅れ時間で定ま
り、一般に１〜２μｓを必要とする。
“0"から“1"に変化しオフディレイ回路４の出力V2は、
“1"から“0"に変化する。これによりフォトカプラ25は
オフ、フォトカプラ５はオンし、時刻t2において第１ゲ
ート電圧VG1Eは負から正に、第２ゲート電圧VG2Cは正か
ら負に変化し、IGBTはオン状態へ変化する。なお、t2は
フォトカプラ、トランジスタ等の動作遅れ時間で定ま
り、一般に１〜２μｓを必要とする。
次に、時刻t3においてｅおよびV1が“1"から“0"に変
化すると、IGBTの第２ゲート電圧VG2Cは、動作遅れのた
め時刻t5において負から正に変化し、前述した、アノー
ドショートモードへ移行する。
化すると、IGBTの第２ゲート電圧VG2Cは、動作遅れのた
め時刻t5において負から正に変化し、前述した、アノー
ドショートモードへ移行する。
一方、V2はオフディレイ回路４の遅れにより時刻t4に
おいて、“0"から“1"に変化しフォトカプラ５をオフさ
せ、動作遅れのため時刻t6において、IGBTの第１ゲート
電圧VG1Eを正から負に変化させ、IGBTをターンオフさせ
る。
おいて、“0"から“1"に変化しフォトカプラ５をオフさ
せ、動作遅れのため時刻t6において、IGBTの第１ゲート
電圧VG1Eを正から負に変化させ、IGBTをターンオフさせ
る。
時刻t5とt6の遅れ時間を１〜２μｓ程度にすることに
より、ダブルゲートIGBTは、ターンオフの過程で、アノ
ードショートモードに移行した後、ターンオフモードに
なることから、スイッチング速度を早めることが出来
る。
より、ダブルゲートIGBTは、ターンオフの過程で、アノ
ードショートモードに移行した後、ターンオフモードに
なることから、スイッチング速度を早めることが出来
る。
（発明が解決しようとする課題） 上記従来の方法には２つの問題点がある。その１つ
は、第１ゲートの正、負電源（負電源は必ずしも必要で
はないが）と第２ゲートの正、負電源（負電源は必ずし
も必要ではないが）と絶縁した別電源を必要とし、回路
が複雑で高価となり経済的にも問題がある。
は、第１ゲートの正、負電源（負電源は必ずしも必要で
はないが）と第２ゲートの正、負電源（負電源は必ずし
も必要ではないが）と絶縁した別電源を必要とし、回路
が複雑で高価となり経済的にも問題がある。
その２つ目は、第６図でも明らかなように、駆動信号
ｅは、時刻t3において、IGBTオフする信号を出している
にもかかわらず、わざわざ、タイムディレイ回路によ
り、１〜２μｓ程度遅れたV2の信号によりIGBTをオフさ
せようとしている。わずか１〜２μｓの駆動遅れではあ
るが、IGBTの負荷が短絡した事故においては、５〜10μ
ｓ以内にオフ信号を入れ、IGBTをオフさせないとIGBTを
保護出来ないことが知られていて、この場合の１〜２μ
ｓの事故検出回路の動作遅れも考えると、非常に重要な
時間遅れとなる。
ｅは、時刻t3において、IGBTオフする信号を出している
にもかかわらず、わざわざ、タイムディレイ回路によ
り、１〜２μｓ程度遅れたV2の信号によりIGBTをオフさ
せようとしている。わずか１〜２μｓの駆動遅れではあ
るが、IGBTの負荷が短絡した事故においては、５〜10μ
ｓ以内にオフ信号を入れ、IGBTをオフさせないとIGBTを
保護出来ないことが知られていて、この場合の１〜２μ
ｓの事故検出回路の動作遅れも考えると、非常に重要な
時間遅れとなる。
以上説明したように、従来の技術で問題となってい
た、回路の複雑さと経済性の問題を解決すると同時に、
ターンオフ時間の遅れを短縮することを目的とする。
た、回路の複雑さと経済性の問題を解決すると同時に、
ターンオフ時間の遅れを短縮することを目的とする。
（課題を解決するための手段） ダブルゲートIGBTのターンオフ時、ワンショット回路
により数μｓの幅の狭いパルスをパルストランスを介し
て、動作遅れの極めて小さい信号をIGBTの第２ゲートに
加えると同時にフォトカプラ、トランジスタ等の動作遅
れを持つ素子そのものの遅れ動作を作用して、第１ゲー
トにオフ信号を加えるように構成する。
により数μｓの幅の狭いパルスをパルストランスを介し
て、動作遅れの極めて小さい信号をIGBTの第２ゲートに
加えると同時にフォトカプラ、トランジスタ等の動作遅
れを持つ素子そのものの遅れ動作を作用して、第１ゲー
トにオフ信号を加えるように構成する。
（作用） パルストランスやトランジスタのオン動作は動作遅れ
が極めて短いことと、第２ゲートにはターンオフ時２〜
３μｓ程度の短いパルスを加え、アノードショートモー
ドへ移行すればターンオフを早く出来ることから、ター
ンオフ信号によりワンショット回路を介してパルストラ
ンスを駆動してIGBTの第２ゲート正電圧を加え、IGBTの
第１ゲートは、ゲート駆動回路の自然の遅れをそのまま
利用することにより高速で経済的な、ダブルゲートIGBT
の駆動回路を実現する。
が極めて短いことと、第２ゲートにはターンオフ時２〜
３μｓ程度の短いパルスを加え、アノードショートモー
ドへ移行すればターンオフを早く出来ることから、ター
ンオフ信号によりワンショット回路を介してパルストラ
ンスを駆動してIGBTの第２ゲート正電圧を加え、IGBTの
第１ゲートは、ゲート駆動回路の自然の遅れをそのまま
利用することにより高速で経済的な、ダブルゲートIGBT
の駆動回路を実現する。
（実施例） 本発明の実施例を第１図に示す。第５図と同一部分
は、同一番号を器したので説明は省略する。
は、同一番号を器したので説明は省略する。
駆動信号ｅは端子１に加えられ非反転アンプ２により
出力V1を得る。V1によりワンショット回路19はワンショ
ットパルスV2を発生し抵抗40を介してトランジスタ41を
駆動し、直流電源42の電圧をパルストランス43に印加す
る。ダイオード44とゼナーダイオード45を逆極性にし
て、パルストランス43の一次側に接続し、パルストラン
スのリセット電圧を発生させる。
出力V1を得る。V1によりワンショット回路19はワンショ
ットパルスV2を発生し抵抗40を介してトランジスタ41を
駆動し、直流電源42の電圧をパルストランス43に印加す
る。ダイオード44とゼナーダイオード45を逆極性にし
て、パルストランス43の一次側に接続し、パルストラン
スのリセット電圧を発生させる。
パルストランスの２次側は、トランジスタ41がオンし
た時、第２ゲートG2が正となる様な極性で抵抗47を介し
て第２ゲート（G2）とコレクタ（Ｃ）間に接続する。抵
抗46はパルストランス46に並列に接続し、第２ゲートと
コレクタ間に誘導で発生した電力を供給する目的で接続
してある。
た時、第２ゲートG2が正となる様な極性で抵抗47を介し
て第２ゲート（G2）とコレクタ（Ｃ）間に接続する。抵
抗46はパルストランス46に並列に接続し、第２ゲートと
コレクタ間に誘導で発生した電力を供給する目的で接続
してある。
上記実施例の作用を第２図に従って説明する。時刻t1
において、駆動信号ｅ及びアンプ２の出力V1が、IGBT18
をオンすべき信号となった時、ワンショット回路19は出
力は出さない回路となっているので、トランジスタ41は
オンせず、第２ゲートG2には電圧は印加されずVG2Cは零
の状態を続ける。
において、駆動信号ｅ及びアンプ２の出力V1が、IGBT18
をオンすべき信号となった時、ワンショット回路19は出
力は出さない回路となっているので、トランジスタ41は
オンせず、第２ゲートG2には電圧は印加されずVG2Cは零
の状態を続ける。
一方アンプ３の出力V3は“1"から“0"に反転し、フォ
トカプラ５の発光ダイオード部に電流が流れるが、フォ
トカプラや、増幅回路のトランジスタ8,10,13の動作遅
れのため、時刻t2において、第２ゲートにはVG1Eなる正
電圧が印加され、IGBTはオンして低い飽和電圧となる。
トカプラ５の発光ダイオード部に電流が流れるが、フォ
トカプラや、増幅回路のトランジスタ8,10,13の動作遅
れのため、時刻t2において、第２ゲートにはVG1Eなる正
電圧が印加され、IGBTはオンして低い飽和電圧となる。
次に、時刻t3において、電圧e,V1が“1"から“0"に反
転すると、ワンショット回路19はV2に示すような数μｓ
のワンショット信号を発生しトランジスタ41をオンする
ので、パルストランス43を介して、IGBTの第２ゲートに
はVG2Cなる正の電圧が印加され、ダブルゲートIGBTはア
ノードモードに移り、蓄積キャリアは速やかに減少す
る。
転すると、ワンショット回路19はV2に示すような数μｓ
のワンショット信号を発生しトランジスタ41をオンする
ので、パルストランス43を介して、IGBTの第２ゲートに
はVG2Cなる正の電圧が印加され、ダブルゲートIGBTはア
ノードモードに移り、蓄積キャリアは速やかに減少す
る。
V2とVG2C電圧波形には、ほとんど遅れがない。これは
トランジスタ41のオン時間は極めて早く、パルストラン
スの遅れもほとんどないためである。
トランジスタ41のオン時間は極めて早く、パルストラン
スの遅れもほとんどないためである。
時刻t4において、フォトカプラ５、トランジスタ8,1
2,13の動作遅れのためV3信号より１〜２μｓ程度遅れ
て、第１ゲート信号VG1Eが正より負に反転し、ダブルゲ
ートIGBTは速やかにターンオフする。
2,13の動作遅れのためV3信号より１〜２μｓ程度遅れ
て、第１ゲート信号VG1Eが正より負に反転し、ダブルゲ
ートIGBTは速やかにターンオフする。
VG2Cは時刻t5において負に反転するが、この時刻には
IGBTはターンオフしているのでアノードショートモード
が解消しても何ら影響はない。
IGBTはターンオフしているのでアノードショートモード
が解消しても何ら影響はない。
時刻t6においてパルストランスの鉄心はリセットされ
ているので次のパルスを受けられる状態となっている。
ているので次のパルスを受けられる状態となっている。
なお、第１ゲートと第２ゲートの遅れ時間が自然の遅
れで充分でない時は、反転増幅器３の後はオフディレイ
回路を追加してもよい。
れで充分でない時は、反転増幅器３の後はオフディレイ
回路を追加してもよい。
また、第１ゲートにパルストランスを２個使い、交互
にオン、オフして連続パルスを供給し、オフ時にIGBTの
ゲートをトランジスタを使い短絡する回路にも応用出来
ることは説明するまでもない。
にオン、オフして連続パルスを供給し、オフ時にIGBTの
ゲートをトランジスタを使い短絡する回路にも応用出来
ることは説明するまでもない。
また、フォトカプラを使用した第１ゲート回路は、太
陽電池を利用した回路に置換えることも可能である。
陽電池を利用した回路に置換えることも可能である。
なお、第1,第２ゲート共、負のバイアス負圧を加える
必要はない。
必要はない。
以上説明の如く、本発明によればダブルゲートの第２
ゲートには動作遅れがほとんどないパルストランス方式
で、狭いオフパルスを加え、第１ゲートには、オフ時、
フォトカプラや増幅用トランジスタの素子自体の遅れを
利用することにより、ターンオフ時間の短い、簡単で経
済的なダブルゲートIGBTのゲート駆動回路を得ることが
できる。
ゲートには動作遅れがほとんどないパルストランス方式
で、狭いオフパルスを加え、第１ゲートには、オフ時、
フォトカプラや増幅用トランジスタの素子自体の遅れを
利用することにより、ターンオフ時間の短い、簡単で経
済的なダブルゲートIGBTのゲート駆動回路を得ることが
できる。
第１図は本発明の一実施例図、第２図は本発明の動作を
説明するためのタイミング図、第３図は従来のIGBTの説
明図、第４図はダブルゲートIGBTの説明図、第５図は従
来のゲート駆動回路図、第６図は第５図の回路の動作を
説明するためのタイミング図である。 １……駆動信号、２……非反転増幅器 ３……反転増幅器、４……オフディレイ 5,25……フォトカプラ 8,10,12,13……トランジスタ 6,7,9,11,14……抵抗 15……正電源、16……負電源 18……ダブルゲートIGBT 19……ワンショット回路、40……抵抗 41……トランジスタ、42……直流電源 43……パルストランス、44……ダイオード 45……ゼナーダイオード、46,47……抵抗
説明するためのタイミング図、第３図は従来のIGBTの説
明図、第４図はダブルゲートIGBTの説明図、第５図は従
来のゲート駆動回路図、第６図は第５図の回路の動作を
説明するためのタイミング図である。 １……駆動信号、２……非反転増幅器 ３……反転増幅器、４……オフディレイ 5,25……フォトカプラ 8,10,12,13……トランジスタ 6,7,9,11,14……抵抗 15……正電源、16……負電源 18……ダブルゲートIGBT 19……ワンショット回路、40……抵抗 41……トランジスタ、42……直流電源 43……パルストランス、44……ダイオード 45……ゼナーダイオード、46,47……抵抗
Claims (1)
- 【請求項１】エミッタ側の第１ゲートとコレクタ側の第
２ゲートを有するダブルゲートIGBT（Insulated Gate B
ipolar Transistor）をターンオフさせる際に、第２ゲ
ートにパルストランスによりパルス状の信号を加えた後
に第１ゲートにターンオフ信号を加えることを特徴とす
るダブルゲートIGBTのゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306895A JP2624809B2 (ja) | 1988-12-06 | 1988-12-06 | ダブルゲートｉｇｂｔのゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306895A JP2624809B2 (ja) | 1988-12-06 | 1988-12-06 | ダブルゲートｉｇｂｔのゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155456A JPH02155456A (ja) | 1990-06-14 |
| JP2624809B2 true JP2624809B2 (ja) | 1997-06-25 |
Family
ID=17962552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306895A Expired - Lifetime JP2624809B2 (ja) | 1988-12-06 | 1988-12-06 | ダブルゲートｉｇｂｔのゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624809B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3070360B2 (ja) * | 1993-10-28 | 2000-07-31 | 富士電機株式会社 | ダブルゲ−ト型半導体装置の制御装置 |
| JP4755915B2 (ja) * | 2006-02-21 | 2011-08-24 | 東芝キヤリア株式会社 | インバータ装置 |
| US9397568B2 (en) | 2014-01-31 | 2016-07-19 | Renesas Electronics Corporation | Semiconductor integrated circuit device and power supply system |
| JP7002431B2 (ja) * | 2018-10-09 | 2022-01-20 | 三菱電機株式会社 | 半導体装置 |
| WO2024013779A1 (ja) * | 2022-07-11 | 2024-01-18 | 三菱電機株式会社 | 半導体駆動装置及び電力変換装置 |
-
1988
- 1988-12-06 JP JP63306895A patent/JP2624809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02155456A (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
| US5168182A (en) | 0-100% duty cycle, transformer isolated fet driver | |
| US3986052A (en) | Power switching control circuit with enhanced turn-off drive | |
| JP2624809B2 (ja) | ダブルゲートｉｇｂｔのゲート駆動回路 | |
| US4236196A (en) | Switching regulator | |
| US20100237053A1 (en) | Modified phase shifted gate drive | |
| US4605865A (en) | Input drive apparatus for power transistor | |
| US4066916A (en) | Transistor drive circuits | |
| JPS5818689A (ja) | 少くとも一個の発光ダイオ−ドの制御回路 | |
| JPS62140512A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH04157918A (ja) | スイッチング装置 | |
| JPH0629161U (ja) | レーザダイオード駆動回路 | |
| JPH05243947A (ja) | Ｇｔｏサイリスタゲート駆動回路 | |
| KR940005059Y1 (ko) | 인버터 베이스 드라이브 회로 | |
| JPS6049377B2 (ja) | ドライブ回路 | |
| SU819943A1 (ru) | Формирователь знакочередующих импуль-COB | |
| JPS5881332A (ja) | 双方向スイツチ回路 | |
| JP2962072B2 (ja) | ブリッジ型インバータ回路 | |
| JPH064104A (ja) | 誘導性負荷の駆動回路 | |
| JPS6240116B2 (ja) | ||
| KR890006523Y1 (ko) | 펄스폭 변조신호 전달회로 | |
| JPH02121408A (ja) | トランジスタ駆動回路 | |
| JPS5918861Y2 (ja) | 相補型ｆｅｔチョッパ駆動回路 | |
| JPH05315917A (ja) | Ｉｇｂｔのゲート駆動方法 | |
| JP4768144B2 (ja) | スイッチングｍｏｓ−ｆｅｔドライブ回路 |