JP2623516B2 - チップ状サーミスタ - Google Patents
チップ状サーミスタInfo
- Publication number
- JP2623516B2 JP2623516B2 JP35845291A JP35845291A JP2623516B2 JP 2623516 B2 JP2623516 B2 JP 2623516B2 JP 35845291 A JP35845291 A JP 35845291A JP 35845291 A JP35845291 A JP 35845291A JP 2623516 B2 JP2623516 B2 JP 2623516B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- shaped
- exterior
- ceramic
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、信頼性の高いチップ状
セラミック・サーミスタに関する。
セラミック・サーミスタに関する。
【０００２】
【従来の技術】セラミック・サーミスタは、電子機器の
温度補償、電流制御および温度検出などの用途に広く用
いられており、近年では、コンデンサやインダクタなど
の電子部品と同様に、チップ化が進んでいる。このよう
なチップ状サーミスタの多くは、コンデンサやインダク
タと同様に、円柱状または角板状等のセラミック素体に
おける一対の対向する端部に外部電極が形成された構造
のものであった。
温度補償、電流制御および温度検出などの用途に広く用
いられており、近年では、コンデンサやインダクタなど
の電子部品と同様に、チップ化が進んでいる。このよう
なチップ状サーミスタの多くは、コンデンサやインダク
タと同様に、円柱状または角板状等のセラミック素体に
おける一対の対向する端部に外部電極が形成された構造
のものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような構造のサーミスタは、セラミック素地が常に外部
環境にさらされていたため、この露出したセラミック素
地部分が、半田付け前処理工程においてフラックスの影
響を受けたり、フロー半田付け工程において高熱の影響
を受け、抵抗値の変動が起こりやすくなってしまうとい
う問題点があった。
ような構造のサーミスタは、セラミック素地が常に外部
環境にさらされていたため、この露出したセラミック素
地部分が、半田付け前処理工程においてフラックスの影
響を受けたり、フロー半田付け工程において高熱の影響
を受け、抵抗値の変動が起こりやすくなってしまうとい
う問題点があった。
【０００４】そこで本発明は、上述従来の技術の問題点
を解決し、フラックスにさらされたり高温に加熱されて
も抵抗値の変動が起こりにくいチップ状サーミスタを提
供することを目的とする。
を解決し、フラックスにさらされたり高温に加熱されて
も抵抗値の変動が起こりにくいチップ状サーミスタを提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意研究の結果、チップ状のセラミッ
クの中央部表面に周回する帯状の第１外装塗料層、およ
び該第１外装塗料層形成部分以外の表面に電極層を形成
し、さらにこれら両層の境界部分を覆うように周回する
帯状の第２外装塗料層を形成してセラミックス素地の露
出を完全に無くすことにより、上記課題が解決されるこ
とを見い出し、本発明に到達した。
を達成するために鋭意研究の結果、チップ状のセラミッ
クの中央部表面に周回する帯状の第１外装塗料層、およ
び該第１外装塗料層形成部分以外の表面に電極層を形成
し、さらにこれら両層の境界部分を覆うように周回する
帯状の第２外装塗料層を形成してセラミックス素地の露
出を完全に無くすことにより、上記課題が解決されるこ
とを見い出し、本発明に到達した。
【０００６】すなわち、本発明は、チップ状セラミック
の表面に、対向する一対の端面以外の側面中央部を通っ
てチップ状のセラミックを周回する帯状の第１外装塗料
層と、該第１外装塗料層形成部分以外を被覆する電極層
とを有し、さらに上記第１外装塗料層と電極層との境界
部分を完全に覆い塞ぐ位置に、チップを周回する帯状の
第２外装塗料層が形成されていることを特徴とするチッ
プ状サーミスタを提供するものである。
の表面に、対向する一対の端面以外の側面中央部を通っ
てチップ状のセラミックを周回する帯状の第１外装塗料
層と、該第１外装塗料層形成部分以外を被覆する電極層
とを有し、さらに上記第１外装塗料層と電極層との境界
部分を完全に覆い塞ぐ位置に、チップを周回する帯状の
第２外装塗料層が形成されていることを特徴とするチッ
プ状サーミスタを提供するものである。
【０００７】
【作用】本発明のチップ状サーミスタは、チップ状のセ
ラミックの中央部表面に周回する帯状の第１外装塗料層
を形成し、該第１外装塗料層形成部分以外の表面部分に
電極層を形成した後、上記電極層と第１外装塗料層との
境界部分が完全に覆われるように、周回する帯状の第２
外装塗料層を形成して作製される。
ラミックの中央部表面に周回する帯状の第１外装塗料層
を形成し、該第１外装塗料層形成部分以外の表面部分に
電極層を形成した後、上記電極層と第１外装塗料層との
境界部分が完全に覆われるように、周回する帯状の第２
外装塗料層を形成して作製される。
【０００８】上記のような構成で外装塗料層を形成する
ことにより、セラミック素地の露出が完全になくなるた
め、半田付け前処理工程におけるフラックスの影響や、
フロー半田付け工程における高熱の影響を受けにくくな
り、抵抗値の変動が防止されるようになる。
ことにより、セラミック素地の露出が完全になくなるた
め、半田付け前処理工程におけるフラックスの影響や、
フロー半田付け工程における高熱の影響を受けにくくな
り、抵抗値の変動が防止されるようになる。
【０００９】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【００１０】
【実施例１】まず、酸化マンガンおよび酸化コバルトに
原子価制御剤および焼結助剤を所定量加え、湿式ボール
ミルにて攪拌した後、脱水、乾燥を行った。乾燥後、仮
焼きをし、再度湿式ボールミルにて攪拌した後、脱水、
乾燥を行い、セラミック・ＮＴＣサーミスタ材料粉体を
得た。次いで、この粉体にポリビニルアルコールを加え
造粒した後、所定の金型により加圧成形し、 400℃で２
時間加熱し脱バインダー処理を行った。脱バインダー処
理後、この成形体を大気中において 1,200℃で２時間焼
成し、直径1.15mm、高さ2.00mmの円柱形状のチップ状セ
ラミック１を得た。
原子価制御剤および焼結助剤を所定量加え、湿式ボール
ミルにて攪拌した後、脱水、乾燥を行った。乾燥後、仮
焼きをし、再度湿式ボールミルにて攪拌した後、脱水、
乾燥を行い、セラミック・ＮＴＣサーミスタ材料粉体を
得た。次いで、この粉体にポリビニルアルコールを加え
造粒した後、所定の金型により加圧成形し、 400℃で２
時間加熱し脱バインダー処理を行った。脱バインダー処
理後、この成形体を大気中において 1,200℃で２時間焼
成し、直径1.15mm、高さ2.00mmの円柱形状のチップ状セ
ラミック１を得た。
【００１１】次に、得られたセラミック１の表面中央部
に、エポキシ樹脂塗料を幅0.50mm、厚さ25μｍで円柱を
周回させて塗布した後、 200℃で乾燥し、該樹脂塗料を
硬化させて、第１外装塗料層２を形成した（図２）。次
いで、該セラミック１における第１外装塗料層２が形成
されていない部分に電解ニッケルメッキ処理を施し、膜
厚８μｍのニッケル電極層３を構成した（図３）。その
後さらに、ニッケル電極層３と第１外装塗料層２との境
界部分を覆い塞ぐため、チップの表面中央部にエポキシ
樹脂塗料を幅1.00mm、厚さ25μｍで円柱を周回させて塗
布した後、 200℃で乾燥し、該樹脂塗料を硬化させて第
２外装塗料層５を形成した（図４）。最後に、露出する
ニッケル電極層３上に電解半田メッキを施し、ニッケル
電極層３の表面を膜厚２μｍの半田４で覆った（図
１）。
に、エポキシ樹脂塗料を幅0.50mm、厚さ25μｍで円柱を
周回させて塗布した後、 200℃で乾燥し、該樹脂塗料を
硬化させて、第１外装塗料層２を形成した（図２）。次
いで、該セラミック１における第１外装塗料層２が形成
されていない部分に電解ニッケルメッキ処理を施し、膜
厚８μｍのニッケル電極層３を構成した（図３）。その
後さらに、ニッケル電極層３と第１外装塗料層２との境
界部分を覆い塞ぐため、チップの表面中央部にエポキシ
樹脂塗料を幅1.00mm、厚さ25μｍで円柱を周回させて塗
布した後、 200℃で乾燥し、該樹脂塗料を硬化させて第
２外装塗料層５を形成した（図４）。最後に、露出する
ニッケル電極層３上に電解半田メッキを施し、ニッケル
電極層３の表面を膜厚２μｍの半田４で覆った（図
１）。
【００１２】上記のようにして製造した本発明のチップ
状のセラミック・ＮＴＣサーミスタの特性を調べたとこ
ろ、25℃における抵抗値が１ＫΩ、Ｂ定数（85℃／25
℃）が3200Ｋ、定格電力が 125ｍＷであった。
状のセラミック・ＮＴＣサーミスタの特性を調べたとこ
ろ、25℃における抵抗値が１ＫΩ、Ｂ定数（85℃／25
℃）が3200Ｋ、定格電力が 125ｍＷであった。
【００１３】
【実施例２】本実施例では、まず、実施例１と同様にし
て厚さ0.60mm、長さ2.00mm、幅1.15mmの角板形状のチッ
プ状セラミック１を得、得られたセラミック１の表面中
央部に、幅0.50mm、厚さ25μｍで、角板を周回させてエ
ポキシ樹脂塗料を塗布した。その後、これを 200℃で乾
燥し、該樹脂塗料を硬化させて第１外装塗料層２を形成
した（図５）。次いで、該セラミック１における第１外
装塗料層２が形成されていない部分に電解ニッケルメッ
キ処理を施し、膜厚８μｍのニッケル電極層３を構成し
た（図６）。その後さらに、ニッケル電極層３と第１外
装塗料層２との境界部分を覆い塞ぐため、チップの表面
中央部にエポキシ樹脂塗料を幅1.00mm、厚さ25μｍで角
板を周回させて塗布した後、 200℃で乾燥し、該樹脂塗
料を硬化させて第２外装塗料層５を形成した（図７）。
最後に、ニッケル電極層３上に半田メッキを施して、ニ
ッケル電極層３の表面を膜厚２μｍの半田４で覆った。
て厚さ0.60mm、長さ2.00mm、幅1.15mmの角板形状のチッ
プ状セラミック１を得、得られたセラミック１の表面中
央部に、幅0.50mm、厚さ25μｍで、角板を周回させてエ
ポキシ樹脂塗料を塗布した。その後、これを 200℃で乾
燥し、該樹脂塗料を硬化させて第１外装塗料層２を形成
した（図５）。次いで、該セラミック１における第１外
装塗料層２が形成されていない部分に電解ニッケルメッ
キ処理を施し、膜厚８μｍのニッケル電極層３を構成し
た（図６）。その後さらに、ニッケル電極層３と第１外
装塗料層２との境界部分を覆い塞ぐため、チップの表面
中央部にエポキシ樹脂塗料を幅1.00mm、厚さ25μｍで角
板を周回させて塗布した後、 200℃で乾燥し、該樹脂塗
料を硬化させて第２外装塗料層５を形成した（図７）。
最後に、ニッケル電極層３上に半田メッキを施して、ニ
ッケル電極層３の表面を膜厚２μｍの半田４で覆った。
【００１４】上記のようにして製造した本発明のチップ
状のセラミック・ＮＴＣサーミスタの特性を調べたとこ
ろ、25℃における抵抗値が１ＫΩ、Ｂ定数（85℃／25
℃）が3200Ｋ、定格電力が 125ｍＷであった。
状のセラミック・ＮＴＣサーミスタの特性を調べたとこ
ろ、25℃における抵抗値が１ＫΩ、Ｂ定数（85℃／25
℃）が3200Ｋ、定格電力が 125ｍＷであった。
【００１５】
【実施例３】本実施例では、上記実施例１で得られた本
発明のチップ状サーミスタを20個用意し、それぞれのチ
ップ状サーミスタについてフラックスを塗布した後、回
路基板上にフロー半田付けを行い、25℃の抵抗値の変化
率（％）を測定して、その結果を表１に示した。また、
上記変化率が±５％以上であったものを不良として不良
率（％）を算出し、その結果を表１に併記した。なお、
本実施例においては、比較のため第２外装塗料層５を形
成しなかった外装１層のチップ状サーミスタ、および外
装塗料層をまったく形成しなかった裸のチップ状サーミ
スタをそれぞれ20個ずつ用意し、上記同様の測定を行
い、その結果を表１に併記した。
発明のチップ状サーミスタを20個用意し、それぞれのチ
ップ状サーミスタについてフラックスを塗布した後、回
路基板上にフロー半田付けを行い、25℃の抵抗値の変化
率（％）を測定して、その結果を表１に示した。また、
上記変化率が±５％以上であったものを不良として不良
率（％）を算出し、その結果を表１に併記した。なお、
本実施例においては、比較のため第２外装塗料層５を形
成しなかった外装１層のチップ状サーミスタ、および外
装塗料層をまったく形成しなかった裸のチップ状サーミ
スタをそれぞれ20個ずつ用意し、上記同様の測定を行
い、その結果を表１に併記した。
【００１６】
【表１】
【００１７】（条件‥‥半田：共晶半田、フラックス：
塩素系電子部品用フラックス、温度： 260℃、回数：３
秒×３回） 表１からもわかるように、本発明のチップ状サーミスタ
は従来の外装１層品や裸品と比較して抵抗値の変化率が
極めて小さく、その不良率（％）は０％であり、極めて
信頼性の高いものであった。
塩素系電子部品用フラックス、温度： 260℃、回数：３
秒×３回） 表１からもわかるように、本発明のチップ状サーミスタ
は従来の外装１層品や裸品と比較して抵抗値の変化率が
極めて小さく、その不良率（％）は０％であり、極めて
信頼性の高いものであった。
【００１８】
【発明の効果】本発明のチップ状サーミスタは、フラッ
クスや高熱の影響を受けにくくなったため、抵抗値の変
動が極めて小さくなった。そのため、本発明のチップ状
サーミスタはフロー半田付けを行うことができ、電子機
器の小型化および高信頼化に大きく寄与し得るものであ
る。
クスや高熱の影響を受けにくくなったため、抵抗値の変
動が極めて小さくなった。そのため、本発明のチップ状
サーミスタはフロー半田付けを行うことができ、電子機
器の小型化および高信頼化に大きく寄与し得るものであ
る。
【図１】本発明のチップ状サーミスタの一例を示す側断
面図である。
面図である。
【図２】本発明のチップ状サーミスタの製造方法の一例
を段階的に示した図であって、円柱形状のチップ状セラ
ミックの表面中央部に周回する帯状の第１外装塗料層が
形成された態様を示す斜視図である。
を段階的に示した図であって、円柱形状のチップ状セラ
ミックの表面中央部に周回する帯状の第１外装塗料層が
形成された態様を示す斜視図である。
【図３】本発明のチップ状サーミスタの製造方法の一例
を段階的に示した図であって、図２のセラミックにおけ
る第１外装塗料層未形成部分にニッケル電極層が形成さ
れた態様を示す斜視図である。
を段階的に示した図であって、図２のセラミックにおけ
る第１外装塗料層未形成部分にニッケル電極層が形成さ
れた態様を示す斜視図である。
【図４】本発明のチップ状サーミスタの製造方法の一例
を段階的に示した図であって、図３のチップの表面中央
部にさらに周回する帯状の第２外装塗料層が形成された
態様を示す斜視図である。
を段階的に示した図であって、図３のチップの表面中央
部にさらに周回する帯状の第２外装塗料層が形成された
態様を示す斜視図である。
【図５】本発明のチップ状サーミスタの製造方法の別の
一例を段階的に示した図であって、角板形状のチップ状
セラミックの表面中央部に周回する帯状の第１外装塗料
層が形成された態様を示す斜視図である。
一例を段階的に示した図であって、角板形状のチップ状
セラミックの表面中央部に周回する帯状の第１外装塗料
層が形成された態様を示す斜視図である。
【図６】本発明のチップ状サーミスタの製造方法の別の
一例を段階的に示した図であって、図５のセラミックに
おける第１外装塗料層未形成部分にニッケル電極層が形
成された態様を示す斜視図である。
一例を段階的に示した図であって、図５のセラミックに
おける第１外装塗料層未形成部分にニッケル電極層が形
成された態様を示す斜視図である。
【図７】本発明のチップ状サーミスタの製造方法の一例
を段階的に示した図であって、図６の素子の表面中央部
にさらに周回する帯状の第２外装塗料層が形成された態
様を示す斜視図である。
を段階的に示した図であって、図６の素子の表面中央部
にさらに周回する帯状の第２外装塗料層が形成された態
様を示す斜視図である。
１‥‥‥セラミック ２‥‥‥第１外装塗料層 ３‥‥‥ニッケル電極層 ４‥‥‥半田 ５‥‥‥第２外装塗料層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭63−67202（ＪＰ，Ｕ) 実開 昭63−136302（ＪＰ，Ｕ) 実開 昭62−32505（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 チップ状セラミックの表面に、対向する
一対の端面以外の側面中央部を通ってチップ状のセラミ
ックを周回する帯状の第１外装塗料層と、該第１外装塗
料層形成部分以外を被覆する電極層とを有し、さらに上
記第１外装塗料層と電極層との境界部分を完全に覆い塞
ぐ位置に、チップを周回する帯状の第２外装塗料層が形
成されていることを特徴とするチップ状サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35845291A JP2623516B2 (ja) | 1991-12-27 | 1991-12-27 | チップ状サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35845291A JP2623516B2 (ja) | 1991-12-27 | 1991-12-27 | チップ状サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182803A JPH05182803A (ja) | 1993-07-23 |
| JP2623516B2 true JP2623516B2 (ja) | 1997-06-25 |
Family
ID=18459383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35845291A Expired - Lifetime JP2623516B2 (ja) | 1991-12-27 | 1991-12-27 | チップ状サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623516B2 (ja) |
-
1991
- 1991-12-27 JP JP35845291A patent/JP2623516B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05182803A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876286B2 (en) | Inductor and method of producing the same | |
| JP3332069B2 (ja) | インダクタ及びその製造方法 | |
| KR101996356B1 (ko) | 세라믹 전자부품 | |
| JP3509058B2 (ja) | 積層フェライトチップインダクタアレイ | |
| US4259657A (en) | Self heat generation type positive characteristic thermistor and manufacturing method thereof | |
| US6343413B1 (en) | Method of manufacturing a chip inductor | |
| CN104240947A (zh) | 陶瓷电子部件及其制造方法 | |
| JP2623516B2 (ja) | チップ状サーミスタ | |
| JPH06112085A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| CN115579199A (zh) | 叠层片式ntc热敏电阻元件及其制造方法 | |
| JPH07161503A (ja) | チップ型サーミスタ | |
| JP2694709B2 (ja) | チップ・バリスタ | |
| US5669134A (en) | Method of manufacturing chip inductor | |
| JPH09297069A (ja) | 温度検知用センサ | |
| JPH0130286B2 (ja) | ||
| JPH02109202A (ja) | セラミックインダクタ部品およびセラミックｌｃ部品 | |
| JP3471444B2 (ja) | セラミックコンデンサの電極形成方法 | |
| TWI703596B (zh) | 積層陶瓷電容器及其製造方法 | |
| TWI709987B (zh) | 積層陶瓷電容器及其製造方法 | |
| JP2000357603A (ja) | チップ型サーミスタ及びその製造方法 | |
| KR200208766Y1 (ko) | 단판형 표면실장형 칩부품 | |
| JPS6125221Y2 (ja) | ||
| JPH0512998Y2 (ja) | ||
| JPH0897006A (ja) | チップ状セラミック電子部品及びその製造方法 | |
| KR100324582B1 (ko) | 관통형 구조의 정특성 서미스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970121 |