CN115579199A - 叠层片式ntc热敏电阻元件及其制造方法 - Google Patents
叠层片式ntc热敏电阻元件及其制造方法 Download PDFInfo
- Publication number
- CN115579199A CN115579199A CN202211291207.XA CN202211291207A CN115579199A CN 115579199 A CN115579199 A CN 115579199A CN 202211291207 A CN202211291207 A CN 202211291207A CN 115579199 A CN115579199 A CN 115579199A
- Authority
- CN
- China
- Prior art keywords
- layer
- thermistor
- protective layer
- printing
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本申请涉及一种叠层片式NTC热敏电阻元件及其制造方法。通过优化保护层浆料以及热敏电阻浆料的配比和工艺,降低保护层与热敏电阻层的膨胀系数差值,然后叠层印刷中同步印刷内置保护层与热敏电阻层共同形成胚体,切割胚体时使得内置保护层具有平整的切割表面,最后在共同烧结保护层与热敏电阻层时克服膨胀系数不同的问题,使得内置保护层与热敏内芯同步形成,避免后续单独分配用于形成内置保护层工艺流程,从而节约了工艺流程步骤,降低了制造周期和制造成本,并通过该工艺流程得到了一款具有较高的加工精度和标准的规格尺寸的叠层片式NTC热敏电阻元件。
Description
技术领域
本申请涉及电子元件技术领域,特别是涉及一种叠层片式NTC热敏电阻元件及其制造方法。
背景技术
叠层片式NTC热敏电阻元件是一种新型的无引线微小元器件,作为表面贴装器件(Surface Mounted Technology,简称SMD)适合安装在印制线路板(Printed CircuitBoard,简称PCB)上。
随着科技技术的不断进步,对于电子元件的加工精度要求也不断提高,传统的叠层片式NTC热敏电阻元件由于壳体采用喷涂玻璃涂料烘干,或者是浸渍玻璃涂料烘干,然而不管是哪种方法,玻璃保护层的厚度都无法人为地精确控制,存在误差较大的问题。而由于保护层处于叠层片式NTC热敏电阻元件的外层,保护层的尺寸也决定了叠层片式NTC热敏电阻元件本身的尺寸,由于工艺的不稳定性造成保护层的表面起伏,会进而导致整个NTC热敏电阻元件的尺寸偏离标准值。
同时,现有的叠层片式NTC热敏电阻元件制造工艺步骤较多,且操作十分繁琐,导致产品的生产周期较长,容易形成产品积压造成产品库存压力。
日本发明专利公开号JP1998303004A公开了一种热敏电阻元件及其制造方法,其工艺步骤为在陶瓷基板的整个表面上形成薄膜热敏电阻。在薄膜热敏电阻器上形成一对内部电极之后,形成绝缘无机材料层,以覆盖内部电极和暴露的薄膜热敏电阻器。在每个内部电极的上侧的绝缘无机材料层上,涂敷包含金属粉末和无机接合材料的导电膏,并通过丝网印刷等烧成具有比内部电极小的面积,以形成外部电极。由于该外部电极的燃烧(烘烤),夹在外部电极和内部电极之间的绝缘无机材料层被外部电极吸收,并且电流流过外部电极和内部电极。最后将衬底切割成芯片形状,得到多个热敏电阻元件。通过烧结过程中,外部电极吸收绝缘无机材料层,使得内部电极与外部电极导通,从而简化了制造过程,降低制造成本。
日本发明专利公开号JP2003257708A公开了一种厚膜热敏电阻元件及其制造方法,在氧化铝基板上形成软化点与热敏电阻元件的最佳燃烧温度区域相同的温度区域的玻璃膏层,在玻璃膏层上形成无玻璃料的热敏电阻膏层,并且将玻璃层与热敏电阻层全部同时烧结形成,防止在烧结时玻璃层的杂质大幅扩散至热敏电阻层内,从而避免了玻璃杂质对热敏电阻元件的性能可靠性的影响。
中国发明专利公开号CN104335295A公开了一种NTC热敏电阻元件及其制造方法,包括秤量原料、球磨、煅烧、打浆、流延、印刷、叠片、烧结、形成外部电极以及镀膜等步骤,通过对原材料配方中各组分比例的控制,获得耐热性较好的NTC热敏电阻元件。
中国发明专利公开号CN112837877A公开了一种片式无源元器件表面封包处理工艺,其工艺步骤为:制料—配料—流延—叠层印刷—切割—解胶—排胶—烧结—倒角—磷化—烧磷—粘银—烧银—电镀,通过加入磷化和烧磷工艺步骤,使得热敏半导体元件颗粒表面生成均匀的绝缘磷化膜,同样能够实现防止产品漏流的功能,并且取代了传统工艺中粘麦乐纸—粘保护浆—喷玻璃釉—烘干—搓片—烧玻—倒保护浆的工艺步骤,实现了缩减生产流程,降低库存和在线成本。
发明内容
基于此,有必要针对现有的叠层片式NTC热敏电阻元件尺寸不够精准,表面存在起伏以及制造工艺步骤繁琐的问题,提供一种叠层片式NTC热敏电阻元件及其制造方法。
一种叠层片式NTC热敏电阻元件,包括热敏内芯、外电极层以及绝缘的内置保护层。热敏内芯包括在竖直方向上交替设置的内电极层及热敏电阻层,所述热敏电阻层受控于温度电性连接或者隔断所述内电极层;外电极层覆盖所述热敏内芯的相对的两个电性表面,所述外电极层通过所述电性表面电性连接所述内电极层;内置保护层包覆所述热敏内芯非所述电性表面的位置,所述内置保护层具有平整的切割表面,部分所述切割表面被所述外电极层向非所述电性表面的位置延伸包覆。
通过采用上述技术方案,绝缘的内置保护层包覆热敏内芯非电性表面的部分,叠层片式NTC热敏电阻元件只能够通过外电极形成导通的电路,保护层因此能够从电性以及机械两个方面对内部的热敏内芯进行保护。同时,内置保护层具有平整的切割表面,使得最终成型的叠层片式NTC热敏电阻元件的具有较高的加工精度和标准的规格尺寸。
在其中一个实施例中,所述内置保护层包括沿竖直方向依次设置的底板、盖板以及侧保护层,所述侧保护层具有均匀一致的厚度。
通过采用上述技术方案, 提供一种侧保护层厚度均匀一致的叠层片式NTC热敏电阻元件。
在其中一个实施例中,所述外电极层与所述内置保护层具有固定的尺寸。
通过采用上述技术方案, 提供一种尺寸规格误差较小,符合标准设计的叠层片式NTC热敏电阻元件。
本申请还提供一种叠层片式NTC热敏电阻元件的制造方法,包括叠层印刷、切割分块以及烧结成型步骤,具体为:依次印刷所述底板、所述侧保护层、所述热敏内芯及所述盖板以形成胚体,在所述盖板上印刷切割线;沿所述切割线切割所述胚体,以形成若干尺寸相同的颗粒;加热所述颗粒,所述颗粒的热敏内芯经烧结形成瓷体,所述底板、所述盖板及所述侧保护层同步烧结直接形成包覆所述瓷体表面的绝缘的所述内置保护层。
通过采用上述技术方案,在叠层印刷过程中,将侧保护层与热敏内芯同步印刷,即在生成胚体时,内置保护层就已经包覆在热敏内芯表面了。当切割分块时,侧保护层由划片机精密切割,从而形成平整的切割表面。在烧结阶段,底板、侧保护层以及盖板同步烧结形成内置保护层,而在传统工艺中,热敏内芯与保护层是分开烧结成型的,对比之下,本申请的制造工艺在获得相同甚至更优的产品的基础上,节约了制造步骤,减少了制造周期,降低了制造成本。
在其中一个实施例中,在所述侧保护层及所述热敏内芯的叠层印刷步骤中,所述侧保护层及所述热敏内芯位于同一印刷层,所述印刷层包括设置于所述印刷层中心位置的所述热敏内芯以及围绕所述热敏内芯设置的所述侧保护层。
通过采用上述技术方案,侧保护层围绕热敏内芯设置,从而在水平方向上的侧面保护热敏内芯,而竖直方向上叠层印刷的印刷层,使得相邻的印刷层互相形成保护。
在其中一个实施例中,所述印刷层的印刷步骤具体包括:印刷所述侧保护层;印刷所述热敏内芯,所述热敏内芯与所述侧保护层具有相同的厚度以形成平整的所述印刷层表面,所述印刷层表面用于提供下一所述印刷层的基础。
通过采用上述技术方案,首先印刷侧保护层,侧保护层按照图形丝网的预设图形印刷,在侧保护层印刷时,也界定形成了热敏内芯的印刷位置和印刷高度,以防止热敏内芯的印刷位置偏移,并且保证热敏内芯与侧保护层具有相同的厚度,以使下一印刷层能够在水平平整的表面继续印刷。
在其中一个实施例中,所述热敏内芯包括多个热敏电阻层及至少两个内电极层,在所述内电极层的印刷步骤中,靠近所述胚体一端设置的内电极层形成A位电极层,靠近所述胚体相对另一端设置的相邻的内电极层形成B位电极层,所述A位电极层及所述B位电极层在所述胚体的厚度方向上间隔所述热敏电阻层交替设置。
通过采用上述技术方案,分靠两端交替间隔设置的A、B位电极层能够有效利用热敏电阻材料的特性,当两端分别连通外电极的电路时,只有在特定温度下才具有实际意义的电流通过。同时,A、B位电极分靠两端设置也能够方便增加电路数量,同时避免外电极短路的问题。
在其中一个实施例中,在所述烧结步骤之后,还包括倒角和封端步骤,切削所述瓷体的相对两端面的所述内置保护层,以使所述A位电极层与所述B位电极层露出于外侧,形成相对的电性表面;在所述电性表面上涂布导电浆料后进行热处理成型,以形成外电极层。
通过采用上述技术方案,在烧结形成保护层后,保护层上平整的切割表面在切削过程中A位电极层与B位电极层能够更好地完整地露出,从而更加容易形成电性表面并且在电性表面上形成外电极层。
在其中一个实施例中,在所述叠层印刷步骤之前,还包括制备热敏电阻层浆料的步骤,所述制备热敏电阻层浆料的步骤具体包括:将氧化锰、氧化钴、氧化镍、氧化铜以及氧化铁等金属氧化物中的多种金属氧化物混合均匀,形成热敏电阻粉料;将所述热敏电阻粉料、粘接剂以及溶剂后混合均匀以形成热敏电阻混合物;使用辊式研磨机反复研磨所述热敏电阻混合物,以形成所述热敏电阻层浆料。
通过采用上述技术方案,传统工艺中浆料在混合后需要使用球磨机研磨后,将粉料,浆料经过流延工艺后形成膜带,而本申请中采用辊式研磨机进行研磨,使得浆料无需经过流延工艺,在研磨过程中受辊压直接形成层状浆料,直接能够用于丝网印刷,从而省去了流延工艺。
在其中一个实施例中,在所述叠层印刷步骤之前,还包括制备内置保护层浆料的步骤,所述制备保护层浆料的步骤具体包括:提供玻璃粉料;将所述玻璃粉料、所述粘接剂以及所述溶剂混合均匀以形成保护层混合物;使用辊式研磨机反复研磨所述保护层混合物,以形成所述保护层浆料;其中,所述保护层混合物中的所述粘接剂及所述溶剂的重量配比范围与所述热敏电阻混合物相同,所述研磨保护层混合物的工艺参数范围与所述研磨热敏电阻层混合物的工艺参数范围相同。
通过采用上述技术方案,保护层浆料与热敏电阻层浆料具有相同的粘接剂和溶剂种类以及配比范围,并且采用相同范围的工艺参数,使得两种浆料具有相近的膨胀系数,在后续的烧结成型步骤中,从而防止内置保护层与热敏电阻层因为膨胀系数相差过大产生裂纹,导致产品接触不良等问题。
综上所述,本申请提供的叠层片式NTC热敏电阻元件及其制造工艺,至少具有以下一种有益技术效果:
1.提供一种具有平整的切割表面,且具有较高的加工精度和标准的规格尺寸的叠层片式NTC热敏电阻元件。
2.通过辊压研磨、叠层印刷内置保护层,并且在烧结时将内置保护层与热敏内芯共同烧结,从而节约制造步骤、减少制造周期并降低制造成本。
3.通过对保护层浆料的制备工艺进行改进,使得保护层浆料与热敏电阻层浆料具有相近的热膨胀系数,从而防止在烧结过程中产生裂纹,导致产品接触不良的问题。
附图说明
图1为本申请一实施例中叠层片式NTC热敏电阻元件的第一视角的结构示意图;
图2为本申请一实施例中叠层片式NTC热敏电阻元件的制造工艺流程图;
图3为本申请一实施例中叠层印刷步骤的场景示意图;
图4a为本申请一实施例中S31步骤中胚体的上视结构示意图;
图4b为本申请一实施例中S31步骤中胚体的侧视结构示意图;
图5a为本申请一实施例中S32步骤中胚体的上视结构示意图;
图5b为本申请一实施例中S32步骤中胚体的侧视结构示意图;
图6a为本申请一实施例中S33步骤中胚体的上视结构示意图;
图6b为本申请一实施例中S33步骤中胚体的侧视结构示意图;
图7a为本申请一实施例中S34步骤中胚体的上视结构示意图;
图7b为本申请一实施例中S34步骤中胚体的侧视结构示意图;
图8a为本申请一实施例中S35步骤中胚体的上视结构示意图;
图8b为本申请一实施例中S35步骤中胚体的侧视结构示意图;
图9a为本申请一实施例中S36步骤中胚体的上视结构示意图;
图9b为本申请一实施例中S36步骤中胚体的侧视结构示意图;
图10a为本申请一实施例中S37步骤中胚体的上视结构示意图;
图10b为本申请一实施例中S37步骤中胚体的侧视结构示意图;
图11a为本申请一实施例中S38步骤中胚体的上视结构示意图;
图11b为本申请一实施例中S38步骤中胚体的侧视结构示意图;
图12为现有技术中叠层片式NTC热敏电阻元件的制造工艺流程图。
附图标记说明:
10、热敏内芯;11、内电极层;11a、A位电极层;11b、B位电极层;11c、电性表面;12、热敏电阻层;20、内置保护层;21、底板;22、侧保护层;23、盖板;30、外电极层;100、印刷底面。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
首先对本申请涉及的NTC热敏电阻元件的概念进行解释。
NTC热敏电阻元件:热敏电阻是一种电路中常见的电子元器件,其电阻值随温度而变化。热敏电阻一般分为两类:一种为正温度系数的热敏电阻(Posttive TemperatureCoefficient Resistance,简称PTCR),另一种为负温度系数的热敏电阻(NegativeTemperature Coefficient Resistance,简称NTCR)。NTC热敏电阻元件的电阻值与温度呈负相关关系,随着温度的升高,电阻值呈指数下降,其特性使得NTC热敏电阻元件在电路中通常被用于检测和控制温度、补偿其他正温度系数的电子元件的电阻以及抑制涌浪电流(防止开关开启的瞬间产生极大电流损毁电子元件)。
叠层片式结构:类似于片式多层陶瓷电容器(Multi-layer Ceramic Capacitors,简称MLCC)结构,由多层印制的内电极层与多层热敏电阻层依次交替堆叠形成,相当于多个热敏电阻以并联的形式连接。
下面结合附图介绍本申请实施例提供的叠层片式NTC热敏电阻元件。请参阅图1,图1示出了本申请一实施例中的叠层片式NTC热敏电阻元件的第一视角的结构示意图,本申请一实施例提供的叠层片式NTC热敏电阻元件,包括热敏内芯10、外电极层30以及内置保护层20。热敏内芯10包括用于提供电阻随温度负相关变化特性的热敏电阻层12以及用于使叠层片式NTC热敏电阻元件内部电性连接的内电极层11。外电极层30电性连接内电极层11,用于使叠层片式NTC热敏电阻元件与外部电路电性连接。内置保护层20为包覆热敏内芯10表面的绝缘材料,用于防止热敏内芯10与外电极层30之外的结构电性连接,从而干扰叠层片式NTC热敏电阻元件的正常工作。
热敏电阻层12与内电极层11在竖直方向上交替设置,热敏电值阻层在竖直方向上的相对两侧分别连接两层不互相电性连接的内电极层11,从而形成两条导线分别连接于热敏电阻两端的电路结构,该电路结构的电阻主要取决于热敏电阻的电阻值,即叠层片式NTC热敏电阻元件的电阻值主要由热敏电阻层12的电阻值决定。
需要说明的是,热敏电阻层12的电阻值由热敏电阻层12的厚度、热敏材料的种类以及组分、环境温度、制成工艺等因素共同影响,而热敏电阻层12的具体电阻值变化以及影响因素并非本申请的发明构思所在,对此不做进一步地展开讨论。
内电极层11包括分别与热敏内芯10的相对两端面连接的A位电极层11a与B位电极层11b,以在热敏内芯10上形成相对的两个电性表面11c,分别与不同的外电极层30电性连接,从而避免热敏内芯10的电路结构出现短路。
外电极层30与多层内电极层11同时电性连接,以形成多个热敏电阻并联的电路结构。通过调整内电极层11的分布能够控制热敏电阻的并联电路结构,从而根据实际应用需要得到特定电阻性质的叠层片式NTC热敏电阻元件。具体到本实施例中,热敏内芯10包括2层A位电极层11a与2层B位电极层11b,A位电极层11a与B位电极层11b间隔热敏电阻层12交替设置,形成并连电路。
需要说明的是,本领域技术人员能够根据实际需要调节内电极层11的分布,形成不局限于本申请实施例所示的电路结构。
内置保护层20包覆热敏内芯10非电性表面11c的位置,且为绝缘材料,以保护热敏内芯10不受机械侵蚀的同时,防止其他导电元件对热敏内芯10的电路结构产生干扰。
具体地,内置保护层20包括沿竖直方向依次设置的底板21、盖板23以及侧保护层22,侧保护层22相对背离的热敏内芯10的一侧具有平整的切割表面,由此使得内置保护层20具有均匀一致的厚度,相对设计的误差较小。而叠层片式NTC热敏电阻元件的规格尺寸主要由包覆在热敏内芯10外的内置保护层20决定,因此厚度均匀、误差较小的内置保护层20使得叠层片式NTC热敏电阻元件也具有更高精度的规格尺寸。
更具体地,内置保护层20平整的切割表面的形成工艺及原理在后文中叠层片式NTC热敏电阻元件的制造方法中一并介绍。
下面结合附图对叠层片式NTC热敏电阻元件的制造方法进行介绍。请参阅图2,图2为本申请一实施例中叠层片式NTC热敏电阻元件的制造工艺流程图。本申请实施例提供的叠层片式NTC热敏电阻元件的制造方法包括以下步骤:
S1:制备粉料,将氧化锰、氧化钴、氧化镍、氧化铜以及氧化铁等金属氧化物中的多种金属氧化物混合均匀,形成热敏电阻粉料,热敏电阻粉料用于形成热敏电阻层12。
具体到本实施例中,氧化锰的质量占比为35-40%,氧化钴的质量占比为25-30%,氧化镍的质量占比为15-20%、氧化铜的质量占比为5-10%、氧化铁的质量占比为5-10%。
需要说明的是,热敏电阻粉料的种类以及配比不局限于本申请实施例所述,本领域技术人员能够根据实际热敏电阻层12的性质需要调节热敏电阻粉料的种类以及配比。
S2:制作浆料,包括制备热敏电阻层12浆料以及制备保护层浆料,下面对两种浆料的制备进行分别介绍。
S21:制作热敏电阻层12浆料,将热敏电阻粉料、粘接剂以及溶剂按一定比例混合均匀后,使用辊式研磨机反复研磨以形成热敏电阻层12浆料。
具体到本实施例中,粘接剂为热敏电阻粉料质量10-15%的环氧树脂,溶剂的比例为热敏电阻粉料质量的5-10%。使用三辊研磨机进行4-5次研磨,每次研磨1-2小时。
在现有技术的浆料制作工艺中,热敏电阻粉料、粘接剂以及溶剂通常使用球磨机进行研磨,以使得浆料中的颗粒的粒径足够小,从而能够在后续的流延工艺中被流延形成25-35um厚度的膜带,而后将膜带直接叠层印刷。而本申请中,由于后续叠层印刷时采用丝网印刷,无需预先将浆料流延为膜带形态,因此在研磨时也无需使用球磨机,只需要使用成本较低、损耗较小的辊式研磨机即可,同时也节省了后续的流延工艺步骤。
S22:制作保护层浆料,将玻璃粉料、粘接剂以及溶剂按照一定比例混合均匀后,使用辊式研磨机反复研磨以形成热敏电阻层12浆料。
具体地,玻璃粉料、粘接剂以及溶剂按照1:10-15%:5-10%的比例范围混合均匀,然后使用三辊研磨机进行4-5次研磨,每次研磨1-2小时。其中,保护层浆料中的粘接剂及溶剂的重量配比范围与热敏电阻混合物相同,研磨保护层混合物的工艺参数范围与所述研磨热敏电阻层12混合物的工艺参数范围相同。由于在后续的烧结工艺步骤中,内置保护层20与热敏电阻层12是共同烧结成型的,而热敏电阻层12与保护层材料不同,其膨胀系数也不同,在烧结过程中存在因为膨胀不一致而产生表面裂纹以及产品接触不良等问题。通过在相同配比范围内微调两种浆料的配比以及研磨工艺参数,能够减小两种浆料的高温膨胀系数差距,从而缓解上述由于膨胀系数导致的问题。
S3:叠层印刷,在印刷底面100上依次印刷叠层片式NTC热敏电阻元件的底板21、侧保护层22、热敏内芯10以及盖板23,形成用于后续烧结成型的胚体。
具体地,请参阅图3,图3为本申请一实施例中叠层印刷步骤的场景示意图。为便于理解,图中的虚线为后续切割工艺步骤中的切割线。
请参阅图4a和图4b,图4a为本申请一实施例中S31步骤中胚体的上视结构示意图,图4b为本申请一实施例中S31步骤中胚体的侧视结构示意图。
S31:首先印刷一层玻璃浆料,以形成底板21。
请参阅图5a和图5b,图5a为本申请一实施例中S32步骤中胚体的上视结构示意图,图5b为本申请一实施例中S32步骤中胚体的侧视结构示意图。
S32:在底板21上继续印刷玻璃浆料,以在底板21上形成部分侧保护层22。可以理解,S31和S32步骤采用同一种浆料印刷,在丝网印刷过程中可以分步进行,也可以同步进行。
请参阅图6a和图6b,图6a为本申请一实施例中S33步骤中胚体的上视结构示意图,图6b为本申请一实施例中S33步骤中胚体的侧视结构示意图。
S33:印刷内电极浆料以形成A位电极层11a,A位电极层11a的一端与相对较近的切割线连接,A位电极层11a的另一端与另一条相对较远的切割线间隔保护层设置,从而使得成型的产品中,A位电极层11a的一端通过切割形成的电性表面11c与外电极层30电性连接,另一端则不与另一侧的外电极层30电性连接,从而实现将热敏电阻层12接入叠层片式NTC热敏电阻元件的内部电路,并防止两侧的外电极层30直接电性连接产生短路。
A位电极层11a的印刷厚度与S32步骤中侧保护层22的厚度相同,以使得A位电极层11a印刷完成后,印刷层的表面仍然是平整的平面,以为下一层印刷层的印刷提供良好的基础。同时,由于侧保护层22已经形成,侧保护层22所围绕的区域即为A位电极层11a的印刷区域,从而进一步限定了A位电极层11a的印刷位置,提高了A位电极层11a的印刷精度。而侧保护层22由于自身是环绕叠层片式NTC热敏电阻元件的周缘设置,其本身易于定位,印刷位置的误差也相对较小。
请参阅图7a和图7b,图7a为本申请一实施例中S34步骤中胚体的上视结构示意图,图7b为本申请一实施例中S34步骤中胚体的侧视结构示意图。
S34:在A位电极层11a与侧保护层22形成的平整表面上继续印刷玻璃浆料,以形成下一印刷层的侧保护层22。
需要说明的是,由于内电极层11与热敏电阻层12交替设置,且热敏电阻层12不能直接与外电极层30电性连接,因此侧保护层22需要完全围绕叠层片式NTC热敏电阻元件的周缘设置,不必在切割线的位置留出避让位置。
请参阅图8a和图8b,图8a为本申请一实施例中S35步骤中胚体的上视结构示意图,图8b为本申请一实施例中S35步骤中胚体的侧视结构示意图。
S35:在侧保护层22围绕的区域内印刷热敏电阻浆料,以形成热敏电阻层12。热敏电阻层12的外侧被侧保护层22完全围绕包裹,与外界电性绝缘。而热敏电阻层12直接印刷于A位电极层11a上,且B位电极层11b将要印刷于热敏电阻层12的上侧,以实现热敏电阻层12在竖直方向上分别与A位电极层11a和B位电极层11b电性连接。
需要说明的是,本领域技术人员能够根据实际产品的需要,设计和印刷不同厚度的热敏电阻层12,只要能够实现热敏电阻特性即可。
可以理解,当热敏电阻层12厚度变化时,与热敏电阻层12处于同一印刷层的保护层厚度也随之一同变化,以保证每一印刷层具有平整的印刷表面。
请参阅图9a和图9b,图9a为本申请一实施例中S36步骤中胚体的上视结构示意图,图9b为本申请一实施例中S36步骤中胚体的侧视结构示意图。
S36:印刷内电极层11浆料以形成B位电极层11b。B位电极层11b与A位电极层11a错位设置,B位电极层11b与A位电极层11a以胚体的中位线对称设置,以实现电性连接一侧的外电极层30而不与另一侧的外电极层30连接。其具体结构不在此赘述,本领域技术人员参考A位电极层11a即可知晓。
请参阅图10a和图10b,图10a为本申请一实施例中S37步骤中胚体的上视结构示意图,图10b为本申请一实施例中S37步骤中胚体的侧视结构示意图。
S37:重复上述步骤,按照产品设计要求将A位电极层11a与B位电极层11b间隔热敏电阻层12交替印刷。具体到本实施例中,叠层片式NTC热敏电阻元件包括2层A位电极层11a与2层B位电极层11b。
可以理解的是,本领域技术人员能够根据产品不同需求对A位电极层11a与B位电极层11b的分布做适应性地调整。
请参阅图11a和图11b,图11a为本申请一实施例中S38步骤中胚体的上视结构示意图,图11b为本申请一实施例中S38步骤中胚体的侧视结构示意图。
S38:印刷玻璃浆料以形成盖板23。当内电极层11、热敏电阻层12以及侧保护层22印刷完成后,需要在最上层印刷玻璃浆料形成盖板23,实现对热敏内芯10的完全包覆。
在盖板23的印刷过程中,同步在盖板23上印刷切割线,用于后续切割分块工艺步骤中指示切割位置。
S4:切割分块。具体地,将胚体粘贴额在热敏切割胶带上,沿盖板23上印刷的切割线,使用划片机将整块胚体切割形成特定尺寸的颗粒,以用于后续进行烧结工艺步骤。
在切割步骤中,由于侧保护层22已经提前印刷在胚体上,所以当划片机沿切割线直接切割胚体时,侧保护层22的外侧被划片机切割形成的平整的切割面,经过后续工艺步骤处理,使得叠层片式NTC热敏电阻元件的内置保护层20具有平整的切割表面。
在现有技术中,侧保护层22是在烧结成型工艺之后,通过多次喷涂玻璃浆料形成的,而喷涂工艺过程中无法保证所有区域具有相同的喷涂厚度,导致最终成型的侧保护层22厚度不均匀一致,产品的规格尺寸也由此产生误差。相比之下,本申请采用在叠层印刷步骤中先印刷侧保护层22,然后直接切割形成内置于产品中的侧保护层22,其切割形成的表面比喷涂形成的表面更为平整。
除了侧保护层22以外,切割线形成的切割面还使内电极层11的一端直接暴露于外界,形成电性表面11c,用于与外电极层30电性连接。
S5:解胶。具体地,热敏切割胶带上粘贴有切割形成的颗粒,将热敏切割胶带放置于烘箱内加热至解胶温度,以使热敏切割胶带失去粘性,颗粒从热敏切割胶带上脱落独立。
S6:排胶。由于印刷浆料内的粘接剂、有机溶剂等均为有机物,而后续的烧结工艺中通常为还原性气氛,有机物在还原气氛下无法经高温反应进行分解,从而影响烧结工艺步骤的效果。因此需要在烧结前对颗粒进行排胶,在空气氛围下通过缓慢的加热至400-500℃,使得有机物与氧气反应而分解挥发。
S7:烧结成型。具体地,将颗粒放置于烧结炉内,按照升温曲线加热至1000-1200℃,此时热敏电阻层12烧结形成瓷体,内电极层11固化,内置保护层20形成包覆于热敏内芯10的绝缘的玻璃釉,以对热敏内芯10进行保护。
在烧结过程中,由于热敏电极层与内置保护层20同步烧结,除了在上文中提到的控制玻璃浆料与热敏电阻浆料的配比以及工艺外,还需要在烧结成型的工艺步骤这种控制升温曲线,使得热敏电阻层12与内置保护层20缓慢地烧结成型,防止加热速率过大,导致热敏电阻层12与内置保护层20膨胀过快,产生相互挤压的应力导致出现表面裂纹。
需要说明的是,烧结过程中的气氛、烧结稳固以及升温曲线对于成型的产品也具有较大影响,不同烧结参数条件下的产品可能因此具有完全不同的产品性质,由此产生的区别及其原因不在本申请所讨论的范围内。
S8:倒角,打磨切割面,以将电性表面11c完全露出。具体地,将烧结成型的颗粒通过筛网分选,装入球磨罐中,将颗粒、金刚砂以及研磨石按照重量比1:(0.1-0.4):(0.6-1)的比例放置于球磨机中,研磨20小时以上,以使颗粒表面的棱角被金刚砂和研磨石切削,保证电性表面11c完全露出。
S9:封端。具体地,将颗粒具有电性表面11c的两端面上分别涂布电极浆料进行烘干,以形成与电性表面11c电性连接的外电极层30,外电极层30在涂布过程中向周围延伸以包覆部分内置保护层20,从而内置保护层20与外电极层30的接口处得到有效的保护。
S10:烧银。将封端后的颗粒,平铺在高温烧结钵中,用800~850℃高温烧结,保温时间控制在40~50min分钟,使得外电极层30固定连接于电性表面11c。
S11:电镀。将烧银后的颗粒,按比例跟钢珠混合,放置在特定的滚筒中电镀镍层和锡层。当叠层片式NTC热敏电阻元件焊接于PCB板表面时,外电极层30中的银可能会熔化于焊锡中,产生焊锡腐蚀现象,因此需要在外电极层30表面先电镀镍层和锡层,以防止腐蚀现象的发生。
S12:测试包装。具体地,通过测试机按照电阻值分选电镀后的产品,将电阻值符合标准的叠层片式NTC热敏电阻元件产品通过编带机编带包装入库。
请对比参阅图2和图12,图12为现有技术中叠层片式NTC热敏电阻元件的制造工艺流程图。相较于现有技术的叠层片式NTC热敏电阻元件制造工艺流程,在倒角步骤之后,为了在热敏内芯10外侧形成保护层,还需要经过筛板、粘保护浆、喷玻璃釉、烘干、搓片、烧玻以及倒保护浆步骤,而本申请中由于在叠层印刷过程中,已经将内置保护层20印刷于胚体内,并且与热敏电阻层12同步烧结,从而能够节约上述工艺步骤,减少制造周期并降低制造成本。
本申请的叠层片式NTC热敏电阻元件的制造原理为:通过优化保护层浆料以及热敏电阻浆料的配比和工艺,降低保护层与热敏电阻层12的膨胀系数差值,然后叠层印刷中同步印刷内置保护层20与热敏电阻层12共同形成胚体,切割胚体时使得内置保护层20具有平整的切割表面,最后在共同烧结保护层与热敏电阻层12时克服膨胀系数不同的问题,使得内置保护层20与热敏内芯10同步形成,避免后续单独分配用于形成内置保护层20工艺流程,从而节约了工艺流程步骤,降低了制造周期和制造成本,并通过该工艺流程得到了一款具有较高的加工精度和标准的规格尺寸的叠层片式NTC热敏电阻元件。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种叠层片式NTC热敏电阻元件,其特征在于,包括:
热敏内芯(10),包括在竖直方向上交替设置的内电极层(11)及热敏电阻层(12),所述热敏电阻层(12)受控于温度电性连接或者隔断所述内电极层(11);
外电极层(30),覆盖所述热敏内芯(10)的相对的两个电性表面(11c),所述外电极层(30)通过所述电性表面(11c)电性连接所述内电极层(11);
绝缘的内置保护层(20),包覆所述热敏内芯(10)非所述电性表面(11c)的位置,所述内置保护层(20)具有平整的切割表面,部分所述切割表面被所述外电极层(30)向非所述电性表面(11c)的位置延伸包覆。
2.根据权利要求1所述的叠层片式NTC热敏电阻元件,其特征在于,所述内置保护层(20)包括沿竖直方向依次设置的底板(21)、盖板(23)以及侧保护层(22),所述侧保护层(22)具有均匀一致的厚度。
3.根据权利要求1所述的叠层片式NTC热敏电阻元件,其特征在于,所述外电极层(30)与所述内置保护层(20)具有固定的尺寸。
4.一种叠层片式NTC热敏电阻元件的制造方法,其特征在于,包括:
叠层印刷,依次印刷所述底板(21)、所述侧保护层(22)、所述热敏内芯(10)及所述盖板(23)以形成胚体,在所述盖板(23)上印刷切割线;
切割分块,沿所述切割线切割所述胚体,以形成若干尺寸相同的颗粒;
烧结成型,加热所述颗粒,所述颗粒的热敏内芯(10)经烧结形成瓷体,所述底板(21)、所述盖板(23)及所述侧保护层(22)同步烧结直接形成包覆所述瓷体表面的绝缘的所述内置保护层(20)。
5.根据权利要求4所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,在所述侧保护层(22)及所述热敏内芯(10)的叠层印刷步骤中,所述侧保护层(22)及所述热敏内芯(10)位于同一印刷层,所述印刷层包括设置于所述印刷层中心位置的所述热敏内芯(10)以及围绕所述热敏内芯(10)设置的所述侧保护层(22)。
6.根据权利要求5所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,所述印刷层的印刷步骤具体包括:
印刷所述侧保护层(22);
印刷所述热敏内芯(10),所述热敏内芯(10)与所述侧保护层(22)具有相同的厚度以形成平整的所述印刷层表面,所述印刷层表面用于提供下一所述印刷层的基础。
7.根据权利要求4所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,所述热敏内芯(10)包括多个热敏电阻层(12)及至少两个内电极层(11),在所述内电极层(11)的印刷步骤中,靠近所述胚体一端设置的内电极层(11)形成A位电极层(11a),靠近所述胚体相对另一端设置的相邻的内电极层(11)形成B位电极层(11b),所述A位电极层(11a)及所述B位电极层(11b)在所述胚体的厚度方向上间隔所述热敏电阻层(12)交替设置。
8.根据权利要求7所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,在所述烧结步骤之后,还包括步骤:
倒角,切削所述瓷体的相对两端面的所述内置保护层(20),以使所述A位电极层(11a)与所述B位电极层(11b)露出于外侧,形成相对的电性表面(11c);
封端,在所述电性表面(11c)上涂布导电浆料后进行热处理成型,以形成外电极层(30)。
9.根据权利要求1所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,在所述叠层印刷步骤之前,还包括制备热敏电阻层浆料的步骤,所述制备热敏电阻层浆料的步骤具体包括:
将氧化锰、氧化钴、氧化镍、氧化铜以及氧化铁等金属氧化物中的多种金属氧化物混合均匀,形成热敏电阻粉料;
将所述热敏电阻粉料、粘接剂以及溶剂后混合均匀以形成热敏电阻混合物;
使用辊式研磨机反复研磨所述热敏电阻混合物,以形成所述热敏电阻层浆料。
10.根据权利要求9所述的叠层片式NTC热敏电阻元件的制造方法,其特征在于,在所述叠层印刷步骤之前,还包括制备内置保护层浆料的步骤,所述制备保护层浆料的步骤具体包括:
提供玻璃粉料;
将所述玻璃粉料、所述粘接剂以及所述溶剂混合均匀以形成保护层混合物;
使用辊式研磨机反复研磨所述保护层混合物,以形成所述保护层浆料;
其中,所述保护层混合物中的所述粘接剂及所述溶剂的重量配比范围与所述热敏电阻混合物相同,所述研磨保护层混合物的工艺参数范围与所述研磨热敏电阻层混合物的工艺参数范围相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211291207.XA CN115579199A (zh) | 2022-10-17 | 2022-10-17 | 叠层片式ntc热敏电阻元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211291207.XA CN115579199A (zh) | 2022-10-17 | 2022-10-17 | 叠层片式ntc热敏电阻元件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115579199A true CN115579199A (zh) | 2023-01-06 |
Family
ID=84587769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211291207.XA Pending CN115579199A (zh) | 2022-10-17 | 2022-10-17 | 叠层片式ntc热敏电阻元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115579199A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116487135A (zh) * | 2023-06-01 | 2023-07-25 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
-
2022
- 2022-10-17 CN CN202211291207.XA patent/CN115579199A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116487135A (zh) * | 2023-06-01 | 2023-07-25 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
CN116487135B (zh) * | 2023-06-01 | 2023-11-10 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7167352B2 (en) | Multilayer chip varistor | |
CN101350239B (zh) | 一种叠层片式压敏电阻器及其制造方法 | |
CN106024383A (zh) | 层叠陶瓷电子部件 | |
US5257003A (en) | Thermistor and its method of manufacture | |
US7776252B2 (en) | Method for manufacturing multilayer ceramic electronic component | |
CN115579199A (zh) | 叠层片式ntc热敏电阻元件及其制造方法 | |
JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
JPH02122505A (ja) | 積層チップインダクタとその製造方法 | |
JP2008124514A (ja) | セラミック素子及びその製造方法 | |
JPH056805A (ja) | チツプ型バリスタ | |
JP4111340B2 (ja) | チップ型電子部品 | |
JP4907138B2 (ja) | チップ型ntc素子 | |
JP4637440B2 (ja) | セラミック素子の製造方法 | |
JPH0214501A (ja) | 電圧非直線抵抗器 | |
TWI585786B (zh) | Electronic parts manufacturing methods and electronic components | |
JPH0547513A (ja) | 積層型バリスタの製造方法 | |
JP2697113B2 (ja) | 粒界絶縁型積層半導体コンデンサ | |
JP3006208B2 (ja) | チップ型バリスタの製造方法 | |
KR100319572B1 (ko) | 적층형 정특성 서미스터 제조 방법 | |
EP1993108B1 (en) | Material composition having a core-shell microstructure used for a varisator | |
WO2015019644A1 (ja) | 電子部品およびその製造方法 | |
KR100490500B1 (ko) | 도금 특성이 우수한 칩부품 및 그 제조방법 | |
JPH05283207A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3245933B2 (ja) | 抵抗体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |