JP2618926B2 - Electrical property measurement system - Google Patents

Electrical property measurement system

Info

Publication number
JP2618926B2
JP2618926B2 JP26255687A JP26255687A JP2618926B2 JP 2618926 B2 JP2618926 B2 JP 2618926B2 JP 26255687 A JP26255687 A JP 26255687A JP 26255687 A JP26255687 A JP 26255687A JP 2618926 B2 JP2618926 B2 JP 2618926B2
Authority
JP
Japan
Prior art keywords
prober
characteristic measuring
wafer
measured
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26255687A
Other languages
Japanese (ja)
Other versions
JPH01102375A (en
Inventor
隆 山本
Original Assignee
日本ヒューレット・パッカード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ヒューレット・パッカード株式会社 filed Critical 日本ヒューレット・パッカード株式会社
Priority to JP26255687A priority Critical patent/JP2618926B2/en
Publication of JPH01102375A publication Critical patent/JPH01102375A/en
Application granted granted Critical
Publication of JP2618926B2 publication Critical patent/JP2618926B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ウェハまたはウェハ上の被測定素子(DU
T)の測定に関し、特にプローバを用い、ウェハ又はウ
ェハ上のDUTが有する容量特性等の電気的特性を測定す
るシステムに関する。
The present invention relates to a wafer or a device under test (DU) on a wafer.
In particular, the present invention relates to a system for measuring electrical characteristics such as capacitance characteristics of a wafer or a DUT on a wafer using a prober.

〔従来技術その問題点〕 従来より、ウェハ又はウェハ上のDUTの基本特性であ
る電流、電圧、容量値を測定、評価するため、様々な測
定システムが使用されている。第3図に従来の一例であ
る容量測定システムを示し、以下にこの図に基づいて説
明する。被測定のウェハ34は、プローバ30に固定され
る。このプローバ30は、例えば、ウェハ34と接触するた
め、極めて平坦な、金めっき層35とセラミック等の絶縁
層36から成るチャックとセラミック等のプローバ台37と
鉄等のプローバ・ベース38とこれらを包囲する架体で構
成される。チャック表面(層35の表面)は、例えば、そ
の裏側内部よりバキュームで引く等によって、ウェハ34
と均一に接触する。
[Prior Art Problems] Conventionally, various measurement systems have been used to measure and evaluate current, voltage, and capacitance values, which are basic characteristics of a wafer or a DUT on the wafer. FIG. 3 shows an example of a conventional capacity measurement system, which will be described below with reference to FIG. The wafer to be measured is fixed to the prober 30. The prober 30 is, for example, a very flat chuck formed of a gold plating layer 35 and an insulating layer 36 such as a ceramic, a prober base 37 such as a ceramic, a prober base 38 such as iron, and the like. It is composed of a surrounding frame. The surface of the chuck (the surface of the layer 35) is, for example, vacuum-pulled from the inside of the back side of the wafer 34, and the like.
Contact uniformly.

さらに、従来のシステムは、高分解能で特性評価を行
なうため、ウェハ34もしくはウェハ34上のDUT(図示せ
ず)と接触するテストフィクスチュアのピンを備える、
スイッチング・マトリクス等のスイッチング装置32を測
定部、信号源を有する容量測定装置31が含まれる。第3
図の容量測定システムにおいて、容量測定(C測定)は
詳細には本願発明にあまり関与するところではなく、従
って、その説明は簡単なものにとどめる。第2図に本発
明の等価回路を示すが、ここでの容量特性の測定は、従
来の方法で行なわれるが、この図を用いて容量測定方法
を説明する。ただし、従来のシステムでは、ガード部20
はない。ウェハもしくはウェハ上のDUTである被測定半
導体素子23にある既知の電圧を信号源21より印加し、電
流計等を有する測定部22で被測定半導体素子23に流れる
電流を測定することによって、被測定半導体素子23の容
量値(C)が求められる。このようにして、ウェハ34も
しくはウェハ34上のDUTの任意の点位置における容量測
定が手動、半自動、自動的に様々な方法で行なわれてい
た。
In addition, conventional systems include test fixture pins that contact the wafer 34 or a DUT (not shown) on the wafer 34 for characterization at high resolution.
A switching device 32 such as a switching matrix or the like is included in a measuring unit, and a capacitance measuring device 31 having a signal source is included. Third
In the illustrated capacitance measurement system, the capacitance measurement (C measurement) is not particularly involved in the present invention, and therefore, the description thereof will be simplified. FIG. 2 shows an equivalent circuit of the present invention. Here, the measurement of the capacitance characteristic is performed by a conventional method. The capacitance measuring method will be described with reference to FIG. However, in the conventional system, the guard unit 20
There is no. By applying a known voltage from the signal source 21 to the semiconductor element 23 to be measured, which is a wafer or a DUT on the wafer, and measuring the current flowing through the semiconductor element 23 to be measured by the measuring unit 22 having an ammeter or the like, The capacitance value (C) of the measurement semiconductor element 23 is obtained. As described above, the capacitance measurement at an arbitrary point position of the wafer 34 or the DUT on the wafer 34 has been performed manually, semi-automatically, or automatically by various methods.

チャックを構成する絶縁層36及びプローバ台37にはセ
ラミック又はその他の絶縁性のよい、低い誘電率を有す
る物質が選択されていたが、これによる比較的高いイン
ピーダンス成分であってもプローバにおいて問題となる
ということが本願発明者らの詳細な検討の結果、発見さ
れた。つまり、例えば、プローバ台37とプローバ・ベー
ス38間に存在するインピーダンス成分やプローバ・ベー
ス38と架体39間に存在するインピーダンス成分等の合成
インピーダンス成分Zによってウェハ34から架体39へ流
れ出る電流Izが生じることがある(第3図参照)。この
電流Izによって、ウェハ34もしくはウェハ34上のDUTの
容量値は容量測定装置31では見掛け上、大きな値に測定
される場合があった。さらに、このようなプローバの有
するインピーダンス成分は周囲環境の振動、熱等によっ
て著しく変動する。また、プローバ内もしくはその周辺
の雑音が雑音源25等で等価的に表現できるように入って
くることもあるので、容量測定装置31の測定値の変動を
より大きくさせていた。
For the insulating layer 36 and the prober table 37 constituting the chuck, ceramics or other materials having good insulating properties and a low dielectric constant have been selected, but even with a relatively high impedance component due to this, there is a problem in the prober. It was discovered as a result of detailed studies by the present inventors. That is, for example, the current Iz flowing out of the wafer 34 to the frame 39 due to a combined impedance component Z such as an impedance component existing between the prober base 37 and the prober base 38 and an impedance component existing between the prober base 38 and the frame 39. May occur (see FIG. 3). Due to this current Iz, the capacitance value of the wafer 34 or the DUT on the wafer 34 may be apparently measured by the capacitance measuring device 31 to a large value. Further, the impedance component of such a prober fluctuates significantly due to vibration, heat, and the like of the surrounding environment. Further, since the noise in or around the prober may come into being equivalently expressed by the noise source 25 or the like, the fluctuation of the measured value of the capacitance measuring device 31 is increased.

従来の測定システムでは、プローバの有するインピー
ダンス成分及び雑音源が誤差要因となることについて全
く認識されていなかったため、何ら対策がうたれていな
かった。
In the conventional measurement system, there was no recognition that the impedance component and the noise source of the prober could be an error factor, and no measures were taken.

〔発明の目的〕[Object of the invention]

したがって、本発明の目的は、上述の、プローバが有
する未知の、また、変化しやすいインピーダンス成分に
よって生ずる測定誤差を解決する電気的特性測定システ
ムを提供することにある。
Therefore, an object of the present invention is to provide an electrical characteristic measuring system which solves the above-mentioned measurement error caused by an unknown and easily changing impedance component of the prober.

〔発明の概要〕[Summary of the Invention]

本発明の一実施例では、ウェハ及びウェハ上のDUTの
電圧、電流特性や容量特性を測定するシステムが提供さ
れる。本システムでは、信号源及び測定部を備える電気
的特性測定装置とウェハを固定するプローバとウェハ上
の測定点を切換えるスイッチング装置から主に構成され
る。
In one embodiment of the present invention, a system is provided for measuring voltage, current characteristics and capacitance characteristics of a wafer and a DUT on the wafer. This system mainly includes an electrical characteristic measuring device having a signal source and a measuring unit, a prober for fixing a wafer, and a switching device for switching a measuring point on the wafer.

本実施例のプローバは、例えば、金めっき層15とセラ
ミック等の絶縁層16から成るチャックとスイッチング装
置のガード端子に接続するガード部とセラミック等のプ
ローバ台と鉄等のプローバ・ベース、そして、これらを
包囲する架体より成る。このように、プローバにガード
部を設けることによって、プローバ内部又はその周辺に
ランダムで未知の、変化しやすいインピーダンス成分、
雑音源の影響を受けることなく、被測定ウェハ又はウェ
ハ上のDUTの容量特性や電流、電圧特性を容易に測定す
ることができる。
The prober of the present embodiment is, for example, a chuck made of a gold plating layer 15 and an insulating layer 16 such as a ceramic, a guard portion connected to a guard terminal of a switching device, a prober base such as a ceramic, and a prober base such as iron, and It consists of a frame surrounding them. Thus, by providing the prober with a guard portion, a random and unknown, easily changing impedance component inside or around the prober,
The capacitance characteristics, current, and voltage characteristics of the wafer under test or the DUT on the wafer can be easily measured without being affected by the noise source.

〔発明の実施例〕(Example of the invention)

第1図に本願発明の一実施例である電気的特性測定シ
ステムの主要部を示す。本実施例は、ウェハ14又はウェ
ハ14上のDUT(図示せず)の任意の点位置間の容量や電
流、電圧特性等を測定する電気的特性測定装置11(図示
せず)は従来の31と同様な装置又は他の装置でもよい。
スイッチング装置12もまた、従来のスイッチング装置32
と同様なものでもよい。プローバは、被測定ウェハ14と
接触する、例えば金めっき層15とセラミック等の絶縁層
16から成るチャックとガード部20とセラミック等のプロ
ーバ台17と鉄等のプローバ・ベース18とこれらを包囲す
る架体19から構成される。断面図である第1図に示され
た本実施例は、プローブ内のチャック(15、16)とプロ
ーバ台17の界面に金属層等のガード部が設けられる。こ
のガード部20は、チャックのウェハ14への接触面の平坦
さを維持させる必要があるのは明らかである。ガード部
20は、テストフィクスチュアのピン13のケーブルの外被
を介して、スイッチング装置12のガード端子(図示せ
ず)と接続する。あるいは、ガード部20をスイッチング
装置12等のガード端子に直接接続することも可能であ
る。従って、第2図に等価的に示すように、ウェハ14等
の被測定半導体素子23に付加し、プローバ内(例えば、
プローバ台17とプローバ・ベース18間、プローバ・ベー
ス18と架体19間)にランダムに散在するインピーダンス
成分24及び雑音源25は、プローバ内に設けたガード部20
によって、測定系からみて、実質的に消滅する。よっ
て、本システムより得た被測定半導体素子23の容量測定
値や電流値は上述のインピーダンス成分及び雑音源から
全く影響を受けることはない。
FIG. 1 shows a main part of an electrical characteristic measuring system according to an embodiment of the present invention. In this embodiment, an electric characteristic measuring device 11 (not shown) for measuring capacitance, current, voltage characteristics, etc. between arbitrary points of the wafer 14 or a DUT (not shown) on the wafer 14 is a conventional 31 A similar device or another device may be used.
Switching device 12 is also a conventional switching device 32
It may be similar to. The prober is in contact with the wafer 14 to be measured, for example, a gold plating layer 15 and an insulating layer such as a ceramic.
It comprises a chuck consisting of 16, a guard portion 20, a prober base 17 made of ceramic or the like, a prober base 18 made of iron or the like, and a frame 19 surrounding these. In the present embodiment shown in the sectional view of FIG. 1, a guard portion such as a metal layer is provided at the interface between the chucks (15, 16) in the probe and the prober table 17. Obviously, the guard portion 20 needs to maintain the flatness of the contact surface of the chuck with the wafer 14. Guard part
Reference numeral 20 is connected to a guard terminal (not shown) of the switching device 12 through a cable jacket of the pin 13 of the test fixture. Alternatively, the guard unit 20 can be directly connected to a guard terminal of the switching device 12 or the like. Therefore, as shown equivalently in FIG. 2, the semiconductor device is added to the semiconductor device 23 to be measured such as the wafer 14 and the inside of the prober (for example,
The impedance component 24 and the noise source 25 randomly scattered between the prober base 17 and the prober base 18 and between the prober base 18 and the frame 19) are formed by a guard section 20 provided in the prober.
As a result, it substantially disappears from the viewpoint of the measurement system. Therefore, the capacitance measurement value and the current value of the semiconductor device 23 to be measured obtained by the present system are not affected by the impedance component and the noise source at all.

なお、本実施例では、同軸ケーブルを用いた場合のシ
ステムについて説明したが、しばしば、使用する同軸ケ
ーブルが長くなると、この同軸ケーブルが有する浮遊容
量が容量測定に悪影響を及ぼすことがあるので、その場
合には単線ケーブルを用いることも可能である。
In the present embodiment, a system using a coaxial cable has been described.However, if the used coaxial cable is long, the stray capacitance of the coaxial cable may adversely affect the capacitance measurement. In such a case, a single-wire cable can be used.

尚、このガード部は、周知の技術で様々な方法で製造
される。
In addition, this guard part is manufactured by various methods by a well-known technique.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明では、プローバのチャッ
ク付近にガード部を設けることによって、プローバ内部
又はその周辺に未知の、また、変化しやすいインピーダ
ンス成分及び雑音源の影響を受けることなく、被測定の
ウェハもしくはウェハ上のDUTの容量特性や電流、電圧
特性を容易に測定することができる。
As described above, according to the present invention, by providing the guard portion near the chuck of the prober, the measurement target can be measured without being affected by unknown and easily changing impedance components and noise sources inside or around the prober. The capacitance characteristics, current and voltage characteristics of the wafer or the DUT on the wafer can be easily measured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例である電気的特性測定システ
ムの部分概略図。第2図は、第1図の等価回路図。第3
図は、従来の容量測定システムの概略図。 31:容量測定装置、12,32:スイッチング装置、14,34:ウ
ェハ、15,35:金めっき層、16,36:絶縁層、17,37:プロー
バ台、18,38:プローバ・ベース、19,39:架体、20:ガー
ド部、21:信号源、22:測定部、23:被測定半導体素子。
FIG. 1 is a partial schematic view of an electrical characteristic measuring system according to one embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of FIG. Third
The figure is a schematic diagram of a conventional capacity measurement system. 31: Capacity measuring device, 12, 32: Switching device, 14, 34: Wafer, 15, 35: Gold plating layer, 16, 36: Insulating layer, 17, 37: Prober base, 18, 38: Prober base, 19 , 39: frame, 20: guard unit, 21: signal source, 22: measuring unit, 23: semiconductor device to be measured.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】信号源と測定部を備える電気的特性測定装
置と被測定半導体素子を固定するプローバから構成され
る電気的特性測定システムにおいて、 前記プローバに前記電気的特性測定装置のガード端子と
接続するガード手段を設け、前記被測定半導体と前記プ
ローバ間に存在するインピーダンス成分によってその間
に電流が流れることを阻止する電気的特性測定システ
ム。
1. An electric characteristic measuring system comprising an electric characteristic measuring device having a signal source and a measuring section and a prober for fixing a semiconductor device to be measured, wherein the prober has a guard terminal of the electric characteristic measuring device. An electrical characteristic measuring system comprising a guard means for connection, wherein an impedance component present between the semiconductor to be measured and the prober prevents a current from flowing therebetween.
【請求項2】前記電気的特性測定装置は前記被測定半導
体素子上の測定点を切替えるスイッチング装置を具備
し、前記ガード手段は前記スイッチング装置のガード端
子と接続することを特徴とする特許請求の範囲第1項記
載の電気的特性測定システム。
2. The apparatus according to claim 1, wherein said electrical characteristic measuring device comprises a switching device for switching a measuring point on said semiconductor device under test, and said guard means is connected to a guard terminal of said switching device. 2. The electrical characteristic measuring system according to claim 1, wherein:
【請求項3】前記プローバは、前記被測定半導体と均一
に接触し、それを保持するチャックとプローバ基台とこ
れらを包囲する架体からなり、前記ガード手段は前記チ
ャックと前記プローバ基台の間に設置されることを特徴
とする特許請求の範囲第1項記載の電気的特性測定シス
テム。
3. The prober includes a chuck, a prober base, and a frame surrounding the chuck and the prober base, which are in uniform contact with the semiconductor to be measured, and wherein the guard means is provided between the chuck and the prober base. 2. The electric characteristic measuring system according to claim 1, wherein the electric characteristic measuring system is installed between the two.
【請求項4】前記チャックは、被測定半導体素子と接触
する金属めっき層と絶縁層を含むことを特徴とする特許
請求の範囲第3項記載の電気的特性測定システム。
4. The electrical characteristic measuring system according to claim 3, wherein said chuck includes a metal plating layer and an insulating layer that are in contact with the semiconductor device to be measured.
JP26255687A 1987-10-16 1987-10-16 Electrical property measurement system Expired - Fee Related JP2618926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26255687A JP2618926B2 (en) 1987-10-16 1987-10-16 Electrical property measurement system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255687A JP2618926B2 (en) 1987-10-16 1987-10-16 Electrical property measurement system

Publications (2)

Publication Number Publication Date
JPH01102375A JPH01102375A (en) 1989-04-20
JP2618926B2 true JP2618926B2 (en) 1997-06-11

Family

ID=17377447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255687A Expired - Fee Related JP2618926B2 (en) 1987-10-16 1987-10-16 Electrical property measurement system

Country Status (1)

Country Link
JP (1) JP2618926B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041508A1 (en) 1999-11-30 2001-06-07 Ibiden Co., Ltd. Ceramic heater
JP2006128351A (en) * 2004-10-28 2006-05-18 Tokyo Seimitsu Co Ltd System and method for measuring capacity

Also Published As

Publication number Publication date
JPH01102375A (en) 1989-04-20

Similar Documents

Publication Publication Date Title
US20070024302A1 (en) Low-current pogo probe card
KR20040045620A (en) Air Interface Apparatus for Use in High Frequency Probe
JP2618926B2 (en) Electrical property measurement system
US9910067B2 (en) Apparatus and method for terminating probe apparatus of semiconductor wafer
JP2003270267A (en) Probe unit, probe card, measuring device and production method for probe card
JPS6143854B2 (en)
JPH03205843A (en) Probe card device
JPH0652748B2 (en) Probe card
JPS6221064A (en) Spring-contact type probe
JP2557685B2 (en) Probe card
JPS6135701B2 (en)
JPS6221066A (en) Spring-contact type probe
JPH04342150A (en) Inspection of semiconductor device
JP2006128351A (en) System and method for measuring capacity
JPH0365657A (en) Probe apparatus
JPH02166746A (en) Measuring apparatus
JPS6228673A (en) Multiprober
JPS59188930A (en) Tester
JPH02171671A (en) Apparatus for inspecting and verifying ring-shaped hook-on ammeter
JPH0574897A (en) Semiconductor device tester
JPS6384131A (en) Device for inspecting semiconductor device
JPH0541419A (en) Estimation method of test equipment
JPH02154156A (en) Measuring instrument for electronic circuit
JPH0526943A (en) Device and method for inspecting circuit pattern
JPH0754814B2 (en) IC chip test measurement method

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees