JP2613697B2 - 電界放出素子 - Google Patents
電界放出素子Info
- Publication number
- JP2613697B2 JP2613697B2 JP7023691A JP7023691A JP2613697B2 JP 2613697 B2 JP2613697 B2 JP 2613697B2 JP 7023691 A JP7023691 A JP 7023691A JP 7023691 A JP7023691 A JP 7023691A JP 2613697 B2 JP2613697 B2 JP 2613697B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- insulating substrate
- field emission
- resistance layer
- emission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Description
【０００１】
【産業上の利用分野】本発明は電界放出型の電界放出素
子に関するものである。本発明の電界放出素子は、各種
表示素子、光源、増幅素子、高速スイッチング素子、セ
ンサ等における電子源として有用である。
子に関するものである。本発明の電界放出素子は、各種
表示素子、光源、増幅素子、高速スイッチング素子、セ
ンサ等における電子源として有用である。
【０００２】
【従来の技術】図５に従来の電界放出素子の一例を示
す。この素子は、絶縁基板１００上に複数の楔形のエミ
ッタ１０１と、共通のコラム形のゲート１０２と、共通
のアノード１０３とを並べたものである。ここで複数の
エミッタ１０１は、図中紙面に垂直な方向に沿って所定
間隔で並んでいる。そして、各エミッタ１０１とゲート
１０２の間、及びゲート１０２とアノード１０３の間に
それぞれ所定の電位差を付与すると、図中矢印にて示す
ように各エミッタ１０１の先端から電子が放出されてア
ノード１０３に到達する。
す。この素子は、絶縁基板１００上に複数の楔形のエミ
ッタ１０１と、共通のコラム形のゲート１０２と、共通
のアノード１０３とを並べたものである。ここで複数の
エミッタ１０１は、図中紙面に垂直な方向に沿って所定
間隔で並んでいる。そして、各エミッタ１０１とゲート
１０２の間、及びゲート１０２とアノード１０３の間に
それぞれ所定の電位差を付与すると、図中矢印にて示す
ように各エミッタ１０１の先端から電子が放出されてア
ノード１０３に到達する。
【０００３】
【発明が解決しようとする課題】前述した従来の電界放
出素子によれば、製造過程で各エミッタ先端の先鋭度や
エミッタ先端とゲートの間隔等にバラツキが生じると、
電界放出特性の優れた特定のエミッタから多大な量の電
子が放出されてしまい、他のエミッタからはわずかな電
子しか放出されなくなってしまう。このように複数のエ
ミッタにおけるエミッションの均一性が低く、電子放出
量の多いエミッタが過熱破壊してしまうこともあった。
出素子によれば、製造過程で各エミッタ先端の先鋭度や
エミッタ先端とゲートの間隔等にバラツキが生じると、
電界放出特性の優れた特定のエミッタから多大な量の電
子が放出されてしまい、他のエミッタからはわずかな電
子しか放出されなくなってしまう。このように複数のエ
ミッタにおけるエミッションの均一性が低く、電子放出
量の多いエミッタが過熱破壊してしまうこともあった。
【０００４】
【課題を解決するための手段】本発明の電界放出素子
は、絶縁基板と、前記絶縁基板の表面に設けられた抵抗
層と、前記絶縁基板の表面に平行な方向にそれぞれ先端
を向けて前記抵抗層の上に互いに間隔をおいて設けられ
た複数個のエミッタを有するエミッタ部と、前記各エミ
ッタの後端と間隔をおいて前記抵抗層の上に設けられた
共通のエミッタ電極と、前記絶縁基板上に前記エミッタ
部に隣接して設けられ前記エミッタ部から前記絶縁基板
に実質的に平行な方向に電子を引き出すゲート部と、前
記絶縁基板上に前記ゲート部に隣接して設けられ前記エ
ミッタ部から引き出された電子が射突するコレクタ部と
を備えたことを特徴としている。
は、絶縁基板と、前記絶縁基板の表面に設けられた抵抗
層と、前記絶縁基板の表面に平行な方向にそれぞれ先端
を向けて前記抵抗層の上に互いに間隔をおいて設けられ
た複数個のエミッタを有するエミッタ部と、前記各エミ
ッタの後端と間隔をおいて前記抵抗層の上に設けられた
共通のエミッタ電極と、前記絶縁基板上に前記エミッタ
部に隣接して設けられ前記エミッタ部から前記絶縁基板
に実質的に平行な方向に電子を引き出すゲート部と、前
記絶縁基板上に前記ゲート部に隣接して設けられ前記エ
ミッタ部から引き出された電子が射突するコレクタ部と
を備えたことを特徴としている。
【０００５】
【作用】各エミッタからコレクタに流れる電子流が増加
すると、抵抗による電圧降下が増加し、電子流の増加が
抑えられる。
すると、抵抗による電圧降下が増加し、電子流の増加が
抑えられる。
【０００６】
【実施例】本発明の第１実施例である電界放出素子１を
図１乃至図３によって説明する。図１及び図２に示すよ
うに、絶縁基板２の上には、抵抗層３がベタ状に形成さ
れている。抵抗層３の材料としては、非晶質シリコン、
多結晶シリコンあるいはＮｉＣｒ合金等種々の材料が利
用できる。特に、非晶質シリコンを用いた場合、通常の
半導体プロセスを用いて本実施例に示す電界放出素子を
形成できるため、製造が容易である。又、抵抗値のばら
つきが少なく再現性が良い。さらに絶縁基板２との密着
性が良くはがれにくい等種々の利点を有している。
図１乃至図３によって説明する。図１及び図２に示すよ
うに、絶縁基板２の上には、抵抗層３がベタ状に形成さ
れている。抵抗層３の材料としては、非晶質シリコン、
多結晶シリコンあるいはＮｉＣｒ合金等種々の材料が利
用できる。特に、非晶質シリコンを用いた場合、通常の
半導体プロセスを用いて本実施例に示す電界放出素子を
形成できるため、製造が容易である。又、抵抗値のばら
つきが少なく再現性が良い。さらに絶縁基板２との密着
性が良くはがれにくい等種々の利点を有している。
【０００７】この抵抗層３の上面には、一方の縁辺に沿
って、先端が尖った複数の楔形のエミッタ４が所定間隔
をおいて並設されており、エミッタ部５が構成されてい
る。そして、前記抵抗層３の他方の縁辺の上面には、各
エミッタ４の並列方向に沿って共通のエミッタ電極６が
帯状に設けられている。
って、先端が尖った複数の楔形のエミッタ４が所定間隔
をおいて並設されており、エミッタ部５が構成されてい
る。そして、前記抵抗層３の他方の縁辺の上面には、各
エミッタ４の並列方向に沿って共通のエミッタ電極６が
帯状に設けられている。
【０００８】ここで、前記各エミッタ４相互の間隔より
も、各エミッタ４とエミッタ電極６の間隔の方が狭くな
っている。これによって、エミッタ電極６から各エミッ
タ４に向けて、エミッタ電極６の長手方向に対して直角
な方向に抵抗層３内を電流が流れるようになる。即ち、
電流が抵抗層３内を放射状に流れて特定のエミッタ４に
電流が集中し、これによってエミッタ４ごとのエミッシ
ョン特性にバラツキが生じることが防止される。このよ
うに本実施例においては、複数のエミッタ４の各々と、
エミッタ電極６との間にそれぞれ抵抗が直列に介在して
いるのと同様の構成になっている。
も、各エミッタ４とエミッタ電極６の間隔の方が狭くな
っている。これによって、エミッタ電極６から各エミッ
タ４に向けて、エミッタ電極６の長手方向に対して直角
な方向に抵抗層３内を電流が流れるようになる。即ち、
電流が抵抗層３内を放射状に流れて特定のエミッタ４に
電流が集中し、これによってエミッタ４ごとのエミッシ
ョン特性にバラツキが生じることが防止される。このよ
うに本実施例においては、複数のエミッタ４の各々と、
エミッタ電極６との間にそれぞれ抵抗が直列に介在して
いるのと同様の構成になっている。
【０００９】次に、前記エミッタ部５の隣には、ゲート
部７が設けられている。ゲート部７は、前記絶縁基板２
をエッチング等の手段で加工して得た凸部に金属層を被
着したもので、各エミッタ４の並列方向に沿って連続し
ており、その上面の高さは前記エミッタ４の下面に一致
している。
部７が設けられている。ゲート部７は、前記絶縁基板２
をエッチング等の手段で加工して得た凸部に金属層を被
着したもので、各エミッタ４の並列方向に沿って連続し
ており、その上面の高さは前記エミッタ４の下面に一致
している。
【００１０】前記ゲート部７を間に挟んで、前記エミッ
タ部５と反対側の絶縁基板２上には、コレクタ部８が形
成されている。このコレクタ部８には蛍光体９が被着さ
れており、前記エミッタ４から放出される電子の射突を
受けて発光するようになっている。
タ部５と反対側の絶縁基板２上には、コレクタ部８が形
成されている。このコレクタ部８には蛍光体９が被着さ
れており、前記エミッタ４から放出される電子の射突を
受けて発光するようになっている。
【００１１】図３は、図１及び図２に示した前記電界放
出素子１の等価回路図であり、前述したように各エミッ
タ４はそれぞれ直列抵抗としての抵抗層３を介してエミ
ッタ電極６に接続されている。そして、エミッタ４に対
してゲート部７には例えば１００Ｖ程度の正電位が付与
され、コレクタ部８には例えば４００Ｖ程度の正電位が
付与されるようになっている。
出素子１の等価回路図であり、前述したように各エミッ
タ４はそれぞれ直列抵抗としての抵抗層３を介してエミ
ッタ電極６に接続されている。そして、エミッタ４に対
してゲート部７には例えば１００Ｖ程度の正電位が付与
され、コレクタ部８には例えば４００Ｖ程度の正電位が
付与されるようになっている。
【００１２】図１乃至図３に示した本実施例の電界放出
素子１によれば、各電極間に前述したような所定の電位
差を付与すると、各エミッタ４の先端部から電子が放出
され、ゲート部７を経てコレクタ部８の蛍光体９に射突
し、これを発光させる。ここで、各エミッタ４からコレ
クタ部８および蛍光体部９に流れる電子流が増加する
と、各エミッタ４ごとに直列抵抗として働く抵抗層３に
おいて、それぞれ電圧降下が増加し、当該エミッタ４に
おける電子流の増加が抑えられる。従って各エミッタ４
のエミッション特性は均一化し、特定のエミッタに電流
が集中して破壊してしまう不都合は回避される。
素子１によれば、各電極間に前述したような所定の電位
差を付与すると、各エミッタ４の先端部から電子が放出
され、ゲート部７を経てコレクタ部８の蛍光体９に射突
し、これを発光させる。ここで、各エミッタ４からコレ
クタ部８および蛍光体部９に流れる電子流が増加する
と、各エミッタ４ごとに直列抵抗として働く抵抗層３に
おいて、それぞれ電圧降下が増加し、当該エミッタ４に
おける電子流の増加が抑えられる。従って各エミッタ４
のエミッション特性は均一化し、特定のエミッタに電流
が集中して破壊してしまう不都合は回避される。
【００１３】以上説明した第１実施例では抵抗層３がベ
タ状とされていたが、図２中に想像線で示すように、隣
接するエミッタ４，４間で抵抗層３を帯状に分断しても
よい。
タ状とされていたが、図２中に想像線で示すように、隣
接するエミッタ４，４間で抵抗層３を帯状に分断しても
よい。
【００１４】また、抵抗層３はエミッタ４とエミッタ電
極６を接続できればよいので、絶縁基板２上に形成した
エミッタ４とエミッタ電極６の上から抵抗層を被着する
ようにしてもよい。
極６を接続できればよいので、絶縁基板２上に形成した
エミッタ４とエミッタ電極６の上から抵抗層を被着する
ようにしてもよい。
【００１５】また、本実施例において、エミッタ４とエ
ミッタ電極６の間隔を抵抗層３の材料・形状に応じて適
当に設定すれば、各エミッタ４とエミッタ電極６をつな
ぐ抵抗層３の抵抗値を高い再現性で必要な値にすること
ができる。
ミッタ電極６の間隔を抵抗層３の材料・形状に応じて適
当に設定すれば、各エミッタ４とエミッタ電極６をつな
ぐ抵抗層３の抵抗値を高い再現性で必要な値にすること
ができる。
【００１６】次に本発明の第２実施例を図４によって説
明する。本実施例と前記第１実施例の違いは主としてゲ
ート部の形成方法にある。本実施例では、エミッタ部５
とコレクタ部１０を形成した後、これらをマスクとして
絶縁基板２上にゲート部１１を形成する。本実施例の等
価回路図は図２と同じであり、第１実施例とほぼ同一の
作用効果が得られる。
明する。本実施例と前記第１実施例の違いは主としてゲ
ート部の形成方法にある。本実施例では、エミッタ部５
とコレクタ部１０を形成した後、これらをマスクとして
絶縁基板２上にゲート部１１を形成する。本実施例の等
価回路図は図２と同じであり、第１実施例とほぼ同一の
作用効果が得られる。
【００１７】また、本実施例、図１〜４においては全て
コレクター部をエミッターと同一基板上に形成している
が、透光性コレクター電極をエミッターの直上部のもう
一枚の基板上に形成し、そのコレクター上に形成した蛍
光体を励起発光させる構造の表示装置用電子源としての
実施例も考えられる。
コレクター部をエミッターと同一基板上に形成している
が、透光性コレクター電極をエミッターの直上部のもう
一枚の基板上に形成し、そのコレクター上に形成した蛍
光体を励起発光させる構造の表示装置用電子源としての
実施例も考えられる。
【００１８】
【発明の効果】本発明の電界放出素子によれば、共通の
絶縁基板の上にエミッタとゲートとコレクタを間隔をお
いて並設した構造の平面形の電界放出素子において、互
いに電気的に独立した複数のエミッタと、共通のエミッ
タ電極とを、絶縁基板上に設けた抵抗層の上に間隔をお
いて設け、各エミッタには抵抗層の厚さ方向と直交する
方向の抵抗が加わるようにした。このため、電子流の増
大に伴って電位降下が増大し、各エミッタにおける電子
流の増加が抑制されてエミッションの均一性が向上し、
エミションレベルが安定するという効果が得られる。ま
たこの為、従来問題となっていた過大な電子流によるエ
ミッタの破壊が防止されるという効果がある。
絶縁基板の上にエミッタとゲートとコレクタを間隔をお
いて並設した構造の平面形の電界放出素子において、互
いに電気的に独立した複数のエミッタと、共通のエミッ
タ電極とを、絶縁基板上に設けた抵抗層の上に間隔をお
いて設け、各エミッタには抵抗層の厚さ方向と直交する
方向の抵抗が加わるようにした。このため、電子流の増
大に伴って電位降下が増大し、各エミッタにおける電子
流の増加が抑制されてエミッションの均一性が向上し、
エミションレベルが安定するという効果が得られる。ま
たこの為、従来問題となっていた過大な電子流によるエ
ミッタの破壊が防止されるという効果がある。
【図１】本発明の第１実施例の断面図である。
【図２】同実施例の平面図である。
【図３】同実施例の等価回路図である。
【図４】本発明の第２実施例の断面図である。
【図５】従来の電子放出素子の一例を示す断面図であ
る。
る。
１…電界放出素子、３…抵抗層、４…エミッタ、５…エ
ミッタ部、６…エミッタ電極、７…ゲート部、８…コレ
クタ部。
ミッタ部、６…エミッタ電極、７…ゲート部、８…コレ
クタ部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 茂生 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 渡辺 照男 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 中田 久士 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 西村 則雄 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 宮森 誠 千葉県茂原市大芝629 双葉電子工業株 式会社内 審査官 田村 爾 (56)参考文献 特開 平１−154426（ＪＰ，Ａ) 特開 昭64−33833（ＪＰ，Ａ) 特開 平３−40332（ＪＰ，Ａ) 米国特許4827177（ＵＳ，Ａ)
Claims (1)
- 【請求項１】 絶縁基板と、前記絶縁基板の表面に設け
られた抵抗層と、前記絶縁基板の表面に平行な方向にそ
れぞれ先端を向けて前記抵抗層の上に互いに間隔をおい
て設けられた複数個のエミッタを有するエミッタ部と、
前記各エミッタの後端と間隔をおいて前記抵抗層の上に
設けられた共通のエミッタ電極と、前記絶縁基板上に前
記エミッタ部に隣接して設けられ前記エミッタ部から前
記絶縁基板に実質的に平行な方向に電子を引き出すゲー
ト部と、前記絶縁基板上に前記ゲート部に隣接して設け
られ前記エミッタ部から引き出された電子が射突するコ
レクタ部とを備えた電界放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023691A JP2613697B2 (ja) | 1991-01-16 | 1991-01-16 | 電界放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023691A JP2613697B2 (ja) | 1991-01-16 | 1991-01-16 | 電界放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290701A JPH06290701A (ja) | 1994-10-18 |
| JP2613697B2 true JP2613697B2 (ja) | 1997-05-28 |
Family
ID=13425733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7023691A Expired - Lifetime JP2613697B2 (ja) | 1991-01-16 | 1991-01-16 | 電界放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613697B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827177A (en) | 1986-09-08 | 1989-05-02 | The General Electric Company, P.L.C. | Field emission vacuum devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
-
1991
- 1991-01-16 JP JP7023691A patent/JP2613697B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827177A (en) | 1986-09-08 | 1989-05-02 | The General Electric Company, P.L.C. | Field emission vacuum devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06290701A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142184A (en) | Cold cathode field emission device with integral emitter ballasting | |
| JP2002536802A (ja) | 誘電集束層を有するフィールド・エミッション・デバイス | |
| US8089206B2 (en) | Field emission cathode and field emission display employing with same | |
| JPH07118259B2 (ja) | 電子源 | |
| JP3999276B2 (ja) | 電荷散逸型電界放射デバイス | |
| US6583553B2 (en) | Electron emitting apparatus | |
| JP2669749B2 (ja) | 電界放出素子 | |
| US5719466A (en) | Field emission display provided with repair capability of defects | |
| US6137232A (en) | Linear response field emission device | |
| US5587628A (en) | Field emitter with a tapered gate for flat panel display | |
| JPH10208649A (ja) | 電荷流出バリアを有する電界放出デバイス | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP2613697B2 (ja) | 電界放出素子 | |
| US6255771B1 (en) | Flashover control structure for field emitter displays and method of making thereof | |
| JP3742447B2 (ja) | 電子源 | |
| JPH0831347A (ja) | マイクロチップ放射陰極電子源 | |
| JPH02299136A (ja) | 画像形成装置 | |
| US5550426A (en) | Field emission device | |
| JP3026484B2 (ja) | 電界放出型冷陰極 | |
| JP2630280B2 (ja) | アレイ状電界放射冷陰極とその製造方法 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JP2748143B2 (ja) | 電子線発光装置 | |
| US6535184B1 (en) | Dynamic driving vacuum fluorescent display | |
| JP2008130557A (ja) | 電界放出素子のエージング方法 | |
| JP3258108B2 (ja) | 電子放出素子及びこれを用いた平面ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |