JP2008130557A - 電界放出素子のエージング方法 - Google Patents

Abstract

【課題】電界放出素子のエージング方法を提供する。
【解決手段】互いに平行に配置されたカソード電極とアノード電極、アノード電極に電子を放出できるようにカソード電極上に形成された電子放出用エミッタ及び、電子放出用エミッタに隣接してカソード電極上に設けられたゲート電極を備える電界放出素子のエージング方法において、カソード電極とゲート電極との間のショートした部分が過電流によって損傷されない程度の電圧を前記アノード電極に印加する。
【選択図】図４

Description

本発明は電界放出素子のエージング方法に係り、より詳細には、三極管電界放出素子の製造過程でショートした部分を正常動作可能に治癒できるエージング方法に関する。

一般的に電子放出素子は、電子放出源として熱陰極を利用する方式と冷陰極を利用する方式とに分類でき、冷陰極を利用する方式の電子放出素子としては、ＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ）型、ＳＣＥ（Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｔｔｅｒ）型、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）型及びＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＢＳＥ（Ｂａｌｌｉｓｔｉｃ ｅｌｅｃｔｒｏｎ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ）型などが知られている。

このうちＦＥＡ型の電子放出素子は電界放出素子とも呼ばれる。前記電界放出素子は、仕事関数が小さいか、β関数の大きい物質を電子放出源として使用する場合、真空中で電場によるトンネリング効果で電子が容易に放出される原理を利用したものである。電子放出源としては、モリブデン（Ｍｏ）、シリコン（Ｓｉ）などを主な素材とする先端がとがっているチップ（ｔｉｐ）構造物やグラファイト、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などの炭素系物質を利用し、最近にはナノチューブやナノワイヤーなどのナノ材料を利用した素子が開発されている。

前記電界放出素子は電極の配置形態によって、上面に電子放出源、すなわち、エミッタが配置されたカソード電極及び前記カソード電極と対向するアノード電極を設け、前記二つの電極間の電位差により電子を放出させた二極管電界放出素子と、前記二極管電界放出素子の構造に加えて、カソード電極に隣接したゲート電極を備えて電子を抽出する三極管電界放出素子とに分類される。電界放出素子を利用した電界放出表示装置は、エミッタから放出された電子が加速されて到達するアノード電極表面に蛍光物質層を設けて発光させる構造を持つ。

電界放出素子は、製品組立後に安定な性能を維持するようにエージング過程を経る。従来のエージング方法の例としては、アノード電極に加える電圧を経時的に徐々に上げるか、高い電圧へ行くほど幅の狭いパルス信号を印加する方法（特許文献１参照）、アノード電極、ゲート電極、カソード電極の電圧をいずれも段階的に引き上げる方法（特許文献２参照）または、周期的に電流を測定してその電流が目標電流以下であれば、これをフィードバックして引き上げる方法（特許文献３参照）などがある。しかし、このような従来のエージング方法は、エージング過程初期から検出された電界放出素子のショート回路（ｓｈｏｒｔ−ｃｉｒｃｕｉｔ）を復旧する機能を備えていない。

図１Ａから図１Ｃは、三極管電界放出素子のショート回路類型の写真を示す図である。図１Ａから図１Ｃに図示された電界放出素子では、エミッタとして炭素ナノチューブ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ：ＣＮＴ）が使われた。

三極管電界放出素子のショート原因は、第１に、図１Ａに示したようにエミッタ形成時の整列不良によって、エミッタ５がエミッタホール３の中央部に位置できずにゲート電極２と非常に近くなるか、または当接した時、第２に、図１Ｂに示したように、エミッタ５の一部が糸のように細く延びて（５ａ参照）ゲート電極２と当接した時、第３に、図１Ｃに示したようにＣＮＴパーチクルや異質物６によりゲート電極２とカソード電極１とが連結された時などに分類される。

このようにショートした部分がある電界放出素子に従来の方法によりエージングを行えば、ショートした部分に過電流が流れて大きいアークが発生し、前記ショートした部分が永久的に破壊されうる。図２は、従来の方法によるエージング後に永久的に損傷された電界放出素子表示装置の写真を示す図であり、エージング過程後にアノード電極及びカソード電極に正常駆動電圧を印加した時、永久的に損傷された部分から電子ビームが放出されず、発光されない複数の横線が形成されることが確認できる。横線は、本電界放出素子表示装置が横線方向にスキャン駆動をすることによって現れたものである。正常動作の場合ならば、スキャン駆動をすることによって、電界放出によって電子がアノードに塗布された蛍光体に衝突して発光されるのであるが、永久的に損傷されたスキャンラインに電圧が印加されずに光が発光しなくなったのである。
韓国特許公開第２００４−９０７９９号公報 韓国特許公開第２００５−１０５４０９号公報 韓国特許公開第２００６−２０２８８号公報

本発明は、前記技術的課題を達成するためのものであり、三極管電界放出素子の製造過程でショートした部分を、正常動作可能に治癒できるエージング方法を提供することを技術的課題とする。

前記の技術的課題を達成するために本発明は、互いに平行に配置されたカソード電極とアノード電極、前記アノード電極に電子を放出できるように前記カソード電極上に形成された電子放出用エミッタ及び前記電子放出用エミッタに隣接して前記カソード電極上に設けられたゲート電極を備える電界放出素子のエージング方法において、前記カソード電極とゲート電極との間のショートした部分が過電流によって損傷されない程度の電圧を前記アノード電極に印加することを特徴とする電界放出素子のエージング方法を提供する。

望ましくは、前記アノード電極に印加される電圧の大きさは、０．１から１ｋＶ以内の直流電圧である。

望ましくは、前記アノード電極の電圧は、定電圧である。

望ましくは、前記ゲート電極とカソード電極との電位差は、０から２００Ｖ以内である。

望ましくは、前記カソード電極の電圧は接地電圧であり、前記ゲート電極の電圧は正電圧である。

望ましくは、前記ゲート電極電圧を０から６０Ｖ／分の上昇率で上昇させる。

望ましくは、前記ゲート電極電圧を０から６０Ｖ／分の上昇率で上昇させるが、間歇的に下降させてから再上昇させる。

望ましくは、前記ゲート電極電圧を１０Ｖ上昇する度に一回ずつ下降させてから再上昇させるが、電圧上昇区間の初期電圧と最終電圧との平均値まで電圧を下降させてから再上昇させることができる。

望ましくは、前記ゲート電極の電圧は接地電圧であり、前記カソード電極の電圧は負電圧である。

望ましくは、前記カソード電極電圧を０から−６０Ｖ／分の下降率で下降させる。

望ましくは、前記カソード電極電圧を０から−６０Ｖ／分の下降率で下降させるが、間歇的に上昇させてから再下降させる。

望ましくは、前記カソード電極電圧を−１０Ｖ下降する度に一回ずつ上昇させてから再下降させるが、電圧下降区間の初期電圧と最終電圧との平均値まで電圧を上昇させてから再下降させる。

望ましくは、前記エミッタは、炭素ナノチューブ（ＣＮＴ）で形成される。

本発明の電界放出素子のエージング方法によれば、三極管電界放出素子の製造過程でショートした部分を正常動作可能に治癒できる。したがって、電界放出素子及びこれを利用した表示装置の不良率を低減して、資源浪費を抑制し、コストも低減できる。

以下、添付された図面を参照して本発明の望ましい実施形態による電界放出素子のエージング方法を詳細に説明する。

図３は、三極管電界放出素子を示す模式図であり、図４から図７は、本発明の第１実施形態によるエージング方法で、経時的なアノード電極電圧、経時的なゲート電極電圧、経時的なアノード電極電流及び、ゲート電極電圧によるアノード電極電流をそれぞれ示すグラフであり、図８は、本発明の第１実施形態の変形例によるエージング方法で、経時的なカソード電極電圧を示すグラフである。

図３を参照すれば、三極管電界放出素子１００は、互いに平行に配置されたカソード電極１１０とアノード電極１４０、前記カソード電極１１０上に積層されたゲート電極１２０、前記カソード電極１１０とゲート電極１２０との間に形成された絶縁層１２５及び電子放出源であるエミッタ１３０を備える。前記エミッタ１３０は、ゲート電極１２０に形成されたエミッタホール１３５の内部に備えられ、カソード電極１１０と通電可能に前記カソード電極１１０上に形成される。図３に示した実施形態で前記エミッタ１３０は、電子放出特性に優れたＣＮＴからなる。ただし、シリコン（Ｓｉ）またはモリブデン（Ｍｏ）からなるエミッタも可能である。

前記エミッタ１３０から放出された電子はアノード電極１４０に向かう。前記電界放出素子１００を利用した電界放出素子表示装置は、エミッタ１３０から放出された電子が加速されて到達するアノード電極１４０の表面に蛍光物質層（図示せず）を備えて発光させる構造を持つ。参照符号Ｖａはアノード電極１４０に印加されるアノード電極電圧で、Ｖｇはゲート電極１２０に印加されるゲート電極電圧であり、Ｖｃはカソード電極１１０に印加されるカソード電極電圧である。

電界放出素子１００の製作後、エージング過程でアノード電極１４０には、図４に示したように定電圧を印加する。電界放出素子１００の駆動時には、点線で表したようにＤＣ（直流電圧）４ｋＶまたはそれ以上の定電圧を印加するが、エージング過程では、エミッタホール１３５でカソード電極１１０とゲート電極１２０とのショートした部分が過電流で損傷されない程度の電圧を印加する。望ましくは、アノード電極電圧ＶａはＤＣ０．１から１ｋＶであり、例えば、図４に実線で表したようにＤＣ０．７ｋＶでありうる。

エージング過程でカソード電極１１０を接地させてカソード電極電圧Ｖｃを接地電圧にし、ゲート電極１２０には正電圧を印加してゲート電極電圧Ｖｇとカソード電極電圧Ｖｃとの電位差を２００Ｖ以内に維持する。前記ゲート電極電圧Ｖｇは、図５に示したように０Ｖから始まって漸進的に上昇するが、間歇的に下降してから再上昇する形態の電圧でありうる。電圧上昇区間（図５の０〜ｔ１、ｔ１〜ｔ２及びｔ２〜ｔ３区間参照）で電圧の上昇率は０から６０Ｖ／分であることが望ましい。前記電圧上昇区間の電圧上昇率が比較的緩やかなのに比べて間歇的に電圧が下降する時、電圧下降率は非常に急で短時間内または瞬間的に電圧下降がなされうる。電圧上昇区間以後に下降した電圧値は、電圧上昇区間の初期電圧と最終電圧との平均値以上の値に決まりうる。

図５を参照すれば、一定の電圧上昇率でゲート電極電圧Ｖｇが上昇するが、１０Ｖ上昇する度に一回ずつ下降した後に再上昇し、電圧上昇区間以後に下降した電圧値は、電圧上昇区間の初期電圧と最終電圧との平均値である。すなわち、ゲート電極電圧Ｖｇは０〜ｔ１区間で０Ｖから始まって１０Ｖまで上昇し、ｔ１で５Ｖに下降し、ｔ１〜ｔ２区間で再び５Ｖから始まって１５Ｖまで上昇し、ｔ２で１０Ｖに下降し、再び上昇する。

前述したアノード電極電圧Ｖａ、ゲート電極電圧Ｖｇ及びカソード電極電圧Ｖｃにより、図６に図示された形態のアノード電極電流Ｉａがアノード電極１４０（図３参照）に形成される。図５のグラフによるゲート電極電圧Ｖｇは、電圧上昇率の一定な一次関数の形態で現れるが、このようなゲート電極電圧Ｖｇによりアノード電極電流Ｉａは、指数関数の形態で現れる。前記図５及び図６のグラフ結果を合わせてゲート電極電圧Ｖｇとアノード電極電流Ｉａとの関係を表すグラフで再び作成したのが図７のグラフである。

このように弱いアノード電極電圧Ｖａと緩慢に増加するゲート電極電圧Ｖｇとを印加してエージングを行えば、ゲート電極とカソード電極とのショートを招く部分、すなわち、図１Ａでゲート電極２に当接しているエミッタ５の一部分、図１Ｂで糸のように細く延びたエミッタの一部分５ａ、または図１Ｃで異質物６などに小さなアークが発生して前記部分が除去される。このような小さなアークは、電界放出素子のショートした部分及びその周辺部位を永久的に破壊するほどに大きいものではない。したがって、本発明のエージングを行うことによってショートした部分を正常動作可能に治癒できる。

一方、図５のグラフとは異なって、間歇的な電圧下降なしに０Ｖから６０Ｖ／分の上昇率で継続的に上昇するゲート電極電圧Ｖｇを利用してエージングを行ってもよい。または、エージング過程でゲート電極１２０（図３参照）を接地させてゲート電極電圧Ｖｇを接地電圧にし、カソード電極１１０に負電圧を印加してゲート電極電圧Ｖｇとカソード電極電圧Ｖｃとの電位差を２００Ｖ以内に維持してもよい。この時、前記カソード電極電圧Ｖｃは、図８に示したように０Ｖから始まって漸進的に下降するが、間歇的に上昇してから再下降する形態の電圧でありうる。電圧下降区間（図８の０〜ｔ１、ｔ１〜ｔ２及びｔ２〜ｔ３区間参照）で電圧の下降率は０から−６０Ｖ／分であることが望ましい。間歇的に電圧が上昇する時に電圧上昇率は非常に急で短時間内または瞬間的に電圧上昇がなされうる。電圧下降区間以後に上昇した電圧値は、電圧下降区間の初期電圧と最終電圧との平均値以下の値に決まりうる。

図８を参照すれば、一定の電圧下降率でカソード電極電圧Ｖｃが下降するが、１０Ｖ下降する度に一回ずつ上昇した後に再下降し、電圧下降区間以後に上昇した電圧値は、電圧下降区間の初期電圧と最終電圧との平均値である。すなわち、カソード電極電圧Ｖｃは０〜ｔ１区間で０Ｖから始まって−１０Ｖまで下降し、ｔ１で−５Ｖに上昇し、ｔ１〜ｔ２区間で再び−５Ｖから始まって−１５Ｖまで下降し、ｔ２で−１０Ｖに上昇し、再び下降する。一方、図８のグラフとは異なって、間歇的な電圧上昇なしに０Ｖから−６０Ｖ／分の下降率で継続的に下降するカソード電極電圧Ｖｃを利用してエージングを行ってもよい。

図９は、本発明の第２実施形態によるエージング方法で、ゲート電極電圧によるアノード電極電流を示すグラフであり、図１０Ａから図１０Ｈは、本発明の第２実施形態によるエージング過程を通じて電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。図１１は、本発明の第２実施形態によるエージング過程を通じて復旧された電界放出素子表示装置の写真を示す図である。

本発明の発明者は、製造された電界放出素子表示装置を本発明のエージング方法によってエージングして変化される態様を撮像して、本発明によるエージング方法の効果を確認してみた。エージング条件は、アノード電極電圧ＶａをＤＣ０．７Ｖ定電圧とし、カソード電極電圧Ｖｃを接地電圧とした。また、図９のグラフに示すように、ゲート電極電圧Ｖｇを０Ｖから５５Ｖまで上昇させるが、間歇的に下降させてから再上昇させつつ約１時間にかけて緩慢に上昇させた。

図１０Ａに示したように、エージング過程の初期にゲート電極電圧Ｖｇが３９．１Ｖ、アノード電極電流Ｉａが２００μＡである時には、カソード電極とゲート電極とのショートで発光されない横線が１０本観察されたが、エージング時間が経過するにつれてショートした部分で小さなアークが持続的に発生し、ショート部分が治癒されて図１０Ｂから図１０Ｇに順に図示されたように発光されない横線が漸進的に減少し、結局図１０Ｈに示したように発光されない横線が消えた。このようにショートした部分が消えた電界放出素子表示装置を一般的な使用条件で駆動した時、再び発光されない横線が現れる場合はなく、図１１に示したように正常に動作した。電界放出素子表示装置の駆動試験に適用された一般的な使用条件は、アノード電極電圧Ｖａが４．０ｋＶ、ゲート電極電圧Ｖｇが３７．８Ｖ、カソード電極電圧Ｖｃは接地電圧、アノード電極電流Ｉａが１．０ｍＡである場合であった。

本発明は図面に図示された実施形態を参考に説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるということを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲のみによって決まらねばならない。

本発明は、電界放出素子関連の技術分野に好適に用いられる。

電界放出素子のショート回路類型の写真を示す図である。 電界放出素子のショート回路類型の写真を示す図である。 電界放出素子のショート回路類型の写真を示す図である。 従来の方法によるエージング後に永久的に損傷された電界放出素子表示装置の写真を示す図である。 三極管電界放出素子を示す模式図である。 本発明の第１実施形態によるエージング方法で、経時的なアノード電極電圧を示すグラフである。 本発明の第１実施形態によるエージング方法で、経時的なゲート電極電圧を示すグラフである。 本発明の第１実施形態によるエージング方法で、経時的なアノード電極電流を示すグラフである。 本発明の第１実施形態によるエージング方法で、ゲート電極電圧によるアノード電極電流を示すグラフである。 本発明の第１実施形態の変形例によるエージング方法で、経時的なカソード電極電圧を示すグラフである。 本発明の第２実施形態によるエージング方法で、ゲート電極電圧によるアノード電極電流を示すグラフである。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて、電界放出素子表示装置の損傷された部分が漸進的に復旧される態様の写真を示す図である。 本発明の第２実施形態によるエージング過程を通じて復旧された電界放出素子表示装置の写真を示す図である。

符号の説明

１ カソード電極、
２ ゲート電極、
３ エミッタホール、
５ エミッタ、
５ａ エミッタの一部、
６ ＣＮＴパーチクルや異質物。

Claims (13)

1. 互いに平行に配置されたカソード電極とアノード電極、前記アノード電極に電子を放出できるように前記カソード電極上に形成された電子放出用エミッタ及び前記電子放出用エミッタに隣接して前記カソード電極上に設けられたゲート電極を備える電界放出素子のエージング方法において、
   前記カソード電極とゲート電極との間のショートした部分が過電流によって損傷されない程度の電圧を前記アノード電極に印加することを特徴とする電界放出素子のエージング方法。
2. 前記アノード電極に印加される電圧の大きさは、０．１から１ｋＶ以内の直流電圧であることを特徴とする請求項１に記載の電界放出素子のエージング方法。
3. 前記アノード電極の電圧は、定電圧であることを特徴とする請求項１に記載の電界放出素子のエージング方法。
4. 前記ゲート電極とカソード電極との電位差は、０から２００Ｖ以内であることを特徴とする請求項１に記載の電界放出素子のエージング方法。
5. 前記カソード電極の電圧は接地電圧であり、前記ゲート電極の電圧は正電圧であることを特徴とする請求項４に記載の電界放出素子のエージング方法。
6. 前記ゲート電極電圧を０から６０Ｖ／分の上昇率で上昇させることを特徴とする請求項１に記載の電界放出素子のエージング方法。
7. 前記ゲート電極電圧を０から６０Ｖ／分の上昇率で上昇させるが、間歇的に下降させてから再上昇させることを特徴とする請求項５に記載の電界放出素子のエージング方法。
8. 前記ゲート電極電圧を１０Ｖ上昇する度に一回ずつ下降させてから再上昇させるが、電圧上昇区間の初期電圧と最終電圧との平均値まで電圧を下降させてから再上昇させることを特徴とする請求項７に記載の電界放出素子のエージング方法。
9. 前記ゲート電極の電圧は接地電圧であり、前記カソード電極の電圧は負電圧であることを特徴とする請求項４に記載の電界放出素子のエージング方法。
10. 前記カソード電極電圧を０から−６０Ｖ／分の下降率で下降させることを特徴とする請求項９に記載の電界放出素子のエージング方法。
11. 前記カソード電極電圧を０から−６０Ｖ／分の下降率で下降させるが、間歇的に上昇させてから再下降させることを特徴とする請求項９に記載の電界放出素子のエージング方法。
12. 前記カソード電極電圧を−１０Ｖ下降する度に一回ずつ上昇させてから再下降させるが、電圧下降区間の初期電圧と最終電圧との平均値まで電圧を上昇させてから再下降させることを特徴とする請求項１１に記載の電界放出素子のエージング方法。
13. 前記エミッタは、炭素ナノチューブで形成されることを特徴とする請求項１に記載の電界放出素子のエージング方法。