JP2611072B2 - シリコン量子ワイヤの製造方法 - Google Patents

シリコン量子ワイヤの製造方法

Info

Publication number
JP2611072B2
JP2611072B2 JP3500255A JP50025590A JP2611072B2 JP 2611072 B2 JP2611072 B2 JP 2611072B2 JP 3500255 A JP3500255 A JP 3500255A JP 50025590 A JP50025590 A JP 50025590A JP 2611072 B2 JP2611072 B2 JP 2611072B2
Authority
JP
Japan
Prior art keywords
silicon
etching
porosity
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3500255A
Other languages
English (en)
Other versions
JPH05502978A (ja
Inventor
カナーム,リー―トレーバー
キーン,ジヨン・マイケル
レオン,ウエン・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Secretary of State for Defence
Original Assignee
UK Secretary of State for Defence
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=10667590&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2611072(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by UK Secretary of State for Defence filed Critical UK Secretary of State for Defence
Publication of JPH05502978A publication Critical patent/JPH05502978A/ja
Application granted granted Critical
Publication of JP2611072B2 publication Critical patent/JP2611072B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/96Porous semiconductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Luminescent Compositions (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン量子ワイヤを製造する方法及び該
方法によって製造されたデバイスに関する。
〔従来の技術〕
半導体量子ワイヤは、新たに出現した低次元半導体デ
バイス構造体分野において近年開発されたものである。
最初のこのような構造体は、比較的狭いバンドギャップ
の半導体層が2つの比較的幅の広いバンドギャップの半
導体層間に挟まれた1次元量子ウェルであった。典型的
な量子ウェル層の厚さは1〜10nmである。2種の材料の
バンドギャップの中間のエネルギを有する荷電キャリヤ
は狭い方のバンドギャップ材料中では自由であるが、広
い方のバンドギャップ材料中では束縛される。これが、
狭い方のバンドギャップ層によって形成される量子ウェ
ル内の荷電キャリヤの量子閉じ込めと称されるものであ
る。荷電キャリヤは層平面内の2次元では自由である
が、1次元では閉じ込められている。このことから量子
ウェル層または“量子平面(quantum plane)”が与え
られる。a−Si:H量子ウェル層における1次元閉じ込め
効果は、Abeles及びTiedjeによってPhysical Review Le
tters Vol.51.pages 2003−2006(1983)において報告
されている。多数の量子ウェル層を含む構造体は“超格
子”と称されることも多い。Siベースの超格子を製造す
るのに使用し得る十分に確立された成長技術がある。
3次元の閉じ込めがある所謂シリコン“量子ドット
(quantum dots)”を製造することも知られている。Fu
rukawaらは、Rhys.Rev.B38,p5726(1988)において、水
素不活性化表面を有する直径2nm〜5nmの極めて小さなシ
リコン結晶粒子の製造を報告している。この材料は、透
過型電子顕微鏡データによると多角形または球状の粒で
あり、赤外線吸収によって広域にわたるSi−H2表面化学
基が検出された。この材料の外観は淡黄色粉末を呈して
おり、またこの材料は、可視スペクトルの赤色領域にお
いて有効な室温ホトルミネッセンス、即ちバルクのシリ
コン半導体バンドギャップよりも十分に高い光子エネル
ギを示す。光導電性及び光吸収データは、光バンドギャ
ップが、バルクのシリコンの値1.1eVの2倍以上の2.4eV
にまで広がっていることを示した。
半導体における量子閉じ込めが注目される主な理由
は、新規の電子素子及び発光素子を製造したいという要
求にある。残念なことに、ドープされていないバルクの
シリコンは発光性が極めて乏しいことが特徴である。し
かしながら、オプトエレクトロニクス集積回路を組込む
ためのシリコンベースのまたはシリコン適合性の発光素
子を製造することはかなり重要である。特許協力条約の
もとにWO88/09060号として公開された国際特許出願PCT/
GB88/00319号は、電子ビームを照射するとでシリコン中
に発光欠陥中心を形成することにより製造されたエレク
トロルミネセンスデバイスに係わっている。
〔発明が解決しようとする課題〕
エレクトロルミネセンスデバイスを製造するための材
料には、適当な導電性を有することが要求される。即
ち、発光するためには、低〜中程度の電圧でかなりの電
流を担うことが要求される。この点において、Furukawa
らの従来技術は不適当である。量子ドット材料は、容認
可能な半導体デバイスに適するよりも桁違いに大きい10
11Ω−cm以上の抵抗率を有する。隣り合った結晶間を伝
導するのが困難なため、これが有意に改善されるとは思
われない。この困難は、同様の量子閉じ込め効果と共に
より良い伝導性を賦与し得るシリコン量子ワイヤにおい
て解消され得る。
従来技術における半導体量子ワイヤ構造体の製造は、
リトグラフ及びエッチング技術によって超格子をパター
ン化することに基づいていた。GaAs/AlGaAs三成分材料
系におけるこのような構造体は、特にKaponらによってP
hys.Rev.Letters,Vol 63,420(1989)において製造さ
れている。彼らは、1次元量子ウェル構造体(超格子)
を更に処理して2次元閉じ込めを達成することを開示し
ている。単一の量子ウェル層を、量子ウェルラインまた
はワイヤを規定するように選択的にエッチングした。
自立結晶シリコンワイヤはPottsらによってAppl Phy
s.Lett.52,834(1988)に報告されている。ワイヤは、
絶縁フィルム上の再結晶シリコンに電子ビームリトグラ
フィー及びプラズマエッチングを使用することにより製
造された。ラインを規定するようにシリコン層をパター
ン化し、次いでエッチングによってラインを切り取るこ
とにより4つのワイヤが形成された。これで、基板とも
との層平面とに平行な長さ方向広がりを有するワイヤが
規定された。しかしながら、ワイヤの数は極めて少な
く、平均ワイヤ直径は600nmであり、これは、Furukawa
らの従来技術に従う上述のバンドギャップ発光を示すの
に必要な寸法より2桁も大きい。
本発明の目的は、シリコン量子ワイヤを製造する別の
方法を提供することである。
〔課題を解決するための手段〕
本発明は、可視ルミネッセンスを生ずるように励起可
能なシリコン量子ワイヤを製造する方法において、 (a) その中に多孔質層を生成するようにシリコン材
料(14)を陽極処理するステップと、 (b) 細孔の一部重なり合い生じさせ、それによって
別個の量子ワイヤを規定するのに十分なほど細孔を広げ
るように、前記多孔質層をエッチングするステップ とを含むことを特徴とする、シリコン量子ワイヤを製造
する方法を提供する。
本発明は、シリコン量子ワイヤ、特に直径が3nm以下
のシリコン量子ワイヤを製造する、単純であるが有効な
方法であるという利点を与える。本発明に従って処理さ
れた材料は、Furukawaらの量子ドットにおけるものと同
様のホトルミネッセンスを示した。このことは、約3nm
以下のワイヤ直径が達成されたことを示す。
従って、本発明によれば、可視ルミネッセンスを生ず
るように励起可能なシリコン量子ワイヤをフォトリトグ
ラフ処理を必要としない比較的簡単な技術で提供するこ
とができる。
陽極処理は、20%〜80%の多孔率を生むように実施す
ることができ、次いで多孔率を60%〜90%の値にまで高
めるように、エッチングを0.0001nm/分〜10nm/分の速度
で実施することができる。エッチング速度は0.01nm/分
〜10nm/分であるのが好ましい。処理コストを最小にす
るために、エッチング速度は、精確な量子ワイヤの製造
と矛盾のない出来る限り高いものとすべきである。陽極
処理は、10重量%〜50重量%濃度のフッ化水素酸を含む
水溶液またはエタノール液中で実施することができる。
層の厚さ、多孔率、導電率の大きさ及び導電タイプの必
要条件に応じて適宜、5〜500mA/cm2の陽極処理電流密
度を10〜6000秒間与えることができる。
別の態様において本発明は更に、上述の本発明の方法
を含む技術によって製造された半導体デバイスをも提供
する。
〔実施例〕
本発明がより十分に理解されるように、添付の図面を
参照して本発明の実施例を説明する。
図1を参照すると、本発明に従って半導体材料を処理
するための電気化学装置10が概略的に示されている。装
置10は、処理されるべきシリコンウェハ14によって左半
セル12aと右半セル12bとに分割されている電気化学セル
12を備えている。半セル12a及び12bは、それぞれパイプ
18a及び18bによって二目的ポンプ16a及び16bに連結され
ている。エレメント12a/16a/18a及び12b/16b/18bの各組
合せは、電解液循環のための閉ループを形成している。
半セル12a及び12bはそれぞれプラチナ電極20a(アノー
ド)及び20b(カソード)を備えている。第1の電圧計2
2はSiウェハ14とカソード20bとの間に接続されており、
第2の電圧計24はアノード20aとカソード20bとの間に接
続されている。ガルバノスタット(galvanostat)26、
即ち定電流源は電流計28と直列に接続されており、この
直列構成体はアノード20aとカソード20bとの間に接続さ
れている。
ウェハを挿入したり取り出したりできるように、装置
10はウェハ14近傍でヒンジ止めされている(図示な
し)。合成ゴムワッシャ(図示なし)が、ウェハと装置
10との間を液密封止している。使用に際しては、気泡の
ない充填及び完全な廃液を保証するため、装置10はわず
かに傾けて取り付けられる。
更にポンプ16a及び16bはそれぞれの電解液槽(図示な
し)にも連結されており、そこから半セル12a及び12bの
充填がなされる。半セル12a及び12bが充填されると、図
の電解液循環構成を与えるように弁(図示なし)が作動
化される。作動中は、左半セル12a及び右半セル12bはい
ずれも20%フッ化水素酸水溶液で満たされている。これ
らのうち左半セル12aの組成は限定的ではなく、これに
ついては後述する。セル12は、フッ化水素酸に耐性を示
す材料、即ち主にPTFEで製造されている。ウェハ14は、
電解液を2つの半セル12a及び12bに分ける封止体を形成
している。
シリコンウェハ14はチョクラルスキー成長(CZ)材料
であり、製造業者によって提供されたときには30〜50Ω
−cmの抵抗率を与える弱p形ドーピングを有する直径3
インチの標準ウェハから製造される。ウェハは表面14a
及び14bを有しており、表面14aは表面14bよりも研磨の
程度が低い。電気化学装置10内に挿入する前に、ウェハ
14にドーピング前処理を行なう。イオン打込み装置を使
用し、表面14a上にホウ素イオンビームを1015B+イオン
/cm2の用量で且つビーム加速電位を40keVとして投じ
る。打込み後、ウェハ14をアルゴン中で1050℃で30分間
アニーリングする。これにより、重度にドーピングされ
たp層(p+)がウェハ表面14a下方の、ウェハの厚さに
比べれば浅いところに生成される。p+層の目的は、ウェ
ハ14を流れる電流の均一性を増強することである。
ウェハ14は、ホウ素埋込み表面14aが左半セル12a内に
なるように装置10内に組込まれる。ポンプ16a及び16bは
それぞれの電解液槽に連結され、半セル12a及び12bを満
たすように作動される。即ちポンプ16a及び16bは図1に
示されたように連結され、それぞれ半セル12a及び12bを
通して連続的に電解液を循環するように作動される。次
いでガルバスタット26がオンに切り換えられ、定電流
が、電極20a及び20bの間のセル12中をウェハ14を介して
流れる。電流は、ウェハ14において20mA/cm2の一定密度
を与える所定のレベルである。
セル12中の電流は、半セル12b内にあるSiウェハ14の
非埋込み表面14bを陽極処理する。電流をセル中に5分
間流すと、非埋込み表面上に厚さ5ミクロンの陽極処理
層が生成される。陽極処理層は多孔率70%を有し、従っ
て30%のバルクシリコン密度を有する。またその色は濃
金茶色であり、下層をなすバルクシリコンウェハ材料に
近づいていく結晶品質である。陽極処理層は5×1012
孔/cm2以上を有し、且つ細孔幅は4nm未満である。陽極
処理層を形成した後には、ウェハ14を装置10から取り出
し、脱イオン水中に浸漬し、物理的に吸着している電解
液を除去するために遠心脱水する。次いでそれを無光下
に長時間化学溶解する。溶解は、40重量%の濃フッ化水
素酸(HF)水溶液中で6時間実施する。濃(48%)HF
は、Hu及びKerrによってJournal of the Electroche
mical Society,114,page414,(1967)に、n形(2Ω
−cm)バルクシリコンにおいて0.03nm/分の低速エッチ
ング速度を与えると報告されている。溶解の間に、シリ
コンウェハ14の陽極処理表面層の多孔率は次第に増加す
る。多孔率が増加するにつれて、陽極処理層の色は、最
初の濃金茶色から明黄色を経て淡黄色へと変化する。こ
の変化は肉眼で見ることができ、淡黄色層の出現は溶解
プロセスの終点を示すと見なされる。この段階の後、HF
処理後の多孔質層の物理的特性は、多孔率が80%以上で
あり且つ層が厚さ3nm以下の量子ワイヤを含むというも
のである。
HF処理後の多孔質層の淡黄色は、前出のFurukawaらの
従来技術における“量子ドット”に見られるのと同様で
ある。ドットは直径が3nm以下であると報告されてお
り、このことから、前記実施例において製造されたワイ
ヤが同様の直径のものであることが推測される。
HF処理後の多孔質層に、アルゴンイオンレーザから波
長514.5nmの光を照射した。層は、約0.78ミクロン(1.6
eV)をピークとし且つ可視赤色スペクトル領域に広がる
有効ホトルミネッセンスを示した。可視赤色スペクトル
領域は0.622ミクロン(1.99eV)から0.77ミクロン(1.6
1eV)まで広がっている。ここでも同様のホトルミネッ
センス結果が、量子ドットからの室温赤色放射を示す写
真を公開したFurukawaらによって得られている。
本発明に従って製造された標本から得られるホトルミ
ネッセンスを、HF溶解時間の関数として調査した。即
ち、シリコンウェハを陽極処理し、次いで、種々の時間
間隔のHF処理のために個々の標本に裁断した。このよう
な4つの標本における結果を図2に示す。図2には、上
方横軸においては光子エネルギ(eV)に対する、また下
方横軸においては光子波長(ミクロン)に対するホトル
ミネッセンス強度(任意の単位)をプロットしたグラフ
である。照射ビームは、前述のごときアルゴンイオンレ
ーザからの波長514.5nmのものであった。測定は300Kに
おいて行なった。グラフには番号40、42及び44が付して
あるが、これらはそれぞれ標本溶解時間1、2及び6時
間に対応している。グラフ40、42及び44は、図2上に記
載したように、40、3及び1倍してあることに留意され
たい。先の実施例におけるごとく、標本は40重量%HF水
溶液を用いて処理した。図2は、溶解時間が長くなると
ホトルミネッセンス出力が増大すると共に、より短い波
長で且つより高い光子エネルギの方へ移動することを示
している。これは、溶解の程度と共に陽極処理層内の多
孔率を増加し、荷電キャリヤの量子閉じ込めが強化され
て有効エネルギギャップを増大することを意味する。
(6時間の溶解に対応する)グラフ44は、従来技術のシ
リコン量子ドットから認められるような実質的な程度の
可視赤色放射を示している。バルク結晶シリコンのエネ
ルギギャップは室温で約1.1eVであり、10.9eVの近似バ
ンドギャップホトルミネッセンスピークを有する。ホト
ルミネッセンスグラフ40〜44のピークは1.4eV〜1.6eVの
範囲にあり、バルクシリコンと比べて著しく拡大された
エネルギギャップとなっている。
本発明のシリコン処理が量子ワイヤ形成に適合する多
孔率増大を与えることを検証するために、陽極処理及び
HF処理した標本において電気抵抗率を測定した。使用し
た抵抗率測定方法は所謂“広がり抵抗”法であった。こ
の方法においては、各々が小さな接触面積を有する2つ
のプローブを間隔を置いて半導体表面上に置き、それら
の間の抵抗を測定した。プローブの接触直径は4ミクロ
ン〜25ミクロンであり、5mV〜25mVの直流バイアスを使
用した。下層構造体を暴露するために、通常はシリコン
ウェハである標本をその表面に対して微小な角度(10〜
20分の角度)で面取りした。面取りは部は研磨ペースト
で摩耗することにより形成した。次いで抵抗を、シリコ
ンウェハの当初表面からの深さの関数として測定した。
各測定においては、両プローブの先端をそれぞれ等しい
深さとした。所定の経験的校正値を乗算することにより
抵抗を抵抗率に変換することができる。この方法は特に
Mazur及びGruberによってSolid State Technology,No
vember 1981,pages 64−70に詳細に記載されている。
これは、隣接する層間で特性が変化する層構造体におけ
る測定に適しており、熟成技術であるのでここでは詳細
は記載しない。
図3及び図4は、陽極処理層及び陽極処理+HF処理層
における広がり抵抗の測定結果を示す。上述の2プロー
ブ測定法を使用したが、プローブの間隔は50ミクロンに
セットした。図3には、推定多孔率がそれぞれ30%、44
%、55%及び64%の表面層を有する4つの標本A、B、
C及びDの結果を示してある。これらの表面層は、出発
材料をn+(重度にドープしたn形)シリコンとし、図1
を参照して記載した陽極処理によって製造した。しかし
ながら、そのあとのHF溶解処理はしなかった。
標本A〜Dの多孔質層は深さ約5ミクロンであり、そ
れらの多孔率は、陽極処理の間の重量損失から計算し
た。この計算は、容積に対する減少重量から各多孔質層
の有効密度を計算し、次いでバルク密度に対する密度減
少の比から多孔率を計算することを含む。即ち: 多孔率=(db−de)/db (1) 但し、db=シリコンのバルク密度=2.33gm/cm3 及びde=多孔質層有効密度である。
上記多孔率測定手順は、多孔質シリコン測定の分野に
おける方法である。
図3は、4つの標本A〜Dの各々における問題の多孔
質層における深さ(ミクロン)に対してプロットした抵
抗を示す。使用した装置の上限は、目盛り軸に示したよ
うに108Ωであった。各ケースで、個々の多孔質層は公
称5ミクロンの厚さを有していた。図3に示した測定値
は、厚さが、標本B及びDにおいては約5ミクロン、標
本Aにおいては6ミクロン、及び標本Cにおいては6.5
ミクロンであったことを示す。層の厚さは、下層をなす
バルクn+シリコンの抵抗、即ち約50Ωにまで測定抵抗が
低下した深さである。
図3の標本A〜Dに対するグラフは、抵抗が多孔率と
相関しており、しかもそれに極めて高感度を示すことを
表している。極めて大まかには、それぞれ多孔率が10〜
15%増大するごとに、抵抗は1桁ずつ増大する。各層に
おいて深さが増大するとともに、例えば下層のバルクシ
リコンに影響されない深さ2ミクロン〜4ミクロンの間
では抵抗は下がる。このことは、多孔率の勾配、即ち細
孔がテーパ形のためまたは細孔密度の低下のために、深
さが増大すると多孔率が低下することに起因するもので
あろう。
図4に示したデータを得るため、図3の標本D(多孔
率30%)を切り取ったウェハを使用し、2つの方法で処
理される更なる試料を与えた。2つの標本D1及びD2を製
造した。これらのうちD1にはHF溶解処理をせず、陽極処
理の4日後に測定を行なった。標本D2は、陽極処理した
後に空気中に30日間放置し、次いで40重量%HF中で40時
間HF溶解したものであった。機械的な攪拌は行なわず、
無光下で浸漬した。面取り層の深さの関数として前述の
ごとく抵抗を測定した。標本は、前記処理の後に面取り
した。
深さ2ミクロンの領域において、標本D1とD2とでは抵
抗が50倍に増大した。測定の不確定性に存在下に判断し
得る限りでは、抵抗の増大は多孔質層の深さ(5ミクロ
ン)全体に生じた。このことは、空気中に保管し且つHF
処理した層の平均多孔率が約10%だけ増大しているこ
と、及びHF溶解が層全体に生じていることを示してい
る。
HF中でエッチングすることにより多孔質シリコン層を
処理した後に細孔径が増大することの直接的な証拠は、
気体吸着−脱着分析によって与えられる。使用する技
術、即ちBETガス分析は、“Adsorption,Surface Area
and Porosity"by S J Gregg and K S W
Sing,2nd edition Academic Press(1982)に詳細
に記載されている。窒素等温吸着式は、4〜20nmの細孔
幅に対して信頼性のある細孔幅分布推定値を与え得る。
細孔幅が4nm未満の細孔の存在もこの方法によって示さ
れ得るが、細孔径は正確には示されない。3つのp+ウェ
ハ(E、F及びG)を、図1を参照して記載したごと
く、40重量%HF水溶液中で100mA・cm-2で1分間陽極処
理した。多孔質層の厚さ及び多孔率を正確に測定するた
めに、ウェハEを徹底的に試験した。この試験によっ
て、層の厚さは8.9μm及び多孔率は33%であることが
判った。
ウェハFをHF溶解処理した(40重量%HF水溶液中にお
いて暗所で70時間の静置浸漬)。処理の間、ウェハは2
3.6mgの重量を失い、これは、平均多孔率が33%から63
%に増大したことを示す。
次いで、ウェハF及びGをBETガス分析した。ウェハ
Gの結果は、全ての細孔が4nm以下の細孔径を有するこ
とを示した。
次に図5を参照すると、細孔幅(nm)に対する相対存
在度(任意の単位)の曲線50が示されている。これは、
ウェハFの細孔幅の分布を示しており、BETガス分析の
結果を解析することにより決定された。曲線50は、細孔
幅が8nmをピーク52として4nm〜15nmに分散していること
を示している。これは、上述の多孔質シリコン層のHF処
理が細孔幅の増大をもたらし且つかかる細孔拡大が多孔
質層全体に生じていることを証明している。
次に、重量損失が、ウェハF上の多孔質層の薄層化で
はなくてむしろ細孔径の増大に起因することを検証する
ため、走査型電子顕微鏡を使用してウェハF及びGの多
孔質層の厚さを測定した。得られた結果は、ウェハG及
びFに対して多孔質層の厚さがそれぞれ8.6±0.3μm及
び8.4±0.3μmであることを示し、ウェハFの多孔質層
は、HF処理の間に有意には薄層化しなかったことが確認
された。
図1を参照して記載した本発明の方法の実施例におい
ては、 (1)電流密度の均一化のため、表面14a下方に浅いp+
層を有するp-シリコンウェハ14を使用し、 (2)70%の多孔率を与えるため、20%HF水溶液中で陽
極処理し、 (3)80%以上の多孔率且つ幅3nm以下の量子ワイヤを
与えるため、40重量%HF水溶液(即ち濃HF水溶液)中で
化学溶解した。
より一般的には、任意の導電タイプまたはドーピング
レベルのシリコンを使用することができる。陽極処理電
解液は、濃度10〜50%HFの水溶液またはエタノール溶液
とすることができる。左半セル12a内の電解液は限定的
ではなく、アノード20aへの導電のために必要なだけで
ある。シリコンを陽極処理し得る条件はよく知られてお
り、特に、North−Holland,Amsterdamによって発行され
たthe Journal of Crystal Growth 73(1985)pag
es 622−636にBealeらによって記載されている。概し
てそこに記載されている条件は、下記の重要点を考慮し
た上でならば本発明の陽極処理ステップに使用するのに
適している。シリコン密度1.9〜0.5gm/cm3に対応する20
%〜80%の多孔率を得るために、電気化学溶解(即ち陽
極処理)を使用する。陽極処理電流密度は0.5〜500mA/c
m2とすることができ、陽極処理時間は、層の厚さ及び所
望の多孔率並びに基板抵抗率に従って10〜6000秒とする
ことができる。次いで、多孔率を60%〜90%の値にまで
増大し且つ幅が3nm以下の量子ワイヤを製造するため
に、化学溶解を使用する。低速エッチング、好ましくは
0.0001nm/分〜10nm/分のエッチング速度を与えるのに適
したものを使用する。
図6及び図7を参照すると、種々のエッチング剤中に
静置浸漬する時間に伴なう特定の層のシリコン多孔率の
変化を表わす。層は当初多孔率54±1%及び厚さ6.2±
0.2μmを有しており、p+(0.01〜0.04Ω−cm)ウェハ
を20%HFエタノール溶液中、8.5mA・cm-2で10分間陽極
処理することにより製造された。図6及び図7は、HF濃
度及び希釈剤に伴なうシリコンエッチング速度の変化を
示している。両図では、種々のエッチング剤濃度におい
て重量分析の結果から算出される多孔率をシリコン浸漬
時間に対してプロットした。図6はHF水溶液に、図7は
HFエタノール溶液に関している。図6中のグラフ60、62
及び64は、それぞれ50%、40%及び20%のHF水溶液から
なるエッチング剤中のシリコンにおける多孔率/時間の
変化を示している。図7中のグラフ70、72及び74は、40
重量%HF水溶液をエタノール及び水で20%、10%及び6.
7%に希釈したものからなるエッチング剤におけるシリ
コン多孔率/時間の変化を示している。図6及び図7の
横軸はいずれも浸漬時間を表してはいるが、単位がそれ
ぞれ時間及び分であることに留意されたい。グラフ60〜
64及び70〜74は明らかに、HF含有量の低下と共にHF溶液
のエッチング速度が増加することを示している。グラフ
60〜64と70〜74とを比較すると、明らかに、希釈剤とし
てエタノールを使用するとエッチング速度が著しく増大
することを示している。従ってグラフ60〜64及び70〜74
は、エッチング剤濃度及び希釈剤を適当に選択すること
によりエッチング速度を制御し得ることを示している。
溶液中のHF濃度は、例えば6.7%〜50%という広い範囲
から選択することができる。
化学溶解は、処理されるべきウェハを液相または気相
のエッチング剤中に浸漬することにより行なうことがで
きる。実際、ウェハを液体エッチング剤中に浸漬する場
合には、液は細孔に浸入することもないし、細孔を完全
にまた部分的にさえ濡らすことはないであろう。従っ
て、所望のエッチング速度を得るためには界面活性剤を
加える必要があり得る。適当な界面活性剤は、半導体加
工業界においてHF溶液に使用することが公知であるペル
フルオロアルキルスルホネートである。前記のごとき界
面活性剤は電解液にも加え得ることに留意されたい。
以上の説明は、シリコン量子ドットについてFurukawa
らによって報告された特性を再現することに基づいてシ
リコン量子ワイヤの形成を証明した。かかる特性は、淡
黄色の発色とシリコンバンドギャップを優に越える光子
エネルギにおける可視赤色ホトルミネッセンスとに係わ
るものであった。更にシリコン量子ワイヤの形成は形状
的にも証明される。多孔質シリコンは、単純化モデルに
おいては、平行な円筒形の孔を含むバルクシリコンと考
え得る。円筒壁をエッチングして掻き取ることにより多
孔率が増大されると、結果的に隣合う細孔間の壁厚はゼ
ロとなる。この時点で、各々が3または4つの隣どおし
で融合した細孔間に残った材料である個々の量子ワイヤ
が規定される。個々の細孔が合体して細孔間の壁厚がゼ
ロになったこの理想化構造体の最低多孔率は、(半径は
等しいという条件で)細孔半径とは無関係に78.5%であ
る。4つの隣どおして合体した細孔については、ワイヤ
の厚さは2(21/2−1)rである。例えば約60%の多
孔率のp−シリコンにおいては細孔半径は2nm未満とな
り得る。従って、多孔率が78.5%を越えていれば常にシ
リコン量子ワイヤが製造されることが推測される。実際
には細孔の径、間隔及び向きの統計的分布の故に、上記
多孔率近傍、即ち約78.5%以上のときに量子ワイヤを期
待し得る。細孔が最初にシリコン材料全体に十分に分散
してなること、及び化学溶解が、バルクシリコンによっ
て隔てられた大きな空所をもたらさないことが前提であ
る。しかしながら、十分に分散した微細孔は陽極処理シ
リコンの一般的特性であり、このような細孔のエッチン
グは、大きな空所よりは細孔の一部重なり合いをもたら
すように制御された方式で細孔径を増大することが合理
的に推定される。このことは、BETガス分析の結果によ
って支持されている。
図面の簡単な説明 図1は、シリコン陽極処理用セルの概略図である。
図2は、本発明に従って処理されたシリコンから得ら
れたホトルミネッセンスネペクトルを示す。
図3は、陽極処理シリコンにおける多孔率に伴なう広
がり抵抗の変化を示す。
図4は、空気及びHFエッチングに暴露した後の陽極処
理シリコンの広がり抵抗の増加を示す。
図5は、陽極処理及びエッチング後の多孔質層におけ
る細孔幅の分布を示す。
図6及び図7は、異なる希釈剤におけるHF濃度に伴な
うエッチング速度の変化を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キーン,ジヨン・マイケル イギリス国、ウスターシヤー・ダブリ ユ・アール・8・0・デイー・エヌ、ハ ンリー・スワン、ロバーツ・エンド、 ザ・ドーワー・ハウス (番地なし) (72)発明者 レオン,ウエン・イー イギリス国、ウスターシヤー・ダブリ ユ・アール・14・4・エイチ・エフ、マ ルバーン・ウエルス、ウエルス・ロー ド・217 (56)参考文献 米国特許4801380(US,A)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】可視ルミネッセンスを生ずるように励起可
    能なシリコン量子ワイヤを製造する方法において、 (a) その中に多孔質層を生成するようにシリコン材
    料(14)を陽極処理するステップと、 (b) 細孔の一部重なり合いを生じさせ、それによっ
    て別個の量子ワイヤを規定するのに十分なほど細孔を広
    げるように、前記多孔質層をエッチングするステップ とを含むことを特徴とする、シリコン量子ワイヤを製造
    する方法。
  2. 【請求項2】前記エッチングを、3nm以下の幅を有する
    別個の量子ワイヤを形成するのに十分な程度に実施する
    ことを特徴とする請求項1に記載の方法。
  3. 【請求項3】前記陽極処理を、20%〜80%の多孔率を生
    じるように実施し、前記エッチングを、多孔率を60%〜
    90%の値にまで増大するように、0.0001〜nm/分〜10nm/
    分の速度で実施することを特徴とする請求項1または2
    に記載の方法。
  4. 【請求項4】前記エッチングを、0.01nm/分〜10nm/分の
    速度で実施することを特徴とする請求項3に記載の方
    法。
  5. 【請求項5】前記陽極処理を、10重量%〜50重量%濃度
    のフッ化水素酸の水溶液またはエタノール溶液中で実施
    することを特徴とする請求項1から4のいずれか一項に
    記載の方法。
  6. 【請求項6】前記陽極処理を、層の厚さ、多孔率、導電
    率の大きさ及び導電タイプに応じて適宜、0.5mA/cm2〜5
    00mA/cm2の電流密度を10秒〜6000秒の時間与えて実施す
    ることを特徴とする請求項5に記載の方法。
  7. 【請求項7】前記エッチングを、5重量%〜50重量%濃
    度のフッ化水素酸の水溶液またはエタノール溶液を使用
    して実施することを特徴とする請求項1から4のいずれ
    か一項に記載の方法。
  8. 【請求項8】前記エッチングを、6.7重量%〜50重量%
    濃度のフッ化水素酸の水溶液またはエタノール溶液を使
    用して実施することを特徴とする請求項1から4のいず
    れか一項に記載の方法。
  9. 【請求項9】前記陽極処理を、界面活性剤を含む電解液
    を使用して実施することを特徴とする請求項1から8の
    いずれか一項に記載の方法。
  10. 【請求項10】前記エッチングを、界面活性剤を含むエ
    ッチング剤を使用して実施することを特徴とする請求項
    1から9のいずれか一項に記載の方法。
  11. 【請求項11】請求項1から10のいずれか一項に記載の
    方法を含む技術によって製造された量子ワイヤを備えて
    いることを特徴とする半導体デバイス。
JP3500255A 1989-12-07 1990-12-06 シリコン量子ワイヤの製造方法 Expired - Lifetime JP2611072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB898927709A GB8927709D0 (en) 1989-12-07 1989-12-07 Silicon quantum wires
GB8927709.9 1989-12-07

Publications (2)

Publication Number Publication Date
JPH05502978A JPH05502978A (ja) 1993-05-20
JP2611072B2 true JP2611072B2 (ja) 1997-05-21

Family

ID=10667590

Family Applications (2)

Application Number Title Priority Date Filing Date
JP3500255A Expired - Lifetime JP2611072B2 (ja) 1989-12-07 1990-12-06 シリコン量子ワイヤの製造方法
JP10119794A Expired - Fee Related JP2963617B2 (ja) 1989-12-07 1994-05-16 発光シリコン

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP10119794A Expired - Fee Related JP2963617B2 (ja) 1989-12-07 1994-05-16 発光シリコン

Country Status (10)

Country Link
US (4) US5348618A (ja)
EP (2) EP0504170B1 (ja)
JP (2) JP2611072B2 (ja)
AT (1) ATE125066T1 (ja)
CA (1) CA2073030C (ja)
DE (1) DE69020906T2 (ja)
DK (1) DK0504170T3 (ja)
ES (1) ES2074586T3 (ja)
GB (3) GB8927709D0 (ja)
WO (1) WO1991009420A1 (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
EP0499488B9 (en) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
GB9108176D0 (en) * 1991-04-17 1991-06-05 Secr Defence Electroluminescent silicon device
DE4126955C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
EP0534474B1 (en) * 1991-09-27 2002-01-16 Canon Kabushiki Kaisha Method of processing a silicon substrate
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
US5454915A (en) * 1992-10-06 1995-10-03 Kulite Semiconductor Products, Inc. Method of fabricating porous silicon carbide (SiC)
US5689603A (en) * 1993-07-07 1997-11-18 Huth; Gerald C. Optically interactive nanostructure
EP0652600B1 (en) 1993-11-02 1999-04-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an aggregate of semiconductor micro-needles
US6734451B2 (en) 1993-11-02 2004-05-11 Matsushita Electric Industrial Co., Ltd. Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same
GB2299210B (en) * 1993-12-06 1997-12-24 Secr Defence Porous semiconductor material
CN1142875A (zh) * 1993-12-06 1997-02-12 英国国防部 多孔半导体材料
US5510633A (en) * 1994-06-08 1996-04-23 Xerox Corporation Porous silicon light emitting diode arrays and method of fabrication
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
WO1996014206A1 (en) * 1994-11-08 1996-05-17 Spectra Science Corporation Semiconductor nanocrystal display materials and display apparatus employing same
GB2313479B (en) * 1995-03-20 1999-10-20 Secr Defence Electroluminescent device comprising porous silicon
GB2299204A (en) * 1995-03-20 1996-09-25 Secr Defence Electroluminescent device
GB9611437D0 (en) 1995-08-03 1996-08-07 Secr Defence Biomaterial
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
US5920078A (en) * 1996-06-20 1999-07-06 Frey; Jeffrey Optoelectronic device using indirect-bandgap semiconductor material
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
JP3490903B2 (ja) * 1997-09-11 2004-01-26 Kddi株式会社 半導体発光素子およびその製造方法
JPH11243076A (ja) * 1998-02-26 1999-09-07 Canon Inc 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法
GB9808052D0 (en) 1998-04-17 1998-06-17 Secr Defence Implants for administering substances and methods of producing implants
GB9815819D0 (en) * 1998-07-22 1998-09-16 Secr Defence Transferring materials into cells and a microneedle array
US6197654B1 (en) * 1998-08-21 2001-03-06 Texas Instruments Incorporated Lightly positively doped silicon wafer anodization process
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
EP1208002A4 (en) 1999-06-03 2006-08-02 Penn State Res Found MATERIALS WITH NETWORK OF SURFACE POROSITY COLUMNS DEPOSITED IN THIN FILM
GB9929521D0 (en) 1999-12-15 2000-02-09 Secr Defence Bonded products and methods of fabrication therefor
GB0008494D0 (en) 2000-04-07 2000-05-24 Secr Defence Microprojectile delivery system
US20030066998A1 (en) * 2001-08-02 2003-04-10 Lee Howard Wing Hoon Quantum dots of Group IV semiconductor materials
US6794265B2 (en) * 2001-08-02 2004-09-21 Ultradots, Inc. Methods of forming quantum dots of Group IV semiconductor materials
US6819845B2 (en) 2001-08-02 2004-11-16 Ultradots, Inc. Optical devices with engineered nonlinear nanocomposite materials
US6710366B1 (en) 2001-08-02 2004-03-23 Ultradots, Inc. Nanocomposite materials with engineered properties
GB0120202D0 (en) 2001-08-18 2001-10-10 Psimedica Body fluid collection and analysis
JP2003124574A (ja) * 2001-10-09 2003-04-25 Fujitsu Ltd 光半導体装置及びその製造方法
GB0130608D0 (en) 2001-12-21 2002-02-06 Psimedica Ltd Medical fibres and fabrics
AU2003206031A1 (en) * 2002-03-08 2003-09-22 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and an electronic device
US6955745B1 (en) * 2002-08-01 2005-10-18 University Of Florida Research Foundation, Inc. Method of spark-processing silicon and resulting materials
CA2408483C (en) * 2002-10-17 2011-01-04 Yujie Han Laser chemical fabrication of nanostructures
CN1711211A (zh) * 2002-11-18 2005-12-21 皇家飞利浦电子股份有限公司 半导体材料纳米线的分散系
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
US8420435B2 (en) * 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
CN101536187A (zh) 2006-10-05 2009-09-16 日立化成工业株式会社 有序排列、大长宽比、高密度的硅纳米线及其制造方法
US8084684B2 (en) 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
US8053665B2 (en) * 2008-11-26 2011-11-08 Solexel, Inc. Truncated pyramid structures for see-through solar cells
US20100304521A1 (en) * 2006-10-09 2010-12-02 Solexel, Inc. Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
WO2009026240A1 (en) * 2007-08-17 2009-02-26 Solexel, Inc. Methods for liquid transfer coating of three-dimensional substrates
US20100144080A1 (en) * 2008-06-02 2010-06-10 Solexel, Inc. Method and apparatus to transfer coat uneven surface
US8288195B2 (en) * 2008-11-13 2012-10-16 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
WO2010057060A2 (en) * 2008-11-13 2010-05-20 Solexel, Inc. Methods and systems for manufacturing thin-film solar cells
US9890465B2 (en) * 2009-01-15 2018-02-13 Trutag Technologies, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
JP2012515453A (ja) * 2009-01-15 2012-07-05 ソレクセル、インコーポレイテッド 多孔質シリコン電解エッチングシステム及び方法
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
MY162405A (en) * 2009-02-06 2017-06-15 Solexel Inc Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
US8828517B2 (en) 2009-03-23 2014-09-09 Solexel, Inc. Structure and method for improving solar cell efficiency and mechanical strength
EP2419306B1 (en) * 2009-04-14 2016-03-30 Solexel, Inc. High efficiency epitaxial chemical vapor deposition (cvd) reactor
US9099584B2 (en) * 2009-04-24 2015-08-04 Solexel, Inc. Integrated three-dimensional and planar metallization structure for thin film solar cells
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
WO2010129719A1 (en) 2009-05-05 2010-11-11 Solexel, Inc. High-productivity porous semiconductor manufacturing equipment
US8445314B2 (en) * 2009-05-22 2013-05-21 Solexel, Inc. Method of creating reusable template for detachable thin film substrate
MY159405A (en) * 2009-05-29 2016-12-30 Solexel Inc Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
US20130233378A1 (en) 2009-12-09 2013-09-12 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using semiconductor wafers
EP2534700A4 (en) 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
EP2580775A4 (en) 2010-06-09 2014-05-07 Solexel Inc METHOD AND SYSTEM FOR HIGH-PRODUCTIVITY THIN FILM DEPOSITION
MY158500A (en) 2010-08-05 2016-10-14 Solexel Inc Backplane reinforcement and interconnects for solar cells
RU2448741C1 (ru) 2011-03-24 2012-04-27 Закрытое акционерное общество "Институт прикладной нанотехнологии" Способ формирования наноструктурированного биосовместимого покрытия на имплантатах
EP2710639A4 (en) 2011-05-20 2015-11-25 Solexel Inc SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL
CA2829605C (en) 2013-10-07 2016-06-14 Springpower International Incorporated A method for mass production of silicon nanowires and/or nanobelts, and lithium batteries and anodes using the silicon nanowires and/or nanobelts
GB202012302D0 (en) 2020-08-07 2020-09-23 Kings College Lithiated silicon

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027179B2 (ja) * 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
US4155781A (en) * 1976-09-03 1979-05-22 Siemens Aktiengesellschaft Method of manufacturing solar cells, utilizing single-crystal whisker growth
US4392011A (en) * 1980-04-30 1983-07-05 Rca Corporation Solar cell structure incorporating a novel single crystal silicon material
JPS571265A (en) * 1980-06-02 1982-01-06 Fuji Electric Co Ltd Solar cell
US4954182A (en) * 1980-11-13 1990-09-04 Energy Conversion Devices, Inc. Multiple cell photoresponsive amorphous photo voltaic devices including graded band gaps
JPS57153478A (en) * 1981-03-19 1982-09-22 Agency Of Ind Science & Technol Photoelectric conversion device
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
DE3420887A1 (de) * 1984-06-05 1985-12-05 Telefunken electronic GmbH, 7100 Heilbronn Solarzelle
US4581103A (en) * 1984-09-04 1986-04-08 Texas Instruments Incorporated Method of etching semiconductor material
US4751194A (en) * 1986-06-27 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Structures including quantum well wires and boxes
US4775425A (en) * 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
DE3727823A1 (de) * 1987-08-20 1989-03-02 Siemens Ag Tandem-solarmodul
US4801380A (en) * 1987-12-23 1989-01-31 The Texas A&M University System Method of producing a silicon film with micropores
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US4910115A (en) * 1988-11-21 1990-03-20 The Mead Corporation Light-sensitive polymerizable compositions containing silver compounds
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US4987094A (en) * 1989-06-02 1991-01-22 Bell Communications Research, Inc. Method of making a macroscopic stepped structure on a vicinally cut crystal
US5156896A (en) * 1989-08-03 1992-10-20 Alps Electric Co., Ltd. Silicon substrate having porous oxidized silicon layers and its production method
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
US5272355A (en) * 1992-05-20 1993-12-21 Spire Corporation Optoelectronic switching and display device with porous silicon
US5256339A (en) * 1992-10-30 1993-10-26 The United States Of America As Represented By The Secretary Of The Army Fabrication technique for silicon microclusters using pulsed electrical power
US5324965A (en) * 1993-03-26 1994-06-28 The United States Of America As Represented By The Secretary Of The Army Light emitting diode with electro-chemically etched porous silicon
US5420049A (en) * 1993-09-09 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of controlling photoemission from porous silicon using ion implantation

Also Published As

Publication number Publication date
GB2254188B (en) 1994-07-20
US6147359A (en) 2000-11-14
DE69020906D1 (de) 1995-08-17
DE69020906T2 (de) 1995-12-14
GB9304855D0 (en) 1993-04-28
CA2073030C (en) 1999-02-23
GB2254188C (en) 1994-12-23
ATE125066T1 (de) 1995-07-15
GB9209555D0 (en) 1992-07-01
EP0616378A2 (en) 1994-09-21
ES2074586T3 (es) 1995-09-16
DK0504170T3 (da) 1995-09-04
EP0504170B1 (en) 1995-07-12
GB2266994A (en) 1993-11-17
JP2963617B2 (ja) 1999-10-18
WO1991009420A1 (en) 1991-06-27
GB2254188A (en) 1992-09-30
GB8927709D0 (en) 1990-02-07
US6369405B1 (en) 2002-04-09
US5348618A (en) 1994-09-20
GB2266994B (en) 1994-08-03
JPH0774392A (ja) 1995-03-17
EP0616378A3 (en) 1998-05-06
JPH05502978A (ja) 1993-05-20
EP0504170A1 (en) 1992-09-23
CA2073030A1 (en) 1991-06-08
US5358600A (en) 1994-10-25

Similar Documents

Publication Publication Date Title
JP2611072B2 (ja) シリコン量子ワイヤの製造方法
Vial et al. Porous Silicon Science and Technology: Winter School Les Houches, 8 to 12 February 1994
Erne et al. Morphology and strongly enhanced photoresponse of GaP electrodes made porous by anodic etching
Kozlowski et al. Spatially resolved Raman measurements at electroluminescent porous n‐silicon
Yana Porous indium phosphide: Preparation and properties
Halimaoui Influence of wettability on anodic bias induced electroluminescence in porous silicon
Monemar et al. Radiative recombination in In0. 15Ga0. 85N/GaN multiple quantum well structures
US5627382A (en) Method of making silicon quantum wires
Amato et al. Photothermal and photoacoustic characterization of porous silicon
Selvakumar et al. A parametrical study of porous silicon for volatile organic chemical sensor applications
Karachevtseva et al. Development and optical characteristics of the macroporous silicon structures
Gelloz et al. Optical Absorption and Quantum Confinement in Porous Silicon Nanostructures Studied by Chemical Dissolution in HF Solutions and Photoconduction
DE4126954C2 (de) Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur
Ellis et al. Anomalous Self‐Diffusion in Solid Bismuth: The Trapping Mechanism
Iatsunskyi et al. Ammonia detection using optical reflectance from porous silicon formed by metal-assisted chemical etching
Rangineni Formation and characterization of porous silicon
Starovoitov et al. Laser structuring of luminescent porous silicon during etching
Yakimov et al. The temperature-induced transition from 3d to 1d hopping conduction in porous amorphous
Long et al. The low-temperature conductivity of etched quantum wires
Punzón-Quijorna et al. MeV Si ion beam implantation as an effective patterning tool for the localized formation of porous silicon
Lehmann Microporous silicon: Formation mechanism and preparation method
Fischer et al. Depth Profiling of MBE GaInAs and Detection of the GaInAs‐InP Interface Using Anodic Oxidation
Kim Metal-assisted chemical etching of semiconductor nanostructures for electronic applications
Zayer Studying the Effects of Annealing Process on the Structural, Optical and Electrical Properties of Porous Silicon
Wellner et al. Transmission electron microscopy studies of photochemically etched porous silicon