JP2610286B2 - フロッピ−ディスクインタフェ−ス回路 - Google Patents

フロッピ−ディスクインタフェ−ス回路

Info

Publication number
JP2610286B2
JP2610286B2 JP63014632A JP1463288A JP2610286B2 JP 2610286 B2 JP2610286 B2 JP 2610286B2 JP 63014632 A JP63014632 A JP 63014632A JP 1463288 A JP1463288 A JP 1463288A JP 2610286 B2 JP2610286 B2 JP 2610286B2
Authority
JP
Japan
Prior art keywords
signal
floppy disk
cpu
interface circuit
disk controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63014632A
Other languages
English (en)
Other versions
JPH01192056A (ja
Inventor
誠 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63014632A priority Critical patent/JP2610286B2/ja
Priority to KR1019890000852A priority patent/KR920001956B1/ko
Publication of JPH01192056A publication Critical patent/JPH01192056A/ja
Application granted granted Critical
Publication of JP2610286B2 publication Critical patent/JP2610286B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、フロッピーディスクインタフェース回路に
関する。
(従来の技術) フロッピーディスク装置はパーソナルコンピュータ
等、比較的小型のコンピュータシステムの外部記憶装置
として頻繁に用いられる。フロッピーディスク装置は、
フロッピーディスクコントローラを介して本体CPUと接
続される。第3にその接続構成を示す。図中、31はCPU,
32はフロッピーディスコントローラ(FDC),33はフロッ
ピーディスクドライブ(FDD)である。フロッピーディ
スクコントローラ32はディスクフォーマットの制御を司
どるものであり、CPUインタフェース回路とFDDインタフ
ェース回路から成る。
FDDインタフェースについて概略説明する。まず、モ
ータN信号311によりフロッピーディスクを回転させ
るスピンドルモータが回転する。READY信号312はフロッ
ピーディスクの回転数が一定になったことを示し、STEP
信号313によりデータの書込み/読出し用を1トラック
移動させ、DIR信号314によりSTEP信号313が与えられた
時のヘッドの移動方向を与える。また、TRACKO信号315
により現在位置するトラックが基準トラック位置である
か否かを示し、INDEX信号316により1ドラック内の書込
み/読出しの基準となる位置を示す。そしてRDATA信号3
17によりデータを読出しWDATA信号318によりデータを書
込み、WGATE信号319により現在の動作が読出しか書込み
かを与える。
上記各信号線はCPU31から発せられる命令によりコン
トロールされ制御し、動作終了をCPU31へINT信号による
割込み制御で返す。
上記FDDインタフェースにおいてモータN信号301に
よりスピンドルモータが回転を始め、データの書込み/
読出しができる状態までモータの回転が安定するのに50
0mS以上の時間が必要である。またSTEP信号303によりヘ
ッドが移動を始めてから安定するまでは18mS以上必要で
ある。
(発明が解決しようとする問題点) ところで、従来、前記状態遷移時間を確保するのに、
CPUプログラムによるソフトウェア・タイマ等を用いて
いた。これはフロッピーディスクドライブ33,フロッピ
ーディスクコントローラ32共に前記状態遷移時間を確保
する機能が無く従って、CPUがそれを確保する必要があ
ったためである。この方法によると状態遷移の間、CPU
は他の仕事ができなくなってしまう。特にプログラムを
マルチタスクで動かすような場合、上述した状態遷移時
間の間、全てのアプリケーションプログラムが停止して
しまったり、それを回避するために複雑な処理を実行す
るか、ハードウェアタイマを利用するか等しなければな
らなかった。
本発明は上記欠点に鑑みてなされたものであり、少量
のハードウェアを付加することにより、CPUの負荷軽減
をはかったフロッピーディスクインタフェース回路を提
供することを目的とする。
〔発明の構成〕
本発明は、フロッピーディスクコントローラがCPUか
ら命令を受取り、それをもとにフロッピーディスクドラ
イブを制御しフロッピーディスクドライブからINDEX信
号またはRDATA信号が正常な形でフロッピーディスクコ
ントローラに返る事によってCPUに対しINT信号による割
込みを通知することに着目し、INDEX信号、RDATA信号を
ハードウェアで制御する事により、CPUが命令を出して
から割込みが発生するまでの間、別業務を実行出来る構
成としたものである。このため、フロッピーディスクド
ライブとフロッピーディスクコントローラ間に、以下の
(a)〜(e)から成るコンポーネントを付加した。
(a)フロッピーディスクコントローラを介して発せら
れるSTEP信号をトリガとして定時間だけ定レベル信号を
出力し、この間再びSTEP信号が到来するとトリガされる
マノステーブルマルチバイブレータ, (b)モノステーブルマルチバイブレータ出力を共通入
力として得、フロッピーディスクドライブを介して発せ
られるINDEX信号及びREAD DATA信号をそれぞれゲート
する第1,第2のゲート。
(作用) 上記構成において、モノステーブルマルチバイブレー
タは、フロッピーディスクコントローラより発せられる
STEP信号によりトリガされ、状態遷移時間の間、INDEX
信号,READ DATA信号をゲートする信号を発する。ここ
で生成された信号は第1のゲート,第2のゲートを介し
てフロッピーディスクコントローラへ伝達される。フロ
ッピーディスクコントローラはこうして得たINDEX信号,
READ DATA信号により必要データを得、CPUに対して終
了割込みを発する。また、STEP信号は、それによるヘッ
ド移動中であっても複数与えることにより複数トラック
の移動が可である。最後のSTEP信号から状態遷移時間を
確認すれば良いため、リトリガタイプのモノステーブル
マルチバイブレータを要する。
このことにより、CPUの負荷軽減がはかれ、この間CPU
は他の処理を継続出来る。
(実施例) 以下、図面を使用して本発明実施例について詳細に説
明する。第1図は本発明の実施例を示すブロック図であ
る。図において、11はCPU,12はフロッピーディスクコン
トローラ(FDC),13はフロッピーディスクドライブ(FD
D)である。100は本発明にて付加されるフロッピーディ
スクインタフェース回路であり、モノマルチバイブレー
タ111,アンドゲート112,113から成る。モノマルチバイ
ブレータ111は、フロッピーディスクコントローラ12か
らSTEP信号を得、これによりトリガされ、18mS以上の
間、“LOW"レベル信号を出力し、この間再びSTEP信号が
到来するとトリガされるタイプのものである。モノステ
ーブルマルチバイブレータ111の出力は、アンドゲー
ト112,113の一方の入力端子へ共通に供給される。アン
ドゲート112の他方の入力端子にはフロッピーディスク
ドライブ13よりINDEX信号が、又、アンドゲート113の他
方の入力端子はREAD DATA信号が供給される。
ここで、本発明にて使用されるFDDインタフェース信
号線につき少しばかり説明を付す。
(1)READY この出力信号線は理論“1"レベルのとき、ディスクが
挿入されディスクの回転数が一定になったことを表わ
す。書込み/読出しが可能であることを示す。
(2)STEP STEP信号線はヘッドを動かすために使用する。STEP信
号線上のパルス後縁(論理“1"から“0"への変わり目)
でヘッドを1トラック移動する。しかし、ドライブが書
込み動作中であればヘッドは移動しない。ヘッドは最終
STEPパルスの後線から18mS後に安定し、ドライブはデー
タの書込み/読出し動作が可能になる。
(3)MOTOR ON この入力信号線によりスピンドルモータが制御され
る。論理“1"レベルの時はスピンドルモータは回転し、
論理“0"レベルの時は停止する。スピンドルモータのス
タートアップ時間は500mS。ディスクが挿入されていな
い時にはMTOR ONが論理“1"レベルであっても、モータ
は回転しない。
(4)INDEX この出力信号線は、各トラックの始めを示すもので、
ディスク1回転毎に論理“1"レベルのパルスを送る。MO
TOR ONから500mSディレイ後またはREADY信号がTrueに
なった時以降のみ有効、ディスクが装填されていない場
合はこの信号は論理“0"レベルになる。
(5)READ DATA この出力信号線は、ディスクから読み出されたアナロ
グ信号をパルスに変換したもので、クロックパルスとデ
ータパルスの混在したパルス例を転送する。各パルスの
前緑が読出しデータを示す。
第2図は本発明実施の動作を時系列的に示した動作概
念的である。
以下、本発明実施例の動作について詳細に説明する。
STEP信号によるヘッドの移動については、READY信号に
相当する信号がFDDから出力されないため、STEP信号に
よりトリガされ、状態遷移時間の間、READY信号同様にI
NDEX信号,READ DATA信号をゲートする信号を発生させ
るモノステーブル・マルチバイブレータ111により、動
作が可能となる。尚、STEP信号は、それによるヘッド移
動中であっても複数与えることにより複数トラックの移
動ができる。そして最後のSTEP信号から状態遷移時間を
確保すればよいため、モノステーブル・マルチバイブレ
ータ111はリトリガタイプのものでよい。
CPUはモータON指示後、状態遷移時間を待たずに非同
期に次の命令、例えばデータの読出し命令を出し、次の
処理へ移る。フロッピーディスクコントローラ12はデー
タの読出し命令が来たことにより、フロッピーディスク
ドライブ13からデータ読出そうとするが、INDEX信号、R
DATA信号がモノステーブルマルチバイブレータ111によ
りデートされているため、状態遷移中はFDCは正しいIND
EX信号・READ DATA信号を読めず、待機状態となる。や
がて状態遷移時間が経過すると、フロッピーディスクコ
ントローラ12は正しいINDEX信号・READ DATA信号によ
り読出し動作を行ない、CPU11に対してINT信号による割
込み要求を発生する。
CPUは割込み要求を受け、現在実行中の処理を中断し
割込み処理ルーチン内でフロッピーディスクコントロー
ラ12から読出しデータを受取り、次の処理に移る。デー
タの書込みの場合も、フロッピディスクコントローラ12
は目的のセレタを捜すための読出し動作を始めに実行す
るため、上記読出し処理と同様の動作となる。
尚、フロッピーディスクコントローラ12は正しいREAD
DATA信号を受取るまで待つが、それ以前にINDEX信号
を規定の回数以上検出すると、アボードしてしまう。ま
た不安定なREAD DATA信号を与えると誤動作する可能性
がある。即ち、INDEX信号のみをゲートすると不安定なR
EAD DATA信号による誤動作が起り、一方READE DATA信
号のみをゲートするとINDEX信号によるアボートとなっ
てしまう。従ってINDEX信号とREAD DATA信号の両方を
ゲートすれば、フロッピーディスクコントローラ12は誤
動作やアボートすることなく待機することができる、フ
ロッピーディスクコントローラ12はフォーマット動作を
除く全ての書込み/読出し動作をREADE DATA信号によ
るIDセレクタの検出を元に行ない、フォーマット動作は
INDEX信号を元に行なうため、前記2つの信号のみをゲ
ートすることがフロッピーディスクコントローラ12を待
機させるための必要充分条件となる。尚、本発明におい
て使用されるフロッピーディスクコントローラは日本電
気社製のFDCであるMPD765シリーズを規定しているが、
他のFDCでも同様の制御方法を取っていれば有効であ
る。またFDDとしては一般的な3.5″・5″・8″のもの
を対象としている。
〔発明の効果〕
以上説明の様に本発明に従えば、CPUは従来状態遷移
時間を待つための処理に費やしていた時間を、他の処理
に回すことができる。CPUにとって18mSや500mSという時
間は非常に長い時間であり、一方CPUの単位時間当りの
処理能力も向上しており、これらの瞬間を無視できな
い。本発明ではフロッピーディスクコントローラが持つ
特性を生かして、フロッピーディスク装置側で状態遷移
時間を確保することにより、CPUは状態遷移瞬間を意識
する必要が無くなる。
【図面の簡単な説明】 第1図は本発明の実施例を示すブロック図、第2図は本
発明実施例の動作を時系列的に示す動作概念図、第3図
は一般的なフロッピーディスクインタフェースを示す図
である。 11……CPU、12……フロッピーディスクコントローラ(F
DC)、13……フロッピーディスクドライブ(FDD)、111
……モノステーブルマルチバイブレータ、112,113……
アンドゲート。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】CPUとはフロッピーディスクコントローラ
    を介して接続されるフロッピーディスクドライブインタ
    フェースであって、 前記フロッピーディスクコントローラより発せられる書
    込み/読出し用ヘッドを移動させるためのSTEP信号をト
    リガとして所定時間ゲート信号を出力する手段と、 前記ゲート信号出力手段の出力に応答して、フロッピー
    ディスクドライブより発せられるINDEX信号及びREAD D
    ATA信号が前記フロッピーディスクコントローラに送ら
    れることを禁止する手段と、 を具備することを特徴とするフロッピーディスクインタ
    フェース回路。
  2. 【請求項2】前記ゲート信号出力手段は前記STEP信号を
    トリガとして定時間定レベル信号を出力するモノステー
    ブルマルチバイブレータであることを特徴とする特許請
    求の範囲第1項記載のフロッピーディスクインタフェー
    ス回路。
  3. 【請求項3】前記モノステーブルマルチバイブレータは
    定時間定レベル信号を出力する間に再び前記STEP信号が
    到来するとりトリガされることを特徴とする特許請求の
    範囲第2項記載のフロッピーディスクインタフェース回
    路。
  4. 【請求項4】前記禁止手段はINDEX信号及びREAD DATA
    信号を上記ゲート信号出力手段の出力に応答してそれぞ
    れゲートする第1及び第2のゲートであることを特徴と
    する特許請求の範囲第1記載のフロッピーディスクイン
    タフェース回路。
JP63014632A 1988-01-27 1988-01-27 フロッピ−ディスクインタフェ−ス回路 Expired - Lifetime JP2610286B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63014632A JP2610286B2 (ja) 1988-01-27 1988-01-27 フロッピ−ディスクインタフェ−ス回路
KR1019890000852A KR920001956B1 (ko) 1988-01-27 1989-01-27 플로피디스크 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63014632A JP2610286B2 (ja) 1988-01-27 1988-01-27 フロッピ−ディスクインタフェ−ス回路

Publications (2)

Publication Number Publication Date
JPH01192056A JPH01192056A (ja) 1989-08-02
JP2610286B2 true JP2610286B2 (ja) 1997-05-14

Family

ID=11866570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63014632A Expired - Lifetime JP2610286B2 (ja) 1988-01-27 1988-01-27 フロッピ−ディスクインタフェ−ス回路

Country Status (1)

Country Link
JP (1) JP2610286B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169773A (ja) * 1987-12-23 1989-07-05 Sharp Corp ハードディスク制御装置

Also Published As

Publication number Publication date
JPH01192056A (ja) 1989-08-02

Similar Documents

Publication Publication Date Title
JP3276147B2 (ja) 計算機バスとディスクドライブ間のデータの複数のセクタの自動読み出し及び自動書き込みインテリジェントハードウェア
JPH0429102B2 (ja)
JPH0695427B2 (ja) 磁気記録再生装置のリード/ライト駆動制御回路
JP2610286B2 (ja) フロッピ−ディスクインタフェ−ス回路
JP2836081B2 (ja) ディスク制御回路
US4935828A (en) Seek multitasking disk controller
JP3283928B2 (ja) ディスク制御装置
JPH01192057A (ja) フロッピーディスクインタフェス回路
US5737762A (en) Data recording/reproducing system capable of processing servo process program at high speed
KR920001956B1 (ko) 플로피디스크 제어회로
JPH0325339Y2 (ja)
JP3153429B2 (ja) 磁気ディスク装置の制御方法
JP2940087B2 (ja) ディスク記憶装置
JPH033302B2 (ja)
JPS61265623A (ja) 磁気デイスク制御装置
JPS6224405A (ja) 磁気デイスク装置
JP2707723B2 (ja) Fddの状態設定回路
JPH0619827A (ja) 周辺制御装置
JPH03259321A (ja) ミラーディスク制御装置
JPS63856A (ja) 磁気デイスク制御方式
JPS623455B2 (ja)
JPH0312866A (ja) 書込読出動作の開始制御方式
JPH02214075A (ja) ディスク制御装置
JPS59200325A (ja) 割込処理方式
JPS62180448A (ja) 入出力動作高速化方式