JP2608908B2

JP2608908B2 - デイジタルコンバーゼンス補正装置

Info

Publication number: JP2608908B2
Application number: JP63015998A
Authority: JP
Inventors: 誠塩見; 考介尾関; 通孝大沢; 邦典松見; 忠宏河岸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-01-28
Filing date: 1988-01-28
Publication date: 1997-05-14
Anticipated expiration: 2012-05-14
Also published as: JPH01192289A; US5012332A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、カラーテレビジョン受像機における電子ビ
ームのコンバーゼンス補正装置に関するものであり、特
に高精度の補正を必要とする場合に用いられる補正装置
としてのデイジタルコンバーゼンス補正装置に関するも
のである。

〔従来の技術〕従来のかかるデイジタルコンバーゼンス補正装置は、
特公昭56−40355号公報に記憶のように、コンバーゼン
ス補正波形をメモリに記憶し、走査線位置に対応した補
正データにより、コンバーゼンス補正を実現するもので
あった。

その構成例を第９図に示す。第９図において、メモリ
１にコンバーゼンス補正波形を画面の走査線位置に対応
させて、補正データとして記憶させてある。このメモリ
１に記憶された補正データを画面の走査と同期して読み
出し、DA変換器２においてDA（デイジタル／アナログ）
変換した後、LPF（ローパスフイルタ）３を通すことに
より、連続なアナログ補正波形信号を得ている。さらに
この信号を電圧−電流変換アンプ４を介して、コンバー
ゼンスヨーク５に入力し、これを駆動している。

さて、従来のデイジタルコンバーゼンス補正装置は高
精度の補正を必要とする産業用のカラーテレビジョン受
像機等の一部に使用されているに過ぎなかった。その
為、カラーテレビジョン受像機に入力される信号とし
て、規格に合った正規のものを想定し、これを対象とす
るコンバーゼンス補正装置であった。従って家庭用VTR
やビデオディスク装置等の特殊再生時等に生じることの
ある規格に外れたテレビジョン信号を対象とするコンバ
ーゼンス補正については、考慮されていなかった。

例えば、VTRの高速逆方向ピクチャーサーチ時には、
後述するように１フイールドを構成する画面の走査線数
が増加する。メモリ１に記憶された補正データは、走査
線数が所定の本数であるような標準信号に基づいて、作
成されている。そこで、高速逆方向ピクチャーサーチ時
には走査線数の増加に対応したコンバーゼンス補正が出
来ず、その結果生じる画面下部のミスコンバーゼンスに
より、画質が著しく劣化した。

以下、第10図を用いて、家庭用VTRの高速逆方向ピク
チャーサーチ時に、１フイールドを構成する画面の走査
線数が増加する理由を説明しておく。

第10図（Ａ）はVTRのビデオテープ10上に映像信号が
記録されているビデオトラック11を示す説明図である。
同図において、通常の再生時には、ビデオヘッド12が矢
印13に示す走査を行ない、ビデオトラック11上の映像信
号を再生する。この時のビデオテープ10の速度をv_t、テ
ープを巻き付けてある図示せざるシリンダの速度をv_cと
すれば、ビデオヘッド12の速度は第５図（ａ）に見られ
ようにv_tとv_cのベクトル和v_rで表現出来る。

次に逆方向にビデオテープを走査させた時の状態を第
10図（Ｂ）に示す。ビデオヘッド12は矢印14に示す走査
を行ない、ビデオトラック11上の映像信号を斜め方向に
再生する。この時のビデオテープ10の速度は−v_tとな
る。ビデオトラック11には１フイールド分の情報が記録
されてある。

再生される映像信号の水平同期周波数が変化しないよ
うにする為、VTRのシリンダの回転速度を落とし、ビデ
オヘッド12の速度v_rは通常再生時と同一になるように制
御される。即ち、第10図（Ｂ）に示す状態の時、ビデオ
テープ10の速度−v_t、シリンダの速度v_c′、ビデオヘッ
ド12の速度v_rは、第５図（ｂ）に示すベクトル関係とな
る。

ここでv_c＞v_c′であるため、垂直同期周波数は、通常
時より大きくなる。この時、水平同期周波数は変化しな
いため、１フイールド内の走査線数が増加する。

以上は、説明を簡単にするため、逆転方向に１倍（−
１倍）の速度で再生する場合の例を使用した。この考え
方は高速逆方向ピクチャーサーチ時にも成立する。従っ
て、逆転方向に高速化する程、垂直同期周波数は通常時
より速度に応じて小さくなり、１フイールド内の走査線
数が増加する。通常のVTRでは約20ライン程度の走査線
の増加することが有り、結局、１フイールド当り260ラ
イン以上必要となる。

当然、順方向のピクチャーサーチ時には、１フイール
ド内の走査線数は逆転方向の場合とは反対に減少する。

以上の説明から判るように、走査線数が所定の本数で
ある標準信号を用いて、補正データをメモリに記憶した
状態で、走査線数が所定の本数から変化した非標準信号
を扱う場合、走査線数の増減に応じてメモリ情報の過不
足が生じる。

〔発明が解決しようとする課題〕

前述したように従来の産業用デイジタルコンバーゼン
ス補正装置では、次のような問題があった。すなわちVT
R等の高速ピクチャーサーチ時等に発生する走査線本数
の増減した正規でない信号に対するコンバーゼンス補正
のための対応が出来ておらず、走査線本数の増減部分に
当る画面部分においてミスコンバーゼンスが生じ、著る
しい画質劣化が起きるという問題があった。

本発明の目的は、上記問題を解決し、走査線本数の増
減した正規でない信号を対象とする場合でも、画面全体
のどの部分においてもミスコンバーゼンス（画質劣化）
が起きることのないようにしたデイジタルコンバーゼン
ス補正装置を提供することにある。

〔課題を解決するための手段〕

上記目的達成のため、本発明では、陰極線管画面にお
けるコンバーゼンス補正データを該画面における水平、
垂直走査線上の位置に対応させて記憶するメモリと、画
面の水平走査方向に沿った方向において前記メモリをア
ドレスするための第１のアドレス信号を作成する第１の
アドレス作成手段と、画面の垂直走査方向に沿った方向
において前記メモリをアドレスするための第２のアドレ
ス信号を作成する第２のアドレス作成手段と、を有した
陰極線管画面における水平、垂直走査に伴い、前記メモ
リから前記第１および第２のアドレス信号を用いて所要
の補正データを読み出すデイジタルコンバーゼンス補正
装置において、前記第２のアドレス作成手段において、垂直走査方向
に沿った方向における最終アドレス信号の作成に至った
らそのことを検出してそれ以後、その同じ最終アドレス
信号の作成送出を固定的に維持させる最終アドレス固定
手段と、前記画面の垂直方向走査が終了したらそれによ
って前記第２のアドレス作成手段をリセットさせるリセ
ット手段とを具備した。

〔作用〕

走査線数が、標準信号時のそれより多い非標準信号を
画面に表示する場合は、その増加した走査線本数に当る
画面部分では、その直前の走査線（標準時信号の最終走
査線）位置に対応して記憶された補正データを繰返し使
用する事で、上記画面部分のミスコンバーゼンスを抑え
る。

走査線数が、標準信号時のそれより少ない非標準信号
を画面に表示する場合は、垂直ブランキング信号によっ
て補正データの読み出し動作をリセットさせることによ
り、必要な走査線分だけの補正データを使用する。

以上の動作をする事で、走査線数が変化してもコンバ
ーゼンス補正が可能になる。

〔実施例〕

第１図は本発明の一実施例を示すブロック図である。
同図において、１はコンバーゼンス補正データの記憶メ
モリ、７は行アドレスカウンタ、８は列アドレスカウン
タ、50はビデオ信号の入力端子、51は同期分離回路、5
2,53はそれぞれ波形整形回路、54は逓倍回路、55は判別
回路、である。

第1A図はテレビジョン画面を表わす説明図である。同
図において、６は画面である。画面６の水平方向座標位
置をｘ、垂直方向座標位置をｙとすると、水平方向走査
線l1,l2,l3,……l_n上の座標位置（x,y）に対応する水平
方向補正データと垂直方向補正データを第１図における
メモリ１に記憶させる。

カラーテレビジョン受像機を対象とする場合、赤，
緑，青の３種類のデータが必要であるが、ここでは説明
を簡単にするために緑の水平方向補正データを採り上
げ、これについて説明する。

第１図において、メモリ１上でデータにアクセスする
場合、そのアクセス位置は、行と例のアドレスにより設
定する。すなわち行アドレスカウンタ７からの行アドレ
ス信号と列アドレスカウンタ８からの列アドレス信号と
により設定する。画面６上の走査線l1,l2,l3,……l_nの
アドレスは行アドレスに対応させる。従って行アドレス
カウンタ７は水平同期信号と同じ繰り返し周波数のパル
スＨを数えることにより行アドレスを発生することがで
きる。また走査線上の座標位置ｘのアドレスには、列ア
ドレスを対応させる。従って、列アドレスカウンタ８
は、予め定められたクロック周波数をもつ基準クロック
Ｃを数えることによって列アドレスを発生し、前記のパ
ルスＨによりリセットされる。

次に行アドレスカウンタ７および列アドレスカウンタ
８の制御用の各種パルスの発生方法を述べる。

端子50にはビデオ信号を入力し、該ビデオ信号に含ま
れる水平同期信号と垂直同期信号を同期分離回路51にお
いて分離する。分離した水平同期信号は波形整形回路52
において波形整形を行ない、行アドレスカウンタ７の入
力クロック端子inに入力されると共に、列アドレスカウ
ンタ８のリセット端子Ｒにも入力されるパルスＨとな
る。

また分離された前記水平同期信号は逓倍回路54におい
て逓倍され予め定められたパルス周波数をもつに至った
後、列アドレスカウンタ８の入力クロック端子CKへクロ
ックＣとして入力される。すなわち、列アドレスカウン
タ８はクロックＣをカウントし、パルスＨによりリセッ
トする。

行アドレスカウンタ７は、パルスＨをカウントし、波
形整形回路53にて、垂直同期信号を波形整形して得られ
るパルスＶをリセット端子Ｒに入力されリセットする。
また行アドレスカウンタ７のカウント数が、メモリ１に
記憶したデータの最終走査線位置に対応する行になった
時、判別回路55にて、そのことを判別し、その時点でカ
ウントを停止しそのときのカウント値を保持する命令を
当該行アドレスカウンタ７に与える。

さて、座標位置（x,y）に対応する補正データは数が
多い程、高精度になる。しかし、補正データの作成に要
する装置と調整時の時間またメモリの容量をも考慮し、
次のように作成するのが良い。

第２図に示すように、まず画面６を格子状に区切り、
格子の各交差点（X,Y）の補正データを定める。次に各
交差点（X,Y）の補正データを使って補間演算をする事
で任意の座標位置（x,y）の補正データを設定する。座
標位置ｙは水平走査線位置に対応して定め、座標位置ｘ
は水平方向に１水平走査線当り10数点とする事が多い。
したがって、座標位置（x,y）を選定する範囲は、テレ
ビジョン画面の有効画面の範囲で良いが、実際に選定す
る数は、メモリ容量、補正能力に関係して定める。

第３図を基に、この点を詳しく検討する。第３図の
（ａ）に垂直帰線期間（20H）を中心に、信号の波形を
示す。（ｂ）は垂直同期パルス、（ｃ）は垂直同期パル
スより形成した垂直ブランキングパルスのパルスＶであ
る。

第３図（ａ）より判るように、有効走査線数は１フイ
ールドの走査線数262.5より、同期部分を除いた約242.5
ラインである。

補正データ記憶用のメモリを設定する場合には、それ
が所要の容量を満足している事の他に、アドレス指定が
簡単である事が望ましい。ここでは汎用メモリの256行
対応のものを使用する。

以上の説明から判るように、この場合、256行対応の
メモリの243ラインに、補正用のデータが記憶されてい
る事になる。

従って、行アドレスカウンタを垂直ブランキングパル
スのパルスＶの立下がりで、リセットすれば、242.5ラ
インのデータを読み出す事になる。しかし、本発明で
は、走査線が243ライン以上の画面、すなわち、すでに
述べたように、VTR等の高速ピクチャーサーチ時等に起
きる走査線の増加した画面に対しても、コンバーゼンス
補正データの読み出しが可能になるように配慮している
わけで、それが第１図における行アドレスカウンタ７の
判別回路55である。

以下、本発明の中心となる行アドレスカウンタ７の動
作を第４図を参照して具体的に説明する。

第４図は、第１図における行アドレスカウンタ７と判
別回路55の具体例を示す回路図である。

ここで重要な点は次の点である。

（１）水平同期パルスのパルスＨをカウントして、垂
直ブランキングのパルスＶでリセットして初期値０をロ
ードする。

（２）最大カウント数、つまり243になった時、その
値243をそのまま保持する。

第４図において、カウンタ７のA,B,C,D,E,F,G,Hは初
期値０に設定する。出力Q₀,Q₁,Q₂,Q₃,Q₄,Q₅,Q₆,Q₇はカ
ウンタ出力であり、行アドレスを指定する。NAND15はカ
ウンタ７の出力が243になった時Lowを出力する。Ｔ入力
端子はパルスＨ入力であり、Ｐ入力端子がHighの時のみ
有効である。

Ｔ入力端子に入力したパルスＨはその個数が243にな
ると、Ｐ入力端子がLowになり、カウント動作が停止す
る。その後、Load入力端子に入力される。垂直ブランキ
ングパルスのパルスＶによりリセットされて初期値０か
らカウントを始める。

当然、高速ピクチャーサーチ時のように走査線数が、
243に満たない場合には、垂直ブランキングパルスのパ
ルスＶでその前にリセットする。

別の具体例を第５図を用いて説明する。第４図のそれ
と異なる点は、最大カウント数として、256を用いてい
る事である。Ｃ出力端子は最大カウント値256の時High
を出力し、インバータ20により、Ｐ入力端子がLowとな
る。その後、Load入力端子に入力された垂直ブランキン
グパルスのパルスＶによりリセットされて０よりカウン
トを開始する。この例は、通常のメモリが256行対応に
なっている事に着目し、メモリを有効に利用する例であ
る。即ち、調整時に格子の各交差点（X,Y）の補正デー
タを演算し、任意の座標位置（x,y）のｙを256ラインま
で対応させる。

第５図の例においては、高速逆転ピクチャーサーチ時
には、256行目の補正データが繰り返し使用される。

第６図は本発明の別の実施例を示すブロック図であ
る。第１図の実施例におけるのと同じ機能のブロックに
は、同一の番号を付してある。

第１図の実施例と異なる点は、偏向系回路ブロック57
に入力する水平および垂直の同期信号に基づいたパルス
を利用して、行アドレスカウンタ７および列アドレスカ
ウンタ８を動作させる点である。

同期分離回路51で分離した水平同期信号は、AFC（Aut
omatic Frequency Controll）56を通過し、偏向系回路
ブロック57に入力すると同時に、波形整形回路52に入力
する。そして、波形整形回路52の出力は、列アドレスカ
ウンタ８のリセットパルスになると同時に、逓倍回路54
を介し、入力クロックＣとなる。

さて、AFC56や逓倍回路54は、通常はPLL（Phase Lock
ed Loop）で構成される。従って、逓倍回路54に入力す
る水平同期信号はAFC56によって、S/Nの改善が行なわれ
ており、逓倍回路54では耐S/N特性よりも、キャプチャ
レンジに重点を置いた設計が可能となる。

PLLを用いた逓倍回路54は、位相検波器（PC）100、電
圧制御発振器（VCO）101、分周器（1/n）102等で構成す
る。ここで電圧制御発振器101の中心周波数は、調整し
て使用するのが一般的である。しかし、上記したよう
に、キャプチャレンジを広げる事で、無調整で行なう事
が可能となりコストメリットがある。

また行アドレスカウンタ７のリセット用のパルスＶ
も、偏向系回路ブロック57が使用する垂直同期信号に同
期したクロックを波形整形回路58で波形整形したもので
ある。

以上から判るように、行アドレスカウンタ７と列アド
レスカウンタ８の動作は偏向系回路ブロック57と同期し
ている。従って、外乱等で、偏向系回路ブロック57が乱
れた場合にも、デイジタルコンバーゼンスも同期して乱
れるため、画質劣化が少なくなる利点がある。

第７図に本発明の更に別の実施例を示す。第６図のそ
れと異なる点は逓倍回路54、波形整形回路58、インバー
タ203である。

逓倍回路54は、水平同期信号に位相同期した列アドレ
スカウンタ８の入力クロックＣを発生する。第７図では
NANDゲート200、抵抗201、コンデンサ202にて、逓倍回
路54を構成する。第7A図に示したタイムチャートを利用
して、動作を説明する。

波形整形回路58の出力は、第7A図の（ａ）で示すよう
な水平同期信号に位相同期したクロックを出力し、NA
NDゲート200に入力する。このクロックがHighの時に
は、抵抗201と容量202により発振回路を構成する。クロ
ックがLowの時には発振回路とならない。

従って、クロックに同期したクロックＣが（ｂ）に
示すように得られる。

なお、インバータ203は、パルスＨを得るためのもの
である。第６図の逓倍回路54に対して、簡単な構成で実
現出来る利点がある。

第８図に本発明のなお更に別の実施例を示す。第１図
の実施例と異なる点は、１フイールド内の水平同期信号
を１回だけ使用する点である。その他の水平同期信号周
期のパルスＨをクロックＣをカウントする事で発生させ
る。

第８図において、61は垂直同期信号に同期したパルス
Ｖを用いて、同期分離回路51より分離した水平同期信号
の１つを取り出す抽出回路である。取り出した水平同期
信号を用いて、カウンタ62をスタートさせる。カウンタ
62はクロックＣをカウントし、水平同期信号周期毎にパ
ルスＨを発生させ、行アドレスカウンタ７と列アドレス
カウンタ８にパルスＨを与える。

クロックＣは同期分離回路59にて分離した水平同期信
号を基に逓倍回路54と波形整形回路60を用いて発生させ
る。

本方式の利点は、水平同期信号のジッタの影響を受け
ない事である。たとえば、別の系からのクロックＣを利
用する場合には、波形整形回路の遅延時間が特定出来な
いため、この方法は有利である。

以上の実施例では、調整時にメモリに入れるコンバー
ゼンス補正データの最終ラインとして、243番目のライ
ンや256番目のラインの例を用いたが、これは本質的な
問題ではない。PAL方式のテレビやSECAM方式のテレビさ
らにノンインタレース倍走査線テレビ等の走査線数が異
なるすべての方式に適応出来る手段である。

重要な点は、調整時に記憶させる最終走査線位置に対
応した補正データを繰返し使用する事で、本来なら不足
となるデータを補う事にある。記憶させる補正データは
格子の交差点（X,Y）から演算により求める事で、ｙの
範囲は自由に設定出来る。

また以上の説明において、走査線とメモリの行を対応
させていたが、当然列と対応させても良い。さらに行ア
ドレスカウンタのリセット用パルスとして垂直ブランキ
ングパルスを用いているが、垂直同期パルスに位相同期
しているパルスであれば同様の効果が得られる。

以上の説明においては、カラーテレビジョン受像機の
例を説明したが、当選の事ながら投写型カラービデオプ
ロジェクション装置の場合にも適用出来る事は言うまで
もない。

〔発明の効果〕

本発明によれば、VTRの特殊再生時等において、画面
１フイールド期間内の走査線数が、デイジタルコンバー
ゼンス補正データの作成時と異なった本数になる場合に
おいても、その画面に対応させてコンバーゼンス補正波
形を発生出来るので、ミスコンバーゼンスのない良好な
画質を得る事が出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第1A図は
テレビジョン画面を表わす説明図、第２図は格子状に区
切った画面の説明図、第３図はテレビジョン信号の要部
の波形図、第４図、第５図はそれぞれ第１図に示した実
施例の要部の具体例を示す回路図、第６図は本発明の別
の実施例を示すブロック図、第７図は本発明の更に別の
実施例を示すブロック図、第7A図は第７図の要部信号の
波形図、第８図は本発明のなお更に別の実施例を示すブ
ロック図、第９図はコンバーゼンス補正装置の従来例を
示すブロック図、第10図はVTRの高速逆方向のピクチャ
ーサーチ時における従来技術の問題点の説明図、であ
る。符号の説明１……メモリ、２……DA変換器、３……ローパスフィル
タ、６……テレビジョン画面、７……行アドレスカウン
タ、８……列アドレスカウンタ、51……同期分離回路、
52,53……波形整形回路、54……逓倍回路、55……判別
回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者大沢通孝神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者松見邦典神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者河岸忠宏神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (56)参考文献特開昭61−288589（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】陰極線管画面におけるコンバーゼンス補正
データを該画面における水平、垂直走査線上の位置に対
応させて記憶する補正データ記憶メモリと、前記画面に
おける水平走査方向に沿った方向において前記メモリを
アドレスするための第１のアドレス信号を作成し送出す
る第１のアドレス作成手段と、前記画面における垂直走
査方向に沿った方向において前記メモリをアドレスする
ための第２のアドレス信号を作成し送出する第２のアド
レス作成手段と、を有し陰極線管画面における水平、垂
直走査に伴い、前記メモリから前記第１および第２のア
ドレス作成手段により作成されたアドレス信号を用いて
所要の補正データを読み出すデイジタルコンバーゼンス
補正装置において、前記第２のアドレス作成手段において、垂直走査方向に
沿った方向における最終アドレス信号の作成送出に至っ
たらそのことを検出してそれ以後、その同じ最終アドレ
ス信号の作成送出を固定的に維持させる最終アドレス固
定手段と、前記画面の垂直方向走査が終了したらそれに
よって前記第２のアドレス作成手段をリセットさせるリ
セット手段と、を具備したことを特徴とするデイジタル
コンバーゼンス補正装置。