JP2606923B2 - Dry etching method and apparatus - Google Patents
Dry etching method and apparatusInfo
- Publication number
- JP2606923B2 JP2606923B2 JP13708089A JP13708089A JP2606923B2 JP 2606923 B2 JP2606923 B2 JP 2606923B2 JP 13708089 A JP13708089 A JP 13708089A JP 13708089 A JP13708089 A JP 13708089A JP 2606923 B2 JP2606923 B2 JP 2606923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- polysilicon film
- emission spectrum
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、たとえば高融点金属シリサイド膜とポリ
シリコン膜とを積層した2層構造のいわゆるポリサイド
膜を用いた半導体装置の製造などで好適に実施されるド
ライエッチング方法およびその装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is suitable, for example, for manufacturing a semiconductor device using a so-called polycide film having a two-layer structure in which a refractory metal silicide film and a polysilicon film are stacked. The present invention relates to a dry etching method to be performed and an apparatus therefor.
MOS型トランジスタのゲート電極材料として、従来よ
り、ポリシリコン膜が広く用いられてきたが、最近では
第7図に示すように、高融点シリサイド膜4とポリシリ
コン膜3とを積層した2層構造のいわゆる高融点金属ポ
リサイド膜(以下「ポリサイド膜」という。)が用いら
れるようになってきている。これは、従来のポリシリコ
ン膜に比較してポリサイド膜のシート抵抗値が約1桁小
さく、これにより回路動作を高速化してデバイスの高速
アクセス化を図ることができることや、ポリシリコン膜
とゲート酸化膜との間の界面の安定性などを考慮したも
のである。なお第7図において、1はシリコン基板、2
はゲート酸化膜である。Conventionally, a polysilicon film has been widely used as a gate electrode material of a MOS transistor, but recently, as shown in FIG. 7, a two-layer structure in which a high melting point silicide film 4 and a polysilicon film 3 are laminated. The so-called refractory metal polycide film (hereinafter referred to as “polycide film”) has been used. This is because the sheet resistance of the polycide film is about one order of magnitude smaller than that of the conventional polysilicon film, thereby increasing the circuit operation speed and achieving high-speed access of the device. This takes into account the stability of the interface with the film. In FIG. 7, 1 is a silicon substrate, 2
Is a gate oxide film.
ポリサイド膜は、ポリシリコン膜とよく似た性質を示
し、フレオン系ガスを用いたドライエッチングによっ
て、エッチング加工することが可能である。ポリサイド
膜のドライエッチングに当たっては、一般に、フッ素系
の発光スペクトルを利用したエッチングモニタを用い
て、エッチングの終点検出を行うようにしている。The polycide film exhibits properties very similar to the polysilicon film, and can be etched by dry etching using a Freon-based gas. In the dry etching of the polycide film, generally, the end point of the etching is detected using an etching monitor using a fluorine-based emission spectrum.
しかしながら、ポリサイド膜はゲート酸化膜2などに
接触する下層側のポリシリコン膜3とこのポリシリコン
膜3上に積層した高融点金属シリサイド4との2層構造
であるため、このポリサイド膜にドライエッチングによ
りパターニングを施した場合に、第8図(1)に示すよ
うにポリシリコン膜3の側部がテーパー状となったり、
第8図(2)に示すように上層膜である高融点金属シリ
サイド膜4に対して、下層膜であるポリシリコン膜3が
いわゆるアンダーカットされた状態となったりするなど
の不具合がしばしば生じることとなる。このように、ゲ
ート酸化膜2に接触するポリシリコン膜3のエッチング
加工が良好に行われない場合には、MOS型トランジスタ
などではそのゲートに所望の電圧を印加することができ
なかったり、所望の動作速度が得られないなどの問題が
生じる。However, since the polycide film has a two-layer structure of the lower polysilicon film 3 in contact with the gate oxide film 2 and the like and the refractory metal silicide 4 laminated on the polysilicon film 3, the polycide film is dry-etched. When the patterning is performed by the method described above, the side portion of the polysilicon film 3 becomes tapered as shown in FIG.
As shown in FIG. 8 (2), a problem such as the so-called undercut state of the polysilicon film 3 as the lower film often occurs with respect to the refractory metal silicide film 4 as the upper film. Becomes As described above, when the polysilicon film 3 in contact with the gate oxide film 2 is not properly etched, a desired voltage cannot be applied to the gate of a MOS transistor or the like, or a desired voltage cannot be applied to the gate. Problems such as an inability to obtain an operation speed occur.
ポリサイド膜のエッチング加工が良好に行われない原
因として、ポリサイド膜の下層膜であるポリシリコン膜
3における不純物濃度のばらつきが挙げられる。すなわ
ち、通常、ポリシリコン膜3にはそのシート抵抗を低減
するために燐の拡散が行われているのであるが、この燐
の濃度によりポリシリコン膜3のエッチングレートおよ
びサイドエッチング量が変化するのである。エッチング
レートとは単位時間当たりのポリシリコン膜減少量であ
り、サイドエッチング量とは単位時間当たりの横方向の
エッチングレート、すなわち第8図(2)における高融
点シリサイド膜4に対するポリシリコン膜3のアンダー
カット量という意味である。A cause of the poor etching of the polycide film is a variation in impurity concentration in the polysilicon film 3 which is a lower layer film of the polycide film. That is, phosphorus is usually diffused in the polysilicon film 3 to reduce its sheet resistance. However, the etching rate and the side etching amount of the polysilicon film 3 change depending on the phosphorus concentration. is there. The etching rate is the amount of decrease in the polysilicon film per unit time, and the side etching amount is the lateral etching rate per unit time, that is, the ratio of the polysilicon film 3 to the high melting point silicide film 4 in FIG. It means the amount of undercut.
第9図にはポリシリコン膜のエッチングレートの燐濃
度依存性が曲線l1で示されており、またサイドエッチン
グ量の燐濃度依存性が曲線l2で示されている。この第9
図から、ポリシリコン膜中の燐濃度にほぼ比例してその
エッチングレートが変化することが理解され、またサイ
ドエッチング量はポリシリコン膜中の燐濃度の増大に伴
ってほぼ2次曲線的に急激に増大していくことが判る。
このように、ポリシリコン膜中の燐濃度の変化によっ
て、サイドエッチング量が大きく変化するので、ポリサ
イド膜を安定して第7図に示された理想の断面形状とな
るようにエッチング加工することは容易ではない。FIG. 9 shows the dependency of the etching rate of the polysilicon film on the phosphorus concentration by a curve l1, and the dependency of the side etching amount on the phosphorus concentration by a curve l2. This ninth
From the figure, it is understood that the etching rate changes almost in proportion to the phosphorus concentration in the polysilicon film, and the amount of side etching sharply changes in a substantially quadratic curve with the increase in the phosphorus concentration in the polysilicon film. It can be seen that it increases.
As described above, since the amount of side etching greatly changes due to the change in the phosphorus concentration in the polysilicon film, it is difficult to stably etch the polycide film to have the ideal cross-sectional shape shown in FIG. It's not easy.
この発明の目的は、上述の技術的課題を解決し、たと
えば半導体装置などにおいてその素子特性の向上に寄与
することができるドライエッチング方法およびその装置
を提供することである。An object of the present invention is to solve the above-mentioned technical problems and to provide a dry etching method and a device capable of contributing to improvement of element characteristics of a semiconductor device or the like.
この発明のドライエッチング方法は、被エッチング膜
中の不純物の発光スペクトル強度を検出し、この発光ス
ペクトル強度に基づいて前記被エッチング膜中の不純物
濃度を演算し、この不純物濃度に対応してエッチング条
件を設定することを特徴とする。The dry etching method of the present invention detects an emission spectrum intensity of an impurity in a film to be etched, calculates an impurity concentration in the film to be etched based on the emission spectrum intensity, and performs etching conditions corresponding to the impurity concentration. Is set.
またこの発明のドライエッチング装置は、被エッチン
グ膜中の不純物の発光スペクトル強度を検出する検出手
段と、この検出手段出力に基づいて前記被エッチング膜
中の不純物濃度を演算する演算手段と、この演算手段出
力に応答してエッチング条件を設定する制御手段とを備
えたものである。Further, the dry etching apparatus according to the present invention includes a detecting means for detecting the emission spectrum intensity of the impurity in the film to be etched, a calculating means for calculating the impurity concentration in the film to be etched based on the output of the detecting means, Control means for setting the etching conditions in response to the output of the means.
この発明の構成によれば、被エッチング膜中の不純物
の発光スペクトル強度から被エッチング膜中の不純物濃
度を算出して、この不純物濃度に対応したエッチング条
件が設定されるので、被エッチング膜のドライエッチン
グを、被エッチング膜に対して最適なエッチング条件を
設定して良好に行うことができるようになる。According to the configuration of the present invention, the impurity concentration in the film to be etched is calculated from the emission spectrum intensity of the impurity in the film to be etched, and the etching conditions corresponding to the impurity concentration are set. Etching can be favorably performed by setting optimum etching conditions for the film to be etched.
第1図はこの発明の一実施例に従うドライエッチング
装置の基本的な構成を示す概念図である。この実施例で
は、第1図に示された構成によって、たとえば高融点金
属シリサイド膜と被エッチング膜であるポリシリコン膜
とを積層した2層構造のいわゆる高融点金属ポリサイド
膜(以下「ポリサイド膜」という。)のドライエッチン
グが行われる。この実施例のドライエッチング装置は、
前記ポリサイド膜が形成された半導体基板などが入れら
れる処理室11と、ポリシリコン膜中に不純物として添加
された燐の発光スペクトル強度を検出するたとえば偏光
フィルタなどを用いた検出手段12と、この検出手段12か
ら与えられる前記発光スペクトル強度に基づいて前記ポ
リシリコン膜中における燐濃度を算出する演算手段13
と、この演算手段13の出力に対応して最適なエッチング
条件(この実施例ではオーバーエッチング時間)を設定
する制御手段14とを備えている。FIG. 1 is a conceptual diagram showing a basic configuration of a dry etching apparatus according to one embodiment of the present invention. In this embodiment, a so-called high-melting-point metal polycide film (hereinafter referred to as a "polycide film") having a two-layer structure in which a high-melting-point metal silicide film and a polysilicon film to be etched are laminated, for example, by the structure shown in FIG. Dry etching) is performed. The dry etching apparatus of this embodiment is:
A processing chamber 11 in which a semiconductor substrate or the like on which the polycide film is formed is placed; and a detection unit 12 that detects the emission spectrum intensity of phosphorus added as an impurity in the polysilicon film using, for example, a polarizing filter; Calculating means 13 for calculating the phosphorus concentration in said polysilicon film based on said emission spectrum intensity given from means 12
And a control means 14 for setting optimum etching conditions (over-etching time in this embodiment) in accordance with the output of the calculating means 13.
第2図はポリシリコン膜にフロン系ガスを用いたドラ
イエッチングを施した場合におけるフッ素の発光スペク
トル強度および燐の発光スペクトル強度のポリシリコン
膜中の燐濃度に対する依存性を示す特性図である。この
第2図において、曲線lFはフッ素の発光スペクトル強度
の燐濃度に対する依存性を示し、曲線lPは燐の発光スペ
クトルの燐濃度に対する依存性を示す。FIG. 2 is a characteristic diagram showing the dependence of the emission spectrum intensity of fluorine and the emission spectrum intensity of phosphorus on the phosphorus concentration in the polysilicon film when the polysilicon film is subjected to dry etching using a chlorofluorocarbon gas. In FIG. 2, a curve IF indicates the dependency of the emission spectrum intensity of fluorine on the phosphorus concentration, and a curve IP indicates the dependency of the emission spectrum of phosphorus on the phosphorus concentration.
曲線lFに示されるように、燐濃度の増大に伴ってフッ
素の発光スペクトル強度は減少するが、これは燐濃度の
増大に伴って第9図において曲線l1で示されるようにエ
ッチングレート増大するため、フッ素ラジカルの消費量
が増大することに因るものであり、ポリシリコン膜中の
燐濃度とは直接の関係を有していない。一方曲線lPに現
れているように、燐の発光スペクトル強度は、ポリシリ
コン膜中の燐濃度の影響を直接に受ける。このため、燐
の発光スペクトル強度に基づいてポリシリコン膜のエッ
チング条件の制御を行えば、エッチング条件の最適化を
高い精度で実現することができる。As shown by the curve 1F, the emission spectrum intensity of fluorine decreases with an increase in the phosphorus concentration. However, this is because the etching rate increases with the increase in the phosphorus concentration as shown by a curve 11 in FIG. This is due to an increase in the consumption of fluorine radicals, and has no direct relationship with the phosphorus concentration in the polysilicon film. On the other hand, as shown in the curve IP, the emission spectrum intensity of phosphorus is directly affected by the phosphorus concentration in the polysilicon film. Therefore, if the etching condition of the polysilicon film is controlled based on the intensity of the emission spectrum of phosphorus, optimization of the etching condition can be realized with high accuracy.
第3図および第4図は第1図に示された構成によるポ
リサイド膜のドライエッチングの様子を示す断面図であ
る。この第3図および第4図において前述の第7図に示
された各部に対応する部分には同一の参照符号を付して
示す。5はポリサイド膜上にパターン形成されたフォト
レジストであり、このフォトレジスト5をマスクとし
て、ポリサイド膜のパターニングがドライエッチングに
より行われる。FIG. 3 and FIG. 4 are cross-sectional views showing the state of dry etching of the polycide film by the structure shown in FIG. In FIGS. 3 and 4, parts corresponding to the respective parts shown in FIG. 7 described above are denoted by the same reference numerals. Reference numeral 5 denotes a photoresist patterned on the polycide film. Using the photoresist 5 as a mask, the polycide film is patterned by dry etching.
第3図および第4図においては、ポリサイド膜の処理
の様子が(1)から順に時系列に従って図示されてい
る。そして、第4図の場合にはポリシリコン膜3におけ
る燐濃度が、第3図のポリシリコン膜3における燐濃度
よりも高くなっており、第4図(1)〜(5)は第3図
(1)〜(5)にエッチング開始からの経過時間がほぼ
対応している。すなわち、燐濃度が比較的低いポリシリ
コン膜3を用いたポリサイド膜と、燐濃度が比較的高い
ポリシリコン膜3を用いたポリサイド膜とのエッチング
を同時に開始した場合において、ポリシリコン膜3の燐
濃度が低いものの場合に第3図(3)の状態となる時刻
において、燐濃度が高いものの方は第4図(3)図示の
状態となる。3 and 4, the state of processing of the polycide film is illustrated in chronological order from (1). In the case of FIG. 4, the phosphorus concentration in the polysilicon film 3 is higher than the phosphorus concentration in the polysilicon film 3 of FIG. 3, and FIGS. 4 (1) to (5) show FIGS. The elapsed time from the start of etching substantially corresponds to (1) to (5). That is, when the etching of the polycide film using the polysilicon film 3 having a relatively low phosphorus concentration and the etching of the polycide film using the polysilicon film 3 having a relatively high phosphorus concentration are simultaneously started, the phosphorus of the polysilicon film 3 is not changed. At the time when the concentration is low, the state shown in FIG. 3 (3) is reached, and the phosphorus concentration is high, the state shown in FIG. 4 (3).
第5図はドライエッチング時における燐の発光スペク
トル強度の時間変化を示す図であり、第5図(1)は第
3図の場合(燐濃度が比較的低い場合)に対応し、第5
図(2)は第4図の場合(燐濃度が比較的高い場合)に
対応する。また、第6図にはフッ素の発光スペクトル強
度の時間変化が示されており、第6図(1)は第3図の
場合に対応し、第6図(2)は第4図の場合に対応して
いる。FIG. 5 is a diagram showing a temporal change in the emission spectrum intensity of phosphorus during dry etching. FIG. 5 (1) corresponds to the case of FIG. 3 (when the phosphorus concentration is relatively low).
FIG. 2 corresponds to the case of FIG. 4 (when the phosphorus concentration is relatively high). FIG. 6 shows the time change of the emission spectrum intensity of fluorine. FIG. 6 (1) corresponds to the case of FIG. 3, and FIG. 6 (2) corresponds to the case of FIG. Yes, it is.
先ず第3図の場合、すなわちポリシリコン膜3の燐濃
度が比較的低い場合について説明する。第5図(1)お
よび第6図(1)の時刻t1においてドライエッチングが
開始され、高融点金属シリサイド膜4のエッチングが始
まる。これによって、この時刻t1からの期間には燐の発
光スペクトル強度は高くなり、またフッ素ラジカルの消
費によりフッ素の発光スペクトル強度は低くなる。そし
て、各発光スペクトル強度は、時刻t1から高融点金属シ
リサイド膜4のエッチング除去が終了して第3図(2)
図示の状態となる時刻t2までの期間には、或る一定の値
となる。First, the case of FIG. 3, that is, the case where the phosphorus concentration of the polysilicon film 3 is relatively low will be described. At time t1 in FIGS. 5 (1) and 6 (1), dry etching is started, and etching of the refractory metal silicide film 4 is started. Accordingly, the emission spectrum intensity of phosphorus increases during the period from time t1, and the emission spectrum intensity of fluorine decreases due to consumption of fluorine radicals. Then, the respective emission spectrum intensities are as shown in FIG.
In the period until time t2 when the state shown in the figure is reached, the value becomes a certain value.
時刻t2からの期間には、ポリシリコン膜3のエッチン
グが開始され、これによりこのエッチングされるポリシ
リコン膜3中に含まれている燐のために、燐の発光スペ
クトル強度が増大する。フッ素の発光スペクトル強度
は、ポリシリコン膜3のエッチングレートに対応して減
少する。時刻t2から、第3図(3)図示の状態を経て、
第3図(4)図示のポリシリコン膜3がエッチング除去
された状態となる時刻t3までの期間には、各発光スペク
トル強度は或る一定の値となる。During the period from time t2, the etching of the polysilicon film 3 is started, and the emission spectrum intensity of phosphorus increases due to the phosphorus contained in the polysilicon film 3 to be etched. The emission spectrum intensity of fluorine decreases according to the etching rate of the polysilicon film 3. From time t2, through the state shown in FIG.
In the period until time t3 when the polysilicon film 3 shown in FIG. 3 (4) is removed by etching, each emission spectrum intensity has a certain value.
時刻t3からの期間には、オーバーエッチングが行わ
れ、これによりポリシリコン膜3の側部のテーパー部が
除去されて第3図(5)図示の状態となる。In the period from time t3, over-etching is performed, whereby the tapered portion on the side of the polysilicon film 3 is removed, and the state shown in FIG. 3 (5) is obtained.
第4図に示された場合、すなわちポリシリコン膜3の
燐濃度が比較的高い場合にも、燐およびフッ素の各発光
スペクトルは同様な変化を示す。すなわち、第5図
(2)および第6図(2)の時刻T1から高融点金属シリ
サイド膜4のエッチングが開始され、時刻T2には第4図
(2)図示の状態となる。そしてこの時刻T2から、ポリ
シリコン膜3のエッチングが開始され時刻T3に第4図
(3)図示の状態となる。さらに時刻T3からの期間に適
当な時間のオーバーエッチングを施すことにより第4図
(4)図示の状態となる。もし、このオーバーエッチン
グの時間を、第3図の場合と同様の長さとした場合に
は、第4図(5)に示されるようにポリシリコン膜3が
アンダーカットされた状態となる。これは、前述のよう
にサイドエッチング量が、ポリシリコン膜3中の燐濃度
に依存することに因る。In the case shown in FIG. 4, that is, when the phosphorus concentration of the polysilicon film 3 is relatively high, the respective emission spectra of phosphorus and fluorine show similar changes. That is, the etching of the refractory metal silicide film 4 starts at time T1 in FIGS. 5 (2) and 6 (2), and the state shown in FIG. 4 (2) is obtained at time T2. Then, from time T2, the etching of the polysilicon film 3 is started, and at time T3, the state shown in FIG. Further, by performing over-etching for an appropriate period during the period from time T3, the state shown in FIG. 4 (4) is obtained. If the over-etching time is set to the same length as that of FIG. 3, the polysilicon film 3 is undercut as shown in FIG. 4 (5). This is because the amount of side etching depends on the phosphorus concentration in the polysilicon film 3 as described above.
第5図(1)および第6図(1)の時刻t1〜t2の期間
は、第5図(2)および第6図(2)の時刻T1〜T2の期
間に対応するが、この期間には高融点金属シリサイド膜
4がエッチングされるので、燐およびフッ素の各発光ス
ペクトル強度に差は生じない。The period between times t1 and t2 in FIGS. 5 (1) and 6 (1) corresponds to the period between times T1 and T2 in FIGS. 5 (2) and 6 (2). Since the refractory metal silicide film 4 is etched, there is no difference between the emission spectrum intensities of phosphorus and fluorine.
時刻t2〜t3の期間に対応するのは時刻T2〜T3の期間で
あって、この期間にはポリシリコン膜3のエッチングが
行われる。このため、燐の発光スペクトル強度はポリシ
リコン膜3中の燐濃度の影響を強く受ける。またポリシ
リコン膜3のエッチングレートはその燐濃度の増大に伴
って増大するため、燐濃度が高い場合にはフッ素ラジカ
ルの消費量が増大し、このためフッ素の発光スペクトル
強度は減少することになる。このとき、燐の発光スペク
トル強度は、エッチングレートが高いことと、燐濃度が
高いこととの両方の影響を受けて、極めて高い値とな
る。すなわちポリシリコン膜3のエッチングが行われる
期間(t2〜t3,T2〜T3)には、燐の発光スペクトル強度
に大きなレベル差ΔP(第5図)が生じ、フッ素の発光
スペクトル強度には比較的小さなレベル差ΔF(第6
図)が生じる。また、燐濃度が高い場合の方がエッチン
グレートが高いので、時刻t2〜t3の期間よりも、時刻T2
〜T3の期間の方が短くなる。The period between times t2 and t3 corresponds to the period between times T2 and T3, during which the polysilicon film 3 is etched. For this reason, the emission spectrum intensity of phosphorus is strongly affected by the phosphorus concentration in the polysilicon film 3. Further, since the etching rate of the polysilicon film 3 increases as the phosphorus concentration increases, when the phosphorus concentration is high, the consumption of fluorine radicals increases, and the emission spectrum intensity of fluorine decreases. . At this time, the emission spectrum intensity of phosphorus has an extremely high value under the influence of both the high etching rate and the high phosphorus concentration. That is, during the period (t2 to t3, T2 to T3) during which the etching of the polysilicon film 3 is performed, a large level difference ΔP (FIG. 5) is generated in the emission spectrum intensity of phosphorus, and the emission spectrum intensity of fluorine is relatively small. A small level difference ΔF (sixth
Figure) occurs. Further, since the etching rate is higher when the phosphorus concentration is higher, the time T2 is higher than the time t2 to t3.
The period of ~ T3 is shorter.
このように、ポリシリコン膜3中の燐濃度により、燐
の発光スペクトル強度が大きく変化し、またポリシリコ
ン膜3のエッチングに要する時間が変化する。したがっ
て、逆に、ポリシリコン膜3のエッチングが行われる期
間の長さ,およびこの期間における燐の発光スペクトル
強度から、ポリシリコン膜3中の燐濃度を算出すること
が可能である。As described above, the emission spectrum intensity of phosphorus greatly changes according to the phosphorus concentration in the polysilicon film 3, and the time required for etching the polysilicon film 3 changes. Therefore, conversely, it is possible to calculate the phosphorus concentration in the polysilicon film 3 from the length of the period in which the polysilicon film 3 is etched and the emission spectrum intensity of phosphorus during this period.
この実施例においては、燐の発光スペクトル強度を検
出する検出手段12からの出力に基づいて、演算手段13で
前記ポリシリコン膜3のエッチングが行われる期間(t2
〜t3,T2〜T3)の長さ(またはエッチング開始時刻t1,T1
からポリシリコン膜3のエッチングの終了時刻t3,T3ま
での期間の長さ),およびこの期間における検出手段12
の出力から、ポリシリコン膜3中の燐濃度を演算するよ
うにしている。たとえば演算手段13では、燐の発光スペ
クトル強度に関する或る基準値が定められており、この
基準値と検出手段12の出力との差を演算するなどして、
燐濃度の算出が行われる。In this embodiment, based on the output from the detecting means 12 for detecting the intensity of the emission spectrum of phosphorus, a period (t2
To t3, T2 to T3) (or etching start time t1, T1)
From the time t3 to the end time t3, T3 of the etching of the polysilicon film 3), and the detecting means 12 in this period.
, The concentration of phosphorus in the polysilicon film 3 is calculated. For example, in the calculating means 13, a certain reference value regarding the emission spectrum intensity of phosphorus is determined, and a difference between this reference value and the output of the detecting means 12 is calculated, for example.
Calculation of the phosphorus concentration is performed.
演算手段13での演算結果(ポリシリコン膜3中の燐濃
度)は、制御手段14に与えられる。この制御手段14は、
ポリシリコン膜3中の燐濃度に対応したオーバーエッチ
ング時間を設定し、エッチング処理を制御する。これに
よって、処理室11内では第3図(5)または第4図
(4)に示される最適な状態で、エッチングが終了す
る。The calculation result (phosphorus concentration in the polysilicon film 3) by the calculation means 13 is given to the control means 14. This control means 14
An over-etching time corresponding to the phosphorus concentration in the polysilicon film 3 is set to control the etching process. As a result, the etching is completed in the processing chamber 11 in the optimum state shown in FIG. 3 (5) or FIG. 4 (4).
以上のようにこの実施例においては、ポリシリコン膜
3のエッチングに当たり、このポリシリコン膜3のエッ
チングレートおよびサイドエッチング量に大きな影響を
与える膜中の燐濃度を、処理室11内の燐の発光スペクト
ル強度を検出することにより定量的に求め、そして前記
燐濃度に対応したオーバーエッチング時間を設定して、
処理室11をいわばフィードバック制御するようにしてい
る。この結果、ポリシリコン膜3のエッチング処理が良
好に行われるようになり、ポリサイド膜において、ポリ
シリコン膜3のアンダーカットなどの問題を防ぐことが
できる。これにより、ポリサイド膜を用いた半導体集積
回路などでは、その回路動作を良好に行わせることがで
きるようになる。As described above, in this embodiment, when etching the polysilicon film 3, the phosphorus concentration in the film which greatly affects the etching rate and the side etching amount of the polysilicon film 3 is determined by the light emission of phosphorus in the processing chamber 11. Quantitatively determined by detecting the spectral intensity, and set an over-etching time corresponding to the phosphorus concentration,
The processing chamber 11 is so-called feedback controlled. As a result, the etching process of the polysilicon film 3 is performed favorably, and problems such as undercut of the polysilicon film 3 in the polycide film can be prevented. Thereby, in a semiconductor integrated circuit or the like using the polycide film, the circuit operation can be performed well.
前述の実施例では、被エッチング膜としてポリサイド
膜に適用されたポリシリコン膜を例に採って説明した
が、この発明は不純物濃度によりエッチングレートやサ
イドエッチング量などが変化する膜にドライエッチング
を施す場合に広く適用することができるものである。In the above-described embodiment, the polysilicon film applied to the polycide film has been described as an example of the film to be etched. However, in the present invention, dry etching is performed on a film whose etching rate or side etching amount changes depending on the impurity concentration. It can be widely applied to cases.
また前述の実施例では、エッチング条件としてオーバ
ーエッチング時間を制御する例について説明したが、被
エッチング膜中の不純物の発光スペクトルに基づいて、
他のエッチング条件の制御が行われてもよい。Further, in the above-described embodiment, an example in which the over-etching time is controlled as the etching condition has been described.
Control of other etching conditions may be performed.
以上のようにこの発明によれば、被エッチング膜中の
不純物の発光スペクトル強度から被エッチング膜中の不
純物濃度を算出して、この不純物濃度に対応したエッチ
ング条件が設定されるので、被エッチング膜のドライエ
ッチングを、被エッチング膜に対して最適なエッチング
条件を設定して良好に行うことができるようになる。As described above, according to the present invention, the impurity concentration in the film to be etched is calculated from the emission spectrum intensity of the impurity in the film to be etched, and the etching conditions corresponding to this impurity concentration are set. Can be favorably performed by setting the optimum etching conditions for the film to be etched.
この結果、たとえば半導体集積回路などにおいて、そ
の電極配線などの形成を良好に行うことができるので、
その所望の回路動作を確実に達成して、素子の特性を格
段に向上することができるようになる。As a result, for example, in a semiconductor integrated circuit or the like, its electrode wiring and the like can be formed favorably.
The desired circuit operation can be reliably achieved, and the characteristics of the element can be significantly improved.
第1図はこの発明の一実施例に従うドライエッチング装
置の基本的な構成を示す概念図、第2図はポリシリコン
膜のドライエッチング時における燐およびフッ素の各発
光スペクトル強度のポリシリコン膜中の燐濃度に対する
依存性を示す特性図、第3図および第4図はポリサイド
膜のドライエッチング処理を時系列に従って示す断面
図、第5図はポリサイド膜のドライエッチング時の燐の
発光スペクトル強度の時間変化を示す図、第6図は同じ
くフッ素の発光スペクトル強度の時間変化を示す図、第
7図はポリサイド膜の構成を示す断面図、第8図はポリ
サイド膜のドライエッチング処理が良好に行われなかっ
た場合を示す断面図、第9図はポリシリコン膜における
エッチングレートおよびサイドエッチング量の膜中の燐
濃度に対する依存性を示す特性図である。 11……処理室、12……検出手段、13……演算手段、14…
…制御手段FIG. 1 is a conceptual diagram showing a basic configuration of a dry etching apparatus according to an embodiment of the present invention, and FIG. 2 is a diagram showing the emission spectral intensities of phosphorus and fluorine during dry etching of a polysilicon film. FIG. 3 and FIG. 4 are cross-sectional views showing a time series of a dry etching process of a polycide film, and FIG. 5 is a time chart of the emission spectrum intensity of phosphorus at the time of dry etching of a polycide film. FIG. 6 is a diagram showing the temporal change of the emission spectrum intensity of fluorine, FIG. 7 is a cross-sectional view showing the structure of the polycide film, and FIG. 8 is a diagram showing the dry etching of the polycide film successfully performed. FIG. 9 is a cross-sectional view showing a case where no polysilicon film was formed. FIG. It is a characteristic diagram showing. 11 processing chamber, 12 detection means, 13 calculation means, 14
... Control means
Claims (2)
ル強度を検出し、この発光スペクトル強度に基づいて前
記被エッチング膜中の不純物濃度を演算し、この不純物
濃度に対応してエッチング条件を設定することを特徴と
するドライエッチング方法。An emission spectrum intensity of an impurity in a film to be etched is detected, an impurity concentration in the film to be etched is calculated based on the emission spectrum intensity, and an etching condition is set in accordance with the impurity concentration. A dry etching method characterized in that:
ル強度を検出する検出手段と、この検出手段出力に基づ
いて前記被エッチング膜中の不純物濃度を演算する演算
手段と、この演算手段出力に応答してエッチング条件を
設定する制御手段とを備えたドライエッチング装置。A detecting means for detecting an emission spectrum intensity of an impurity in the film to be etched; a calculating means for calculating an impurity concentration in the film to be etched based on an output of the detecting means; A dry etching apparatus comprising: a control unit for setting an etching condition by performing the etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13708089A JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13708089A JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH031529A JPH031529A (en) | 1991-01-08 |
JP2606923B2 true JP2606923B2 (en) | 1997-05-07 |
Family
ID=15190426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13708089A Expired - Fee Related JP2606923B2 (en) | 1989-05-29 | 1989-05-29 | Dry etching method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2606923B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6217454B1 (en) | 1996-01-12 | 2001-04-17 | Nsk Ltd. | Tripod type constant velocity joint |
JP3690074B2 (en) | 1997-06-27 | 2005-08-31 | 日本精工株式会社 | Tripod type constant velocity joint |
US6478682B1 (en) | 1999-11-05 | 2002-11-12 | Ntn Corporation | Constant velocity universal joint |
US6547458B1 (en) * | 1999-11-24 | 2003-04-15 | Axcelis Technologies, Inc. | Optimized optical system design for endpoint detection |
WO2023047533A1 (en) * | 2021-09-24 | 2023-03-30 | 日本電信電話株式会社 | Test pattern and method for evaluating pattern |
-
1989
- 1989-05-29 JP JP13708089A patent/JP2606923B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH031529A (en) | 1991-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5913102A (en) | Method for forming patterned photoresist layers with enhanced critical dimension uniformity | |
JP3026656B2 (en) | Manufacturing method of thin film resistor | |
JP2606923B2 (en) | Dry etching method and apparatus | |
US5892252A (en) | Chemical sensing trench field effect transistor and method for same | |
JPH07245291A (en) | Method and apparatus for etching silicon substrate | |
JPH08148649A (en) | Method of manufacturing semiconductor device | |
JPH06244257A (en) | Decision of impurity concentration in semiconductor substrate | |
JPH0114698B2 (en) | ||
JP2001267301A (en) | Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device | |
US6677766B2 (en) | Shallow trench isolation step height detection method | |
JPH03124047A (en) | Integrated circuit device | |
JPH0621369A (en) | Manufacture of mos integrated circuit | |
JPH1041283A (en) | Method and apparatus for detecting etching end point | |
JPH0922898A (en) | Method of etching polysilicon layer and method of manufacturing semiconductor device | |
JPH01208831A (en) | Manufacture of semiconductor device | |
JPH0645617A (en) | Manufacture of single-crystal thin-film member | |
US20050136335A1 (en) | Patterned microelectronic mask layer formation method employing multiple feed-forward linewidth measurement | |
JP2002190470A (en) | Etching apparatus | |
JP3008451B2 (en) | Etching method of silicon-based material to be etched | |
KR100420869B1 (en) | Method for carrying out a plasma etching process | |
JPH0371630A (en) | Manufacture of semiconductor device | |
JPH04208569A (en) | Manufacture of semiconductor device | |
JPH1197420A (en) | Etching device | |
JPH04106945A (en) | Semiconductor device | |
JPH0465836A (en) | Manufacturing of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |