JPH07245291A - Method and apparatus for etching silicon substrate - Google Patents

Method and apparatus for etching silicon substrate

Info

Publication number
JPH07245291A
JPH07245291A JP3344694A JP3344694A JPH07245291A JP H07245291 A JPH07245291 A JP H07245291A JP 3344694 A JP3344694 A JP 3344694A JP 3344694 A JP3344694 A JP 3344694A JP H07245291 A JPH07245291 A JP H07245291A
Authority
JP
Japan
Prior art keywords
etching
silicon
substrate
etched
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3344694A
Other languages
Japanese (ja)
Inventor
Yutaka Okamoto
裕 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3344694A priority Critical patent/JPH07245291A/en
Publication of JPH07245291A publication Critical patent/JPH07245291A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method and an apparatus for etching silicon substrates wherein etch rate for silicon substrates is controlled with accuracy, and wherein harmful effect, such as variations, on the performance of products is prevented. CONSTITUTION:Before etching a silicon substrate 1 (6), a monitor film 2 is formed using a silicon material different from that of the silicon substrate 1 (for example, poly-Si or amorphous Si is used if the substrate to be etched is of Si). The monitor film is etched together with the substrate. Thus the degree of etching to the monitor film is monitored by means of emission spectrum or the like, and the etch rate for the substrate is thereby controlled.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、シリコン系基板のエッ
チング方法及びエッチング装置に関する。本発明は、半
導体装置製造等の各種の分野におけるシリコン系基板の
エッチング技術として利用することができる。なお、本
明細書中、「シリコン系」とは、シリコン、ポリシリコ
ン、アモルファスシリコンなど、主たる構成原子がSi
であるものをいう。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon substrate etching method and etching apparatus. INDUSTRIAL APPLICABILITY The present invention can be used as an etching technique for a silicon-based substrate in various fields such as semiconductor device manufacturing. In the present specification, "silicon-based" means that the main constituent atoms such as silicon, polysilicon, and amorphous silicon are Si.
What is.

【0002】[0002]

【従来の技術】従来より、様々な場面でシリコン系基板
のエッチングが行われている。例えば、シリコン半導体
装置製造の際に、Si基板にLOCOS領域、トレンチ
アイソレーション、トレンチキャパシタや、ヴィアホー
ルやコンタクトホール等の接続孔を形成するため、該基
板のエッチングが行われ、あるいは、はり合わせSOI
構造形成の際も、Si基板にエッチングにより段差が形
成される。
2. Description of the Related Art Conventionally, silicon-based substrates have been etched in various situations. For example, when a silicon semiconductor device is manufactured, the LOCOS region, trench isolation, trench capacitor, and connection holes such as via holes and contact holes are formed in the Si substrate, so that the substrate is etched or bonded. SOI
Even when the structure is formed, a step is formed on the Si substrate by etching.

【0003】しかし、従来技術にあっては、エッチング
量の制御は、エッチング時間のみでコントロールしてい
た。このため、エッチングレートにばらつきがあると、
これが直接エッチング量のばらつきになってしまってい
た。
However, in the prior art, the etching amount was controlled only by the etching time. Therefore, if there are variations in the etching rate,
This was a direct variation in the amount of etching.

【0004】上記従来技術の問題点を、図8を用いて更
に詳述すると、次のとおりである。ここでは素子分離用
の絶縁膜の形成方法の一つとして、Si基板1中に溝を
掘ってから、酸化膜でこの溝を埋め込む技術を例にとっ
て、上記従来技術の問題点を説明する。
The above-mentioned problems of the prior art will be described in more detail with reference to FIG. Here, as one of methods for forming an insulating film for element isolation, a problem of the above-described conventional technique will be described by taking a technique of digging a groove in the Si substrate 1 and then filling the groove with an oxide film as an example.

【0005】図8(a)を参照する。この従来技術で
は、次の工程をとる。P型Si基板1上を酸化して、パ
ッドSiO2 膜3を例えば20nm堆積させる。そし
て、この上にSi3 4 膜4(例えば150nm)をC
VD法を用いて堆積させる。
Referring to FIG. In this conventional technique, the following steps are taken. The P-type Si substrate 1 is oxidized to deposit a pad SiO 2 film 3 of 20 nm, for example. Then, a Si 3 N 4 film 4 (for example, 150 nm) is formed on this by C
Deposit using the VD method.

【0006】次に図8(b)に示すように、素子分離領
域を形成する部分のSi3 4 膜4とSiO2 膜3をレ
ジスト7をマスクにしてRIE法でエッチングオフした
後、残ったSi3 4 膜4/SiO2 膜3をマスクとし
てSi基板1を例えば200nmエッチングする。
Next, as shown in FIG. 8B, after etching off the Si 3 N 4 film 4 and the SiO 2 film 3 in the portion forming the element isolation region by the RIE method using the resist 7 as a mask, the remaining parts remain. The Si substrate 1 is etched by 200 nm, for example, using the Si 3 N 4 film 4 / SiO 2 film 3 as a mask.

【0007】従来技術にあっては、ここでのエッチング
量は、エッチング時間を制御することによって、制御し
ている。
In the prior art, the etching amount here is controlled by controlling the etching time.

【0008】次に上記エッチング後、図8(c)に示す
ように、基板ウェハを950℃程度の高温水蒸気雰囲気
中に置くことによってSiを酸化し、SiO2 膜(例え
ば500nm)を成長させ、素子分離領域9としてのL
OCOS領域を形成する。
After the above etching, as shown in FIG. 8C, the substrate wafer is placed in a high temperature steam atmosphere of about 950 ° C. to oxidize Si and grow a SiO 2 film (500 nm, for example). L as the element isolation region 9
An OCOS region is formed.

【0009】上記従来技術には、次のような問題点があ
る。即ち、Si基板1のエッチング量の制御は、時間だ
けに頼っているので、エッチングレートのゆらぎがある
場合は、エッチング量自体がばらついてしまうという問
題がある。このエッチング量のばらつきは、上層のゲー
ト用ポリ−Si層の加工条件や、素子分離領域で囲まれ
た活性トランジスタ領域におけるナロウチャネルトラン
ジスタ特性の分離特性等に直接的な影響を与えるので、
きわめて問題である。
The above conventional technique has the following problems. That is, since the control of the etching amount of the Si substrate 1 depends only on the time, there is a problem that the etching amount itself varies when there is fluctuation in the etching rate. This variation in the etching amount directly affects the processing conditions of the upper gate poly-Si layer, the isolation characteristics of the narrow channel transistor characteristics in the active transistor region surrounded by the element isolation region, and the like.
Very problematic.

【0010】[0010]

【発明の目的】上述したように、従来技術にあっては、
シリコン系基板のエッチング量の制御はエッチング時間
によるコントロールであったため、被エッチング基板の
エッチング量を正確に制御できないという問題点があっ
た。
SUMMARY OF THE INVENTION As described above, in the prior art,
Since the etching amount of the silicon-based substrate is controlled by the etching time, there is a problem that the etching amount of the substrate to be etched cannot be accurately controlled.

【0011】本発明はこの問題点を解決して、シリコン
系基板のエッチング量を正確に制御でき、製品の性能に
ばらつきやその他悪影響が出ることを防止できるシリコ
ン系基板のエッチング方法及びエッチング装置を提供せ
んとするものである。
The present invention solves this problem and provides an etching method and etching apparatus for a silicon-based substrate which can accurately control the etching amount of the silicon-based substrate and prevent variations in product performance and other adverse effects. It is intended to be provided.

【0012】[0012]

【目的を達成するための手段】本出願の請求項1の発明
は、シリコン系基板をエッチングするエッチング方法に
おいて、被エッチングシリコン系基板の材料とは異種の
シリコン系材料によりモニタ膜を形成し、被エッチング
シリコン系基板と該モニタ膜とを同時にエッチングし
て、モニタ膜のエッチングの度合いをモニタすることに
よって、被エッチングシリコン系基板のエッチング量を
制御することを特徴とするシリコン系基板のエッチング
方法であって、これにより上記目的を達成するものであ
る。
The invention according to claim 1 of the present application is an etching method for etching a silicon-based substrate, wherein a monitor film is formed of a silicon-based material different from the material of the silicon-based substrate to be etched, A method for etching a silicon-based substrate, wherein the etching amount of the silicon-based substrate to be etched is controlled by simultaneously etching the silicon-based substrate to be etched and the monitor film to monitor the degree of etching of the monitor film. Therefore, the above object is achieved thereby.

【0013】本出願の請求項2の発明は、モニタ膜がエ
ッチング除去される時点をもって被エッチングシリコン
系基板のエッチング終点を除去する構成としたことを特
徴とする請求項1に記載のシリコン系基板のエッチング
方法であって、これにより上記目的を達成するものであ
る。
The invention of claim 2 of the present application is characterized in that the etching end point of the silicon substrate to be etched is removed at the time when the monitor film is removed by etching. The above etching method achieves the above object.

【0014】本出願の請求項3の発明は、被エッチング
シリコン系基板がシリコン基板であり、モニタ膜がポリ
シリコンまたはアモルファスシリコンにより形成された
ものであることを特徴とする請求項1または2に記載の
シリコン系基板のエッチング方法であって、これにより
上記目的を達成するものである。
The invention according to claim 3 of the present application is characterized in that the silicon substrate to be etched is a silicon substrate and the monitor film is formed of polysilicon or amorphous silicon. A method for etching a silicon-based substrate as described above, which achieves the above object.

【0015】本出願の請求項4の発明は、エッチング
が、素子分離用絶縁部形成のための基板のエッチングで
あることを特徴とする請求項1ないし3のいずれかに記
載のシリコン系基板のエッチング方法であって、これに
より上記目的を達成するものである。
According to a fourth aspect of the present invention, the etching is etching of a substrate for forming an insulating portion for element isolation, and the silicon-based substrate according to any one of the first to third aspects. An etching method which achieves the above object.

【0016】本出願の請求項5の発明は、エッチング
が、トレンチキャパシタまたは接続孔形成のための基板
のエッチングであることを特徴とする請求項1ないし3
のいずれかに記載のシリコン系基板のエッチング方法で
あって、これにより上記目的を達成するものである。
The invention of claim 5 of the present application is characterized in that the etching is etching of a substrate for forming a trench capacitor or a connection hole.
The method for etching a silicon-based substrate according to any one of 1 to 3, which achieves the above object.

【0017】本出願の請求項6の発明は、シリコン系基
板をエッチングするエッチング装置において、被エッチ
ング材が、被エッチングシリコン系基板上に、該被エッ
チングシリコン系基板の材料とは異種のシリコン系材料
によりモニタ膜を形成したものであり、かつ、該モニタ
膜のエッチング時の発光スペクトルを検知するモニタ手
段を備えることを特徴とするシリコン系基板のエッチン
グ装置であって、これにより上記目的を達成するもので
ある。
According to a sixth aspect of the present invention, in an etching apparatus for etching a silicon-based substrate, the material to be etched is on a silicon-based substrate to be etched, and a silicon-based material different from the material of the silicon-based substrate to be etched is used. A silicon-based substrate etching apparatus comprising a monitor film formed of a material, and a monitor means for detecting an emission spectrum of the monitor film during etching, which achieves the above object. To do.

【0018】[0018]

【作用】本発明のエッチング方法によれば、エッチング
に際して、被エッチングシリコン系基板に形成した異種
のシリコン系モニタ膜を同時にエッチングして該モニタ
膜のエッチングの度合いをモニタすることによって被エ
ッチングシリコン系基板のエッチング量を制御する(例
えばモニタ膜がエッチング除去される時点をもって被エ
ッチングシリコン系基板のエッチング終点とする)の
で、適正なエッチング制御を達成でき、ばらつきのない
所定のエッチングを実現できる。この場合、モニタ膜
は、シリコン系材料から成るので、被エッチング基板と
似た性質で、かつ半導体プロセスにおいてコンヴェンシ
ョンに用いられているものであるので、便宜かつ有利に
具体化できる。例えば被エッチング基板とモニタ膜と
は、それぞれシリコン、ポリシリコン、アモルファスシ
リコン等から適宜選んで組み合わせたものとすることが
できる。
According to the etching method of the present invention, at the time of etching, different kinds of silicon-based monitor films formed on the silicon-to-be-etched substrate are simultaneously etched to monitor the degree of etching of the monitor film. Since the etching amount of the substrate is controlled (for example, the etching end point of the silicon substrate to be etched is set at the time when the monitor film is removed by etching), proper etching control can be achieved and a predetermined etching without variation can be realized. In this case, since the monitor film is made of a silicon-based material, it has a property similar to that of the substrate to be etched and is used for a convention in a semiconductor process, so that it can be realized conveniently and advantageously. For example, the substrate to be etched and the monitor film may be appropriately selected from silicon, polysilicon, amorphous silicon, or the like and combined.

【0019】本発明のエッチング装置によれば、モニタ
膜のエッチング時の発光スペクトルをモニタするので、
簡明な構成による確実なモニタが可能ならしめられ、こ
れにより適正なばらつきのないエッチングを実現でき
る。
According to the etching apparatus of the present invention, since the emission spectrum at the time of etching the monitor film is monitored,
It is possible to perform reliable monitoring with a simple structure, and thus it is possible to realize proper etching without variations.

【0020】[0020]

【実施例】以下本発明の実施例について図面を参照して
説明する。但し当然のことではあるが、本発明は実施例
により限定を受けるものではない。
Embodiments of the present invention will be described below with reference to the drawings. However, it should be understood that the present invention is not limited to the embodiments.

【0021】実施例1 この実施例は、本発明を、Si半導体装置製造プロセス
における素子分離用絶縁膜の形成のためのSi基板エッ
チングの際に適用したものである。
Example 1 This example is an application of the present invention to etching of a Si substrate for forming an insulating film for element isolation in a Si semiconductor device manufacturing process.

【0022】まず、図1ないし図6を参照して本実施例
の概要を説明する。
First, the outline of this embodiment will be described with reference to FIGS.

【0023】本実施例は、シリコン系基板をエッチング
するエッチング方法において、被エッチングシリコン系
基板1(ここではシリコン基板)の材料とは異種のシリ
コン系材料(ここではポリシリコン)によりモニタ膜2
を形成し(図1、図2)、被エッチングシリコン系基板
1と該モニタ膜3とを同時にエッチングして(図3)、
モニタ膜2のエッチングの度合いをモニタすることによ
って、被エッチングシリコン系基板1のエッチング量を
制御する(図4、図5)ようにしたものである。
In this embodiment, in the etching method for etching a silicon substrate, the monitor film 2 is made of a silicon material (here, polysilicon) different from the material of the silicon substrate 1 (here, the silicon substrate) to be etched.
(FIGS. 1 and 2), the silicon substrate 1 to be etched and the monitor film 3 are simultaneously etched (FIG. 3),
The etching amount of the silicon substrate 1 to be etched is controlled by monitoring the degree of etching of the monitor film 2 (FIGS. 4 and 5).

【0024】特に本実施例では、モニタ膜2がエッチン
グ除去される時点をもって、被エッチングシリコン系基
板1のエッチング終点とすることにより、適正なエッチ
ング終点を検出する構成とした。
In particular, in this embodiment, a proper etching end point is detected by setting the etching end point of the silicon substrate 1 to be etched when the monitor film 2 is removed by etching.

【0025】また、本実施例のエッチング装置は、図7
に示すように、被エッチング基板1上のモニタ膜2から
の発光スペクトル21をモニタするモニタ手段8を備え
るものである。
Further, the etching apparatus of this embodiment is shown in FIG.
As shown in FIG. 5, the monitor means 8 for monitoring the emission spectrum 21 from the monitor film 2 on the substrate 1 to be etched is provided.

【0026】以下に更に詳細に実施例の具体的構成を説
明する。
The specific structure of the embodiment will be described in more detail below.

【0027】この実施例は、素子分離用の絶縁膜の形成
のためにシリコン基板1に溝を掘ってその後酸化膜でこ
の溝を埋め込む技術において、その溝形成に本発明のエ
ッチング技術を適用したものである。
In this embodiment, in the technique of forming a trench in the silicon substrate 1 for forming an insulating film for element isolation and then filling the trench with an oxide film, the etching technique of the present invention is applied to the formation of the trench. It is a thing.

【0028】図1に示すように、P型Si基板1上を酸
化して、パッドSiO2 膜3(20nm)を堆積させ
る。そして、この上に、Si3 4 膜4(150nm)
をCVD法を用いて堆積させる。更に、この膜上にSi
2 膜5(100nm)をCVD法で堆積させる。その
後、後の工程においてSi基板1をエッチングする深さ
と同じ膜厚のポリシリコン膜(200nm)をCVD法
で堆積させ、モニタ膜2とする。
As shown in FIG. 1, the P-type Si substrate 1 is oxidized to deposit a pad SiO 2 film 3 (20 nm). Then, on this, Si 3 N 4 film 4 (150 nm)
Are deposited using the CVD method. Furthermore, on this film Si
The O 2 film 5 (100 nm) is deposited by the CVD method. After that, a polysilicon film (200 nm) having the same thickness as the etching depth of the Si substrate 1 is deposited by the CVD method in the subsequent step to form the monitor film 2.

【0029】次に、図2に示すように、素子分離領域を
形成する部分のポリシリコン膜(モニタ膜2)/SiO
2 膜5/Si3 4 膜4/パッドSiO2 膜3を、パタ
ーニングしたレジスト7をマスクにして、RIE法でエ
ッチングする。
Next, as shown in FIG. 2, a portion of the polysilicon film (monitor film 2) / SiO in which an element isolation region is formed is formed.
The 2 film 5 / Si 3 N 4 film 4 / pad SiO 2 film 3 is etched by RIE using the patterned resist 7 as a mask.

【0030】次に、レジストマスクを除去した後に、図
3に示すようにポリシリコン膜(モニタ膜2)及びシリ
コン基板1のエッチングを同時に行って、シリコン基板
1を20nmエッチングする。エッチングを模式的に矢
印6で示す。このときのエッチングでは、SiO2 に対
して10程度以上の選択比を持たせる。
Next, after removing the resist mask, the polysilicon film (monitor film 2) and the silicon substrate 1 are simultaneously etched as shown in FIG. 3 to etch the silicon substrate 1 by 20 nm. The etching is schematically indicated by arrow 6. The etching at this time has a selectivity of about 10 or more with respect to SiO 2 .

【0031】ここで、モニタ膜2であるポリシリコン膜
のエッチング量を、SiFやSiCl等の発光スペクト
ル21等をモニタすることで、そのエッチングの度合い
を検知する(図7参照)。このモニタは、活性領域のモ
ニタ膜3(ポリシリコン)(200nm)がエッチング
された時点で、発光スペクトル等の強度が低下する(エ
ッチング面積及び量が減少する)ことによって、容易に
行える。もし、モニタ膜2をなすポリシリコンと、被エ
ッチング基板であるシリコン基板とでエッチングレート
が異なる場合は、それを見込んで堆積させるモニタ膜2
(ポリシリコン膜)の膜厚を調整すれば良い。
Here, the etching amount of the polysilicon film as the monitor film 2 is monitored by monitoring the emission spectrum 21 of SiF, SiCl or the like to detect the degree of etching (see FIG. 7). This monitor can be easily performed because the intensity of the emission spectrum or the like decreases (the etching area and amount decrease) when the monitor film 3 (polysilicon) (200 nm) in the active region is etched. If the etching rate of the polysilicon forming the monitor film 2 is different from that of the silicon substrate which is the substrate to be etched, the monitor film 2 to be deposited in anticipation thereof
The film thickness of the (polysilicon film) may be adjusted.

【0032】図4に、エッチング後の状態を示す。図4
にモニタ膜3がエッチングされた部分(エッチングオフ
部)を符号3′で示し、シリコン基板1がエッチングさ
れた部分(エッチングオフ部)を符号11で示す。
FIG. 4 shows the state after etching. Figure 4
The reference numeral 3 ′ indicates the portion where the monitor film 3 is etched (etching off portion), and the reference numeral 11 indicates the portion where the silicon substrate 1 is etched (etching off portion).

【0033】次に、図5に示すように、Si3 4 膜4
上のSiO2 膜5をRIE法で除去する。除去された部
分(エッチングオフ部)を、符号5′で示す。このエッ
チングではSi3 4 5やSiに対して10程度以上の
選択比を持たせる。
Next, as shown in FIG. 5, a Si 3 N 4 film 4 is formed.
The upper SiO 2 film 5 is removed by the RIE method. The removed portion (etching-off portion) is indicated by reference numeral 5 '. This etching has a selectivity of about 10 or more with respect to Si 3 N 4 5 and Si.

【0034】更に、基板ウェハ1を水蒸気雰囲気中に置
くことによって、シリコンを酸化して素子分離領域9で
あるLOCOS領域をなすSiO2 膜(500nm)を
成長させる。
Further, by placing the substrate wafer 1 in a water vapor atmosphere, silicon is oxidized to grow a SiO 2 film (500 nm) forming a LOCOS region which is an element isolation region 9.

【0035】本実施例によれば、シリコンのエッチング
量を正確に制御することが可能である。また、この結
果、素子分離用の絶縁膜の形成に適用した場合にその素
子分離特性の制御性の向上とその素子分離領域で囲まれ
た活性素子特性の制御性を向上することが可能となっ
た。
According to this embodiment, it is possible to accurately control the etching amount of silicon. Further, as a result, when applied to the formation of an insulating film for element isolation, it becomes possible to improve the controllability of the element isolation characteristic and the controllability of the active element characteristic surrounded by the element isolation region. It was

【0036】実施例2 この実施例では、実施例1と同様にして、トレンチキャ
パシタ形成のための溝のエッチングに、本発明を適用し
た。この結果、キャパシティにばらつきのない、良好な
トレンチキャパシタを形成できた。
Example 2 In this example, as in Example 1, the present invention was applied to the etching of a groove for forming a trench capacitor. As a result, it was possible to form a good trench capacitor with no variation in capacity.

【0037】実施例3 この実施例では、実施例1と同様にして、トレンチアイ
ソレーション形成のための溝のエッチングに、本発明を
適用した。この結果、実施例1と同様に素子分離特性に
ばらつきのない、良好なトレンチアイソレーションを形
成できた。
Example 3 In this example, as in Example 1, the present invention was applied to the etching of a groove for forming trench isolation. As a result, similar to Example 1, it was possible to form good trench isolation with no variation in element isolation characteristics.

【0038】実施例4 この実施例では、実施例1と同様にして、接続孔形成の
ための溝のエッチングに、本発明を適用した。この結
果、ばらつきのない、良好な溝が形成でき、良好なばら
つきのない接続構造を実現できた。
Example 4 In this example, similarly to Example 1, the present invention was applied to the etching of the groove for forming the connection hole. As a result, a good groove having no variation can be formed, and a good connection structure having no variation can be realized.

【0039】実施例5〜8 上記実施例1〜4において、モニタ膜2を、ポリシリコ
ンからアモルファスシリコンにかえて、それ以外は同様
にして実施した。その結果、同様な効果を得ることがで
きた。
Examples 5 to 8 In the above Examples 1 to 4, the monitor film 2 was changed from polysilicon to amorphous silicon, and the other processes were performed in the same manner. As a result, a similar effect could be obtained.

【0040】[0040]

【発明の効果】本発明によれば、シリコン系基板のエッ
チング量を正確に制御できて、製品の製造にばらつきや
その他悪影響がでることを防止できるシリコン系基板の
エッチング方法及びエッチング装置を提供することがで
きた。
According to the present invention, there is provided an etching method and an etching apparatus for a silicon-based substrate which can accurately control the etching amount of the silicon-based substrate and prevent variations and other adverse effects on the production of products. I was able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1の工程を順に断面図で示す例である
(1)。
FIG. 1 is an example showing the steps of Example 1 in order of cross-sectional views (1).

【図2】実施例1の工程を順に断面図で示す例である
(2)。
FIG. 2 is an example showing the steps of Example 1 in order of cross-sectional views (2).

【図3】実施例1の工程を順に断面図で示す例である
(3)。
FIG. 3 is an example showing the steps of Example 1 in order of cross-sectional views (3).

【図4】実施例1の工程を順に断面図で示す例である
(4)。
FIG. 4 is an example showing the steps of Example 1 in order of cross-sectional views (4).

【図5】実施例1の工程を順に断面図で示す例である
(5)。
FIG. 5 is an example showing the steps of Example 1 in order in sectional views (5).

【図6】実施例1の工程を順に断面図で示す例である
(6)。
FIG. 6 is an example showing the steps of Example 1 in order in cross-sectional views (6).

【図7】実施例1のエッチング装置の構成図である。FIG. 7 is a configuration diagram of an etching apparatus according to a first embodiment.

【図8】従来技術を示す図である。FIG. 8 is a diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

1 被エッチングシリコン系基板(Si基板) 2 モニタ膜(ポリシリコン、アモルファスシリコ
ン) 3 SiO2 4 Si3 4 5 SiO2 6 エッチング 7 レジスト 8 モニタ手段 9 素子分離領域(LOCOS) 21 発光スペクトル
1 silicon substrate to be etched (Si substrate) 2 monitor film (polysilicon, amorphous silicon) 3 SiO 2 4 Si 3 N 4 5 SiO 2 6 etching 7 resist 8 monitoring means 9 element isolation region (LOCOS) 21 emission spectrum

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】シリコン系基板をエッチングするエッチン
グ方法において、 被エッチングシリコン系基板の材料とは異種のシリコン
系材料によりモニタ膜を形成し、 被エッチングシリコン系基板と該モニタ膜とを同時にエ
ッチングして、 モニタ膜のエッチングの度合いをモニタすることによっ
て、被エッチングシリコン系基板のエッチング量を制御
することを特徴とするシリコン系基板のエッチング方
法。
1. An etching method for etching a silicon substrate, wherein a monitor film is formed of a silicon material different from the material of the silicon substrate to be etched, and the silicon substrate to be etched and the monitor film are simultaneously etched. A method for etching a silicon-based substrate, wherein the etching amount of the silicon-based substrate to be etched is controlled by monitoring the degree of etching of the monitor film.
【請求項2】モニタ膜がエッチング除去される時点をも
って被エッチングシリコン系基板のエッチング終点を除
去する構成としたことを特徴とする請求項1に記載のシ
リコン系基板のエッチング方法。
2. The method for etching a silicon-based substrate according to claim 1, wherein the etching end point of the silicon-based substrate to be etched is removed when the monitor film is removed by etching.
【請求項3】被エッチングシリコン系基板がシリコン基
板であり、モニタ膜がポリシリコンまたはアモルファス
シリコンにより形成されたものであることを特徴とする
請求項1または2に記載のシリコン系基板のエッチング
方法。
3. The method for etching a silicon-based substrate according to claim 1, wherein the silicon-based substrate to be etched is a silicon substrate and the monitor film is formed of polysilicon or amorphous silicon. .
【請求項4】エッチングが、素子分離用絶縁部形成のた
めの基板のエッチングであることを特徴とする請求項1
ないし3のいずれかに記載のシリコン系基板のエッチン
グ方法。
4. The etching according to claim 1, wherein the etching is etching of a substrate for forming an insulating portion for element isolation.
4. The method for etching a silicon-based substrate according to any one of 3 to 3.
【請求項5】エッチングが、トレンチキャパシタまたは
接続孔形成のための基板のエッチングであることを特徴
とする請求項1ないし3のいずれかに記載のシリコン系
基板のエッチング方法。
5. The method of etching a silicon-based substrate according to claim 1, wherein the etching is etching of a substrate for forming a trench capacitor or a connection hole.
【請求項6】シリコン系基板をエッチングするエッチン
グ装置において、 被エッチング材が、被エッチングシリコン系基板上に、
該被エッチングシリコン系基板の材料とは異種のシリコ
ン系材料によりモニタ膜を形成したものであり、 かつ、該モニタ膜のエッチング時の発光スペクトルを検
知するモニタ手段を備えることを特徴とするシリコン系
基板のエッチング装置。
6. An etching apparatus for etching a silicon-based substrate, wherein the material to be etched is on the silicon-based substrate to be etched.
A monitor film is formed of a silicon material different from the material of the silicon substrate to be etched, and a monitor means for detecting an emission spectrum of the monitor film during etching is provided. Substrate etching equipment.
JP3344694A 1994-03-03 1994-03-03 Method and apparatus for etching silicon substrate Pending JPH07245291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3344694A JPH07245291A (en) 1994-03-03 1994-03-03 Method and apparatus for etching silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3344694A JPH07245291A (en) 1994-03-03 1994-03-03 Method and apparatus for etching silicon substrate

Publications (1)

Publication Number Publication Date
JPH07245291A true JPH07245291A (en) 1995-09-19

Family

ID=12386769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344694A Pending JPH07245291A (en) 1994-03-03 1994-03-03 Method and apparatus for etching silicon substrate

Country Status (1)

Country Link
JP (1) JPH07245291A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265316B1 (en) 1998-04-03 2001-07-24 Nec Corporation Etching method
JP2005322880A (en) * 2004-05-06 2005-11-17 Hynix Semiconductor Inc Method of manufacturing semiconductor element having recessed channel region
WO2009099232A1 (en) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. Semiconductor manufacturing method
JP2010251678A (en) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd Method of manufacturing semiconductor device
US8026141B2 (en) 2008-02-08 2011-09-27 Unisantis Electronics (Japan) Ltd. Method of producing semiconductor
JP5258121B2 (en) * 2008-02-08 2013-08-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Semiconductor manufacturing method
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265316B1 (en) 1998-04-03 2001-07-24 Nec Corporation Etching method
JP2005322880A (en) * 2004-05-06 2005-11-17 Hynix Semiconductor Inc Method of manufacturing semiconductor element having recessed channel region
JP4610323B2 (en) * 2004-05-06 2011-01-12 株式会社ハイニックスセミコンダクター Manufacturing method of semiconductor device having recess channel region
KR101113821B1 (en) * 2008-02-08 2012-02-29 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 Semiconductor manufacturing method
WO2009099232A1 (en) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. Semiconductor manufacturing method
WO2009098778A1 (en) * 2008-02-08 2009-08-13 Unisantis Electronics (Japan) Ltd. Semiconductor manufactiring method
US8026141B2 (en) 2008-02-08 2011-09-27 Unisantis Electronics (Japan) Ltd. Method of producing semiconductor
JP5258121B2 (en) * 2008-02-08 2013-08-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Semiconductor manufacturing method
US8519475B2 (en) 2009-04-20 2013-08-27 Unisantis Electronics Singapore Pte Ltd. Semiconductor device
US8080458B2 (en) 2009-04-20 2011-12-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and manufacturing method thereof
JP2010251678A (en) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd Method of manufacturing semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US9691896B2 (en) 2011-11-09 2017-06-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9614075B2 (en) 2011-11-09 2017-04-04 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8890236B1 (en) 2012-05-17 2014-11-18 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9048315B2 (en) 2012-05-17 2015-06-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9299786B2 (en) 2012-05-17 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9153660B2 (en) 2012-05-17 2015-10-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9029923B2 (en) 2012-05-18 2015-05-12 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9202922B2 (en) 2012-05-18 2015-12-01 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9246001B2 (en) 2012-05-18 2016-01-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9252276B2 (en) 2012-05-18 2016-02-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9054085B2 (en) 2012-05-18 2015-06-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9406768B2 (en) 2012-05-18 2016-08-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9437732B2 (en) 2012-05-18 2016-09-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9466683B2 (en) 2012-05-18 2016-10-11 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9601618B2 (en) 2012-05-18 2017-03-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9666728B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9666712B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8823066B2 (en) 2012-05-18 2014-09-02 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
JP3033412B2 (en) Method for manufacturing semiconductor device
JP2762976B2 (en) Method for manufacturing semiconductor device
JP2531492B2 (en) Method of forming stress relief shaped trench corners in an SOI wafer
JPH03129854A (en) Manufacture of semiconductor device
JPH05121379A (en) Method of manufacturing semiconductor device
JP2008547238A (en) Method for forming a semiconductor structure
JPH07245291A (en) Method and apparatus for etching silicon substrate
US5369052A (en) Method of forming dual field oxide isolation
KR940009759A (en) Field oxide film formation method of a semiconductor device
JP2720785B2 (en) Method for manufacturing semiconductor device
US5866435A (en) Methods of fabricating profiled device isolation trenches in integrated circuits
US5658821A (en) Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage
US5977608A (en) Modified poly-buffered isolation
JPH04370929A (en) Dry etching method
KR970013189A (en) Device isolation method of semiconductor integrated circuit
JPH01184852A (en) Vlsi process masked with spacer
KR0179290B1 (en) Method of forming isolation oxide film of semiconductor device
KR920007356B1 (en) Method of fabricating isolation using a trench
JPS63292645A (en) Formation of trench isolation in semiconductor device
JPH04277649A (en) Manufacture of semiconductor device
KR970008482A (en) Semiconductor Device Device Separation Method
JPH01105567A (en) Forming method for capacitor
JPH05304203A (en) Fabrication of semiconductor device
JPS61180448A (en) Manufacture of semiconductor device
KR980012264A (en) Pulley recessed LOCOS isolation method