KR980012264A - Pulley recessed LOCOS isolation method - Google Patents
Pulley recessed LOCOS isolation method Download PDFInfo
- Publication number
- KR980012264A KR980012264A KR1019960031108A KR19960031108A KR980012264A KR 980012264 A KR980012264 A KR 980012264A KR 1019960031108 A KR1019960031108 A KR 1019960031108A KR 19960031108 A KR19960031108 A KR 19960031108A KR 980012264 A KR980012264 A KR 980012264A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- polysilicon
- semiconductor substrate
- forming
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
균일한 리세스 깊이를 얻을 수 있는 풀리 리세스된 LOCOS 방법을 개시한다.Disclosed is a pulley recessed LOCOS method capable of achieving a uniform recess depth.
풀리 리세스된 LOCOS 기법으로 소자 분리막을 형성하는 반도체 제조 방법에 있어서, 반도체 기판위에 패드 산화막, 질화막 및 산화막을 차례로 형성하는 단계; 상기 결과물 상에 반도체 기판을 식각할 깊이 만큼의 폴리 실리콘막을 추가로 더 형성하는 단계; 기판 전면에 포토 레지스트를 형성하고 사진 식각 공정을 통하여 상기 산화막, 질화막 및 상기 패드 산화막을 차례로 패터닝하여 활성영역을 정의하는 단계; 상기 포토 레지스터막을 제거하는 단계; 및 상기 폴리 실리콘막을 식각함과 동시에 반도체 기판이 식각되는 단계를 포함하는 것을 특징으로 하는 균일한 리세스 깊이를 얻을 수 있는 풀리 리세스된 LOCOS 방법을 제공하는 것이다. 따라서, 본 발명에 의한 풀리 리세스된 LOCOS 방법은 기판 실리콘이 식각되는 깊이가 최상 폴리 실리콘의 두께에 의존하게 되며, 폴리 실리콘과 산화막은 10:1 이상의 높은 선택비를 갖고 있기 때문에 시간제에 의한 식각 방법에 비해 높은 리세스 깊이 균일성을 확보할 수 있게 된다.A semiconductor manufacturing method for forming a device isolation film by a pulsed recessed LOCOS technique, comprising: forming a pad oxide film, a nitride film and an oxide film on a semiconductor substrate; Further forming a polysilicon film on the resultant to a depth for etching the semiconductor substrate; Forming a photoresist on the entire surface of the substrate, sequentially patterning the oxide film, the nitride film, and the pad oxide film through a photolithography process to define an active region; Removing the photoresist film; And etching the polysilicon film and simultaneously etching the semiconductor substrate. The present invention also provides a method of manufacturing a pulley recessed LOCOS method capable of obtaining a uniform recess depth. Therefore, in the pulley recessed LOCOS method according to the present invention, the depth at which the substrate silicon is etched depends on the thickness of the highest polysilicon, and since the polysilicon and the oxide film have a high selectivity of 10: 1 or more, It is possible to secure a high recess depth uniformity in comparison with the conventional method.
Description
본 발명은 풀리 리세스된 로코스 절연(fully Recessed LOCOS isolation) 방법에 관한 것으로, 균일한 리세스(recess) 깊이를 얻는 풀리 리세스된 로코스 절연 방법에 관한 것이다.The present invention relates to a fully reclaimed LOCOS isolation method and relates to a pulley recessed LOCOS isolation method that achieves a uniform recess depth.
최근 반도체 장치의 소자 분리 영역은 주로 실리콘 기판의 부분산화법(local oxidation of silicon; 이하 "LOCOS"라 한다)을 사용하여 형성하였다. 여기서, LOCOS에 의한 소자 분리 방법은 소자가 형성될 활성 영역들 사이에 열산화 공정에 의해 두꺼운 필드 산화층을 국부적으로 성장시키는 방법이다. 그러나, 반도체 소자의 고집적화에 따라 소자와 소자간의 분리 기술인 LOCOS가 기술적인 한계에 직면하고, 이를 극복하기 위한 풀리 리세스된 LOCOS 기술이 진행되고 있다.Recently, the element isolation region of a semiconductor device is mainly formed by using a local oxidation of silicon (LOCOS). Here, the device isolation method using LOCOS is a method of locally growing a thick field oxide layer by a thermal oxidation process between active regions where devices are to be formed. However, as semiconductor devices become more highly integrated, LOCOS technology, which is a technology for separating devices and devices, faces technological limitations, and pulley recessed LOCOS technology is being developed to overcome these limitations.
도 1a 내지 도1b는 종래의 풀리 리세스된 LOCOS 방법을 설명하기 위한 단면도들이다.1A to 1B are cross-sectional views illustrating a conventional pulley recessed LOCOS method.
풀리 리세스된 LOCOS는 도 1a에서 보는 바와 같이 기판 실리콘(1)위에 패드 산화막(3) 및 실리콘 질화막(SiN:5)을 적층하고 패터닝한다. 계속해서 도 1b와 같이 기판 실리콘(1a)을 일정량 식각한다. 이후, 열 산화막을 성장시키면 소자간의 분리 간격이 증가해 소자 분리 내성이 향상된다. 이러한 장점 때문에 최근 각종 변형된 풀리 리세스된 LOCOS 소자분리 기술들이 제시되고 있다.The pulley-recessed LOCOS is formed by laminating a pad oxide film 3 and a silicon nitride film (SiN: 5) on a substrate silicon 1 and patterning it as shown in FIG. 1A. Subsequently, as shown in Fig. 1B, the substrate silicon 1a is etched by a predetermined amount. Thereafter, when the thermal oxide film is grown, the separation interval between the devices increases, and the device isolation resistance is improved. Due to these advantages, various modified pulley recessed LOCOS device isolation techniques have recently been proposed.
그러나, 이러한 리세스 LOCOS 기술은 열산화막 형성전 기판 실리콘을 건식 또는 습식식각 방법으로 각제 식각하기 때문에 리세스되는 깊이를 시간에 의해 제어할 수 밖에 없다. 시간 제어에 의한 식각 방법은 장비의 상태, 식각비등에 민감하기 때문에 식각 선택비를 갖는 다른 종류의 하지막을 끝점(end point)으로 잡고 식각하는 방법에 비해 균일도(uniformity)가 현저히 떨어진다. 풀리 리세스된 LOCOS에서의 리세스 깊이 불균일성은 버즈빅 침투(bird's beak encroachment)의 불균일성을 초래하며, 리세스 깊이가 얕은 부분에서는 소자 분리 내성이 떨어지고 깊이가 깊은 부분에서는 버즈빅(bird's beak)이 과다 성장하는 등의 문제점을 갖게 된다.However, since the recessed LOCOS technique etches the substrate silicon before the formation of the thermal oxide film by the dry or wet etching method, the recessed depth can not be controlled by time. Since the time-controlled etching method is sensitive to the state of the apparatus and the etching rate, the uniformity is significantly lower than the etching method in which the underlying film having the etching selectivity is held at the end point. The recessed depth non-uniformity in the pulley recessed LOCOS results in non-uniformity of the bird's beak encroachment, and in shallow recess depths the device isolation resistance is poor and in deep depths the bird's beak There is a problem such as excessive growth.
본 발명이 이루고자 하는 기술적 과제는, 풀리 리세스된 LOCOS의 종래 기술의 문제점을 해결하여 균일한 리세스 깊이를 얻을 수 있는 풀리 리세스된 LOCOS 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a pulley recessed LOCOS method capable of solving the problems of the prior art of pulley recessed LOCOS and achieving a uniform recess depth.
제1a도 내지 제1b도는 종래의 풀리 리세스된 LOCOS 방법을 설명하기 위한 단면도들.Figures 1a-1b are cross-sectional views illustrating a conventional pulley recessed LOCOS process.
제2a도 내지 제2c도는 본 발명에 의한 풀리 리세스된 LOCOS 방법을 설명하기 위한 단면도들.Figures 2a through 2c are cross-sectional views for explaining the pulley recessed LOCOS method according to the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
11 : 기판 실리콘 13 : 패드 산화막11: substrate silicon 13: pad oxide film
15 : 실리콘 질화막 17 : 산화막15: silicon nitride film 17: oxide film
19 : 폴리실리콘막 21 : 포토 레지스트막19: polysilicon film 21: photoresist film
상기 과제를 달성하기 위하여 본 발명은, 풀리 리세스된 LOCOS 기법으로 소자 분리막을 형성하는 반도체 제조 방법에 있어서, 반도체 기판위에 패드 산화막, 질화막 및 산화막을 차례로 형성하는 단계; 상기 결과물 상에 반도체 기판을 식각할 깊이 만큼의 폴리 실리콘막을 추가로 더 형성하는 단계; 기판 전면에 포토 레지스트를 형성하고 사진 식각 공정을 통하여 상기 산화막, 상기 질화막 및 상기 패드 산화막을 차례로 패터닝하여 활성영역을 정의하는 단계; 상기 포토 레지스터막을 제거하는 단계; 및 상기 폴리 실리콘막을 식각함과 동시에 반도체 기판이 식각되는 단계를 포함하는 것을 특징으로 하는 균일한 리세스 깊이를 얻을 수 있는 풀리 리세스된 LOCOS 방법을 제공하는 것이다.According to an aspect of the present invention, there is provided a semiconductor manufacturing method for forming a device isolation layer using a pulsed LOCOS technique, comprising: forming a pad oxide layer, a nitride layer, and an oxide layer on a semiconductor substrate; Further forming a polysilicon film on the resultant to a depth for etching the semiconductor substrate; Forming a photoresist on the entire surface of the substrate and sequentially patterning the oxide film, the nitride film, and the pad oxide film through a photolithography process to define an active region; Removing the photoresist film; And etching the polysilicon film and simultaneously etching the semiconductor substrate. The present invention also provides a method of manufacturing a pulley recessed LOCOS method capable of obtaining a uniform recess depth.
상기 산화막은 열산화막으로 성장시키거나 CVD로 증착할 수 있다.The oxide film may be grown as a thermal oxide film or deposited by CVD.
상기 반도체 기판 식각시 최상 폴리 실리콘이 함께 식각되며 질화막위의 산화막에서 식각이 저지되는 끝점으로 한다.When the semiconductor substrate is etched, the top polysilicon is etched together with the etch stopper in the oxide film on the nitride film.
상기 반도체 기판이 식각되는 깊이는 최상 폴리 실리콘의 두께에 의존한다.The depth at which the semiconductor substrate is etched depends on the thickness of the top polysilicon.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2b는 본 발명에 의한 풀리 리세스된 LOCOS 방법을 설명하기 위한 단면도들이다.FIGS. 2A and 2B are cross-sectional views illustrating a pulley recessed LOCOS method according to the present invention.
실리콘 기판위에 풀리 리세스된 LOCOS 기법으로 소자 분리막을 형성하는 반도체 장치 제조 방법은 다음과 같다.A semiconductor device manufacturing method for forming a device isolation film by a LOCOS technique pulley-recessed on a silicon substrate is as follows.
기판 실리콘(11) 위에 패드 산화막(13)을 성장시키고 열산화 방지용 실리콘 질화막(SiN)을 적층한다. 이후 베어(bare) 실리콘에서 산화막이 1000∼3000Å성장되는 조건으로 열산화막을 성장시키면 실리콘 질화막(SiN:15)위에서는 50∼150Å 정도의 두께로 산화막(17)이 성장된다. 이 산화막은 열산화막 성장 방법외에 CVD기법으로 산화막을 얇게 증착해도 무방하다. 이후, 기판 실리콘의 리세스 깊이량 만큼의 두께로 폴리 실리콘(19)을 적층한다.(도 2a)A pad oxide film 13 is grown on the substrate silicon 11 and a silicon nitride film (SiN) for preventing thermal oxidation is laminated. Thereafter, when a thermal oxide film is grown under the condition that an oxide film is grown to 1000 to 3000 angstroms in bare silicon, the oxide film 17 is grown to a thickness of about 50 to 150 angstroms on the silicon nitride film (SiN: 15). In addition to the thermal oxide film growth method, the oxide film may be thinly deposited by CVD. Thereafter, the polysilicon 19 is laminated to a thickness corresponding to the recess depth of the substrate silicon (Fig. 2A)
계속해서, 기판 전면에 포토 레지스트를 형성하고 사진 식각 공정을 통하여 상기 산화막, 상기 질화막 및 상기 패드 산화막을 차례로 패터닝하여 활성 영역과 필드를 정의한다(도 2b).Next, a photoresist is formed on the entire surface of the substrate, and the oxide film, the nitride film, and the pad oxide film are sequentially patterned through a photolithography process to define active regions and fields (FIG. 2B).
패드 산화막까지 패터닝한 후 포토 레지스트막(21)을 제거하면 폴리 실리콘/산화막/실리콘 질화막/패드 산화막/실리콘 기판의 구조가 된다. 이때, 기판 실리콘을 식각하여 리세스 구조를 만들게 되는데, 활성 영역 위에 적층되어 있는 폴리 실리콘이 함께 식각되며 폴리 실리콘의 하지 산화막(17a)을 끝점(end point)으로 잡아 기판 실리콘을 식각할 수 있게 된다.(도 2c)After the pad oxide film is patterned, the photoresist film 21 is removed to form a polysilicon / oxide film / silicon nitride film / pad oxide film / silicon substrate structure. At this time, the substrate silicon is etched to form the recess structure. The polysilicon deposited on the active region is etched together with the underlying oxide film 17a of the polysilicon as an end point, thereby etching the substrate silicon . (Figure 2c)
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.It is obvious that the present invention is not limited to the above embodiments and that many modifications are possible within the technical scope of the present invention by those skilled in the art.
본 발명에 의한 풀리 리세스된 LOCOS 방법은 기판 실리콘이 식각되는 깊이가 최상 폴리 실리콘의 두께에 의존하게 되며, 폴리 실리콘과 산화막은 10:1 이상의 높은 선택비를 갖고 있기 때문에 시간제에 의한 식각 방법에 비해 높은 리세스 깊이 균일성을 확보할 수 있게 된다.In the pulley recessed LOCOS method according to the present invention, the depth at which the substrate silicon is etched depends on the thickness of the best polysilicon, and since the polysilicon and the oxide film have a high selectivity ratio of 10: 1 or more, The recess recess depth uniformity can be secured.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031108A KR980012264A (en) | 1996-07-29 | 1996-07-29 | Pulley recessed LOCOS isolation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031108A KR980012264A (en) | 1996-07-29 | 1996-07-29 | Pulley recessed LOCOS isolation method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980012264A true KR980012264A (en) | 1998-04-30 |
Family
ID=66249960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031108A KR980012264A (en) | 1996-07-29 | 1996-07-29 | Pulley recessed LOCOS isolation method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980012264A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761540B1 (en) * | 2005-07-13 | 2007-09-27 | 매그나칩 반도체 유한회사 | Method for forming the trench of semiconductor device |
-
1996
- 1996-07-29 KR KR1019960031108A patent/KR980012264A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761540B1 (en) * | 2005-07-13 | 2007-09-27 | 매그나칩 반도체 유한회사 | Method for forming the trench of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6080637A (en) | Shallow trench isolation technology to eliminate a kink effect | |
JPH0645432A (en) | Semiconductor treatment method for formation of substrate isolation trench | |
US6224466B1 (en) | Methods of polishing materials, methods of slowing a rate of material removal of a polishing process | |
US5004703A (en) | Multiple trench semiconductor structure method | |
US5371036A (en) | Locos technology with narrow silicon trench | |
US5192706A (en) | Method for semiconductor isolation | |
US5061653A (en) | Trench isolation process | |
US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
US6242322B1 (en) | Method for forming shallow trench isolation filled with high-density plasma oxide layer | |
KR970013204A (en) | Trench Formation Method Using Spacer | |
KR980012264A (en) | Pulley recessed LOCOS isolation method | |
US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
JPH1092806A (en) | Method of forming semiconductor element isolation region | |
KR100203894B1 (en) | Method of forming an element isolation film in a semiconductor device | |
US6225186B1 (en) | Method for fabricating LOCOS isolation | |
KR0144911B1 (en) | Method of isolating the elements of the semiconductor device | |
KR100214530B1 (en) | Method for forming trench element isolation structure | |
KR19990015463A (en) | Trench element isolation method for semiconductor devices | |
US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
KR100253268B1 (en) | Semiconductor element isolation method | |
KR100240271B1 (en) | Manufacturing method of semiconductor device | |
KR940003222B1 (en) | Prevention method for isolation birds beak by using mlr-structure | |
KR0131367B1 (en) | Method of forming field oxide film on the semiconductor device | |
KR100249319B1 (en) | Semiconductor element isolating method using sti | |
KR0172729B1 (en) | Method for forming field oxide film of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |