JPH0114698B2 - - Google Patents

Info

Publication number
JPH0114698B2
JPH0114698B2 JP54018629A JP1862979A JPH0114698B2 JP H0114698 B2 JPH0114698 B2 JP H0114698B2 JP 54018629 A JP54018629 A JP 54018629A JP 1862979 A JP1862979 A JP 1862979A JP H0114698 B2 JPH0114698 B2 JP H0114698B2
Authority
JP
Japan
Prior art keywords
etching
etched
film
silicon film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54018629A
Other languages
Japanese (ja)
Other versions
JPS55111134A (en
Inventor
Yukio Sonobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1862979A priority Critical patent/JPS55111134A/en
Publication of JPS55111134A publication Critical patent/JPS55111134A/en
Publication of JPH0114698B2 publication Critical patent/JPH0114698B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明はガスプラズマエツチング方法に関す
るもので、所望のエツチング終了付近でエツチン
グ速度を変化させ、過剰な基板のエツチング或は
被エツチングを制御する方法に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gas plasma etching method, and a method for controlling excessive etching or etching of a substrate by changing the etching rate near the end of desired etching.

ガスプラズマエツチングは、硅素化合物の薄膜
或はクロム等の金属膜のパターン形成手段として
よく使用されている。特に半導体集積回路の製造
工程中における硅素化合物のパターン形成におい
て、従来より知られた薬品によるエツチングに較
べて、エツチングマスクとしてのフオトレジスト
と被エツチング物質との付着性がパターンの形成
精度に影響を与える度合の低いこと、および多結
晶シリコン膜或はシリコン窒化膜(Si3N4)等の
エツチングが簡略であること等により、半導体集
積回路の製造技術として不可欠なものとなつてい
る。しかし、高集積度回路素子においては、3〜
4μm幅以下の硅素化合物等のパターン形成が必
要とされており、そのパターン精度は、0.5μm程
度の薄膜のエツチングにおいて、標準偏差値で
0.1μm程度が要求されており、通常のガスプラズ
マエツチングにおいてさえも非常に困難となつて
いる。
Gas plasma etching is often used as a means of patterning thin films of silicon compounds or films of metals such as chromium. In particular, when forming patterns on silicon compounds during the manufacturing process of semiconductor integrated circuits, the adhesion between the photoresist as an etching mask and the material to be etched has a greater influence on pattern formation accuracy than etching with conventionally known chemicals. It has become indispensable as a manufacturing technology for semiconductor integrated circuits because of its low degree of etching and the simple etching of polycrystalline silicon films or silicon nitride films (Si 3 N 4 ). However, in highly integrated circuit elements, 3~
It is necessary to form patterns of silicon compounds, etc., with a width of 4 μm or less, and the pattern accuracy is within the standard deviation value when etching a thin film of about 0.5 μm.
A thickness of about 0.1 μm is required, which is extremely difficult even in normal gas plasma etching.

例えば、第1図は、フレオン(CF4)ガスに5
%の酸素(O2)を混合したガスを用いて、ガス
圧を0.4Torr、プラズマ放電出力を200ワツト、
反応管内部の温度を130℃の条件で、シリコンウ
エハ上に熱酸化膜(SiO2)を成長させ、これを
下地として成長させた0.5μm厚の多結晶シリコン
膜を、ネガ型フオトレジストをエツチングマスク
に使用して、エツチングを行つた時のエツチング
時間と多結晶シリコン膜のパターン寸法の変化量
の相関図である。第1図中、1aはフオトレジス
トのパターン寸法、1bは0.5μm厚の多結晶シリ
コン膜のエツチングが完了した点、1cはエツチ
ング完了点1bより更に10秒過剰にエツチングを
進行させた点である。第2図は、エツチングの経
過を、第1図の各点1a,1b,1cに対応させ
て示す断面図であり、a図、b図およびc図がそ
れぞれ第1図の点1a,1bおよび1cの状態を
示す。
For example, Fig. 1 shows that Freon (CF 4 ) gas contains 5
Using a gas mixed with % oxygen (O 2 ), the gas pressure was 0.4 Torr, the plasma discharge output was 200 Watts,
A thermal oxide film (SiO 2 ) was grown on the silicon wafer at a temperature of 130°C inside the reaction tube, and a 0.5 μm thick polycrystalline silicon film was grown using this as a base, and the negative photoresist was etched. FIG. 4 is a correlation diagram between the etching time and the amount of change in pattern dimensions of a polycrystalline silicon film when etching is performed using the mask. In Figure 1, 1a is the pattern dimension of the photoresist, 1b is the point at which etching of the 0.5 μm thick polycrystalline silicon film has been completed, and 1c is the point at which etching has proceeded for an additional 10 seconds beyond the etching completion point 1b. . FIG. 2 is a sectional view showing the progress of etching in correspondence with points 1a, 1b, and 1c in FIG. The state of 1c is shown.

第2図中、2はフオトレジストからなるエツチ
ングマスク、3は多結晶シリコン膜、4は下地の
熱酸化膜、5はシリコン基板である。第1図の1
aから1bまでは膜厚に応じたエツチング時間と
寸法の変化量を示しており、58秒のエツチング時
間で0.9μmの寸法変化量であるが、1bから1c
はわずか10秒の過剰エツチングで0.8μmの寸法変
化量を示している。
In FIG. 2, 2 is an etching mask made of photoresist, 3 is a polycrystalline silicon film, 4 is an underlying thermal oxide film, and 5 is a silicon substrate. 1 in Figure 1
From a to 1b shows the etching time and dimensional change depending on the film thickness, and the dimensional change is 0.9 μm with an etching time of 58 seconds, but from 1b to 1c
shows a dimensional change of 0.8 μm after only 10 seconds of excessive etching.

このような特性から、エツチング終了点の決定
には、多結晶シリコン膜3の膜厚の不均一性或は
サイクル間の不均一性を考慮すると、3〜4μm
のパターン寸法の形成における前述の要求精度を
達成することは非常に困難である。なお、第1図
の寸法変化量がエツチング終了付近で大きな変曲
点を持つ原因は、反応系内の被エツチング試料面
積が減少すると、試料面積にほぼ比例してエツチ
ング速度が増加する現象として考えられる。つま
りエツチング終了点より被エツチング物質の露出
している面積はパターンの断面に限られてくるた
め、過剰なエツチングは急激なサイドエツチの現
象として現われる。
Based on these characteristics, when determining the etching end point, it is necessary to take into consideration the non-uniformity of the film thickness of the polycrystalline silicon film 3 or the non-uniformity between cycles.
It is very difficult to achieve the above-mentioned required precision in forming pattern dimensions. The reason why the dimensional change in Figure 1 has a large inflection point near the end of etching is thought to be due to the phenomenon that when the area of the sample to be etched in the reaction system decreases, the etching rate increases approximately in proportion to the area of the sample. It will be done. In other words, since the exposed area of the material to be etched is limited to the cross section of the pattern from the end point of etching, excessive etching appears as a phenomenon of rapid side etching.

これを裏付ける特性として、第3図に各種硅素
化合物の面積依存性によるエツチング速度を示
す。第3図中、線6は多結晶シリコン膜、7は単
結晶シリコン膜、8はシリコン窒化膜(Si3N4)、
9はシリコン熱酸化膜(SiO2)である。フレオ
ンガスプラズマで反応速度の大きい硅素化合物ほ
どわずかな被エツチング面積でエツチング速度の
面積依存性が大きく現われれている。
As a characteristic that supports this, FIG. 3 shows the etching rate depending on the area dependence of various silicon compounds. In FIG. 3, line 6 is a polycrystalline silicon film, 7 is a single crystal silicon film, 8 is a silicon nitride film (Si 3 N 4 ),
9 is a silicon thermal oxide film (SiO 2 ). The greater the silicon compound has a higher reaction rate in Freon gas plasma, the more the area dependence of the etching rate appears even when the area to be etched is small.

この発明は、前述の被エツチング試料面積とエ
ツチング速度の比例関係に着目し、被エツチング
膜のエツチング終了付近で反応系全体のエツチン
グ速度を低下させ、第1図に示されるエツチング
終了付近の寸法変化量の変曲点1bの角度を緩和
させることを目的とする。エツチング終了付近で
反応系全体のエツチング速度を低下させた場合、
単位時間当りの被エツチング物質のエツチング量
は低下し、比較的には第1図に示される変曲点1
bの寸法変化曲線の角度はより大となり、エツチ
ング終了点以降のサイドエツチングによる寸法変
化量のエツチング時間的制御に関して大きな余裕
が得られる。そしてまた、シリコンウエハ内のエ
ツチング進行の不均一、或は被エツチング物質の
膜厚の不均一等によりおよぼされるエツチング寸
法のバラツキの影響を緩和することが可能であ
る。連続的なエツチング工程において、反応系全
体のエツチング速度を変化させる方法は、ガスプ
ラズマエツチングの特性から次の方法等を取るこ
とが可能である。(1)は放電出力を変化させる。(2)
エツチヤントとしてのガスの導入量或はガスの種
類を変化させる。(3)反応系の真空度を変化させ
る。また、エツチング終了付近の検知は、次の方
法等で容易に確認が可能である。(1)ウエハ面のエ
ツチング進行状態を目視観察により判断する。(2)
プラズマ化学反応で発生する特定の波長光を光電
素子により検知し、その量で判断する。
This invention focuses on the above-mentioned proportional relationship between the area of the sample to be etched and the etching rate, and reduces the etching rate of the entire reaction system near the end of etching the film to be etched, thereby reducing the dimensional change near the end of etching shown in FIG. The purpose is to relax the angle of the inflection point 1b of the quantity. If the etching rate of the entire reaction system is reduced near the end of etching,
The etching amount of the material to be etched per unit time decreases, and relatively reaches the inflection point 1 shown in FIG.
The angle of the dimensional change curve b becomes larger, and a large margin is obtained in terms of etching time control of the amount of dimensional change due to side etching after the etching end point. Furthermore, it is possible to alleviate the influence of variations in etching dimensions caused by non-uniform etching progress within a silicon wafer or non-uniform film thickness of a material to be etched. In the continuous etching process, the etching rate of the entire reaction system can be changed by the following method depending on the characteristics of gas plasma etching. (1) changes the discharge output. (2)
The amount or type of gas introduced as an etchant is changed. (3) Change the degree of vacuum in the reaction system. Further, detection near the end of etching can be easily confirmed by the following method. (1) Determine the progress of etching on the wafer surface by visual observation. (2)
A photoelectric element detects light of a specific wavelength generated by a plasma chemical reaction, and judgments are made based on the amount of light.

次にこの発明の具体的な一実施例を示す。この
方法は、エツチング終了付近で、反応系全体のエ
ツチング速度の低下を、放電出力を低下すること
により達成した例である。第1図に示された条件
と同じに、すなわち導入ガスはフレオン(CF4
に5%の酸素を混合した混合ガスを用いてガス圧
を0.4Torrとし、反応管内部の温度を130℃の条
件で、0.5μm厚の多結晶シリコン膜をエツチング
する。初期放電出力は200ワツトとし、エツチン
グ終了付近は光電素子により検知し、フレオン
(CF4)と多結晶シリコンとの反応で生成する四
フツカシラン(SiF4)のプラズマ放電光(波長
9000Å付近)が最大値の70%に減少した時点で放
電出力を80ワツトに低下させる。第4図はこの方
法におけるエツチング時間と多結晶シリコン膜の
パターン寸法の変化量との相関図である。第4図
中、4aはエツチングマスクに用いたフオトレジ
ストのパターン寸法、4bは放電出力を低下させ
た点、4cはエツチング終了点である。エツチン
グ終了点4c以降の寸法変化量は、第1図に比較
して単位時間当り1/4に減少する。
Next, a specific embodiment of this invention will be shown. This method is an example in which the etching rate of the entire reaction system is reduced near the end of etching by reducing the discharge output. Same conditions as shown in Figure 1, i.e. the introduced gas is Freon (CF 4 ).
A polycrystalline silicon film with a thickness of 0.5 μm is etched using a mixed gas containing 5% oxygen at a gas pressure of 0.4 Torr and a temperature inside the reaction tube of 130° C. The initial discharge output was 200 watts , and near the end of etching was detected by a photoelectric element , the plasma discharge light (wavelength
When the discharge output (nearly 9000 Å) decreases to 70% of the maximum value, the discharge output is reduced to 80 watts. FIG. 4 is a correlation diagram between the etching time and the amount of change in pattern dimensions of the polycrystalline silicon film in this method. In FIG. 4, 4a is the pattern size of the photoresist used as an etching mask, 4b is the point at which the discharge output was reduced, and 4c is the etching end point. The amount of dimensional change after the etching end point 4c is reduced to 1/4 per unit time compared to FIG. 1.

以上の実施例では被エツチング物質として多結
晶シリコン膜を用いたが、第3図からわかるよう
に単結晶シリコン膜、シリコン窒化膜でも同様な
効果が得られる。
In the above embodiments, a polycrystalline silicon film was used as the material to be etched, but as can be seen from FIG. 3, the same effect can be obtained with a single crystal silicon film or a silicon nitride film.

このように、本方法を用いた場合は、反応系内
の被エツチング物質のエツチング終了時間の不均
一による部分的過剰エツチングの進行を緩和し、
フオトレジストパターン寸法からのエツチングに
よる被エツチング物質の寸法変化量をより少なく
することが可能であり、超微細パターンを用いた
半導体集積回路のパターン加工技術として有益で
ある。
In this way, when this method is used, the progress of partial over-etching due to non-uniform etching completion time of the material to be etched in the reaction system is alleviated,
It is possible to further reduce the amount of dimensional change in the material to be etched due to etching from the photoresist pattern dimension, and it is useful as a pattern processing technique for semiconductor integrated circuits using ultra-fine patterns.

なお、この発明は、フレオンガスあるいはそれ
と他の不活性ガス、例えばヘリウム、アルゴンと
の混合ガスのプラズマを用いたエツチングにも適
用できることはいうまでもない。
It goes without saying that the present invention can also be applied to etching using plasma of Freon gas or a mixed gas of Freon gas and other inert gases such as helium and argon.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のガスプラズマエツチングにおけ
る多結晶シリコン膜のパターン寸法変化量とエツ
チング時間との相関図、第2図はガスプラズマエ
ツチングの経過を示す断面図、第3図は各種硅素
化合物のフレオンガスプラズマにおける被エツチ
ング物質のエツチング速度と面積依存との相関
図、第4図はこの発明の一実施例による多結晶シ
リコン膜のエツチングにおけるパターン寸法とエ
ツチング時間との相関図である。 図において、2はエツチングマスク、3は多結
晶シリコン膜、4は熱酸化膜、5はシリコン基板
である。なお、図中同一符号は同一または相当部
分を示す。
Figure 1 is a correlation diagram between the amount of change in pattern dimension of a polycrystalline silicon film and etching time in conventional gas plasma etching, Figure 2 is a cross-sectional view showing the progress of gas plasma etching, and Figure 3 is a graph of freon etching of various silicon compounds. FIG. 4 is a correlation diagram between etching rate and area dependence of a material to be etched in gas plasma. FIG. 4 is a correlation diagram between pattern size and etching time in etching a polycrystalline silicon film according to an embodiment of the present invention. In the figure, 2 is an etching mask, 3 is a polycrystalline silicon film, 4 is a thermal oxide film, and 5 is a silicon substrate. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 ガスプラズマによつて被エツチング物質をエ
ツチングする方法において、被エツチング物質と
して多結晶シリコン膜、単結晶シリコン膜、シリ
コン窒化膜等のエツチング速度の面積依存性が相
対的に大きいものを使用し、エツチング終了付近
以降でのエツチング速度の変化を略一定にするた
めに、エツチング系内のエネルギー状態或いはエ
ツチング種の量を低下させることを特徴とするガ
スプラズマエツチング方法。
1. In a method of etching a material to be etched with gas plasma, the material to be etched is a polycrystalline silicon film, a single crystal silicon film, a silicon nitride film, etc. whose etching rate has a relatively large dependence on area; A gas plasma etching method characterized in that the energy state within the etching system or the amount of etching species is reduced in order to keep the change in etching rate approximately constant after the end of etching.
JP1862979A 1979-02-19 1979-02-19 Method of gas plasma etching Granted JPS55111134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1862979A JPS55111134A (en) 1979-02-19 1979-02-19 Method of gas plasma etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1862979A JPS55111134A (en) 1979-02-19 1979-02-19 Method of gas plasma etching

Publications (2)

Publication Number Publication Date
JPS55111134A JPS55111134A (en) 1980-08-27
JPH0114698B2 true JPH0114698B2 (en) 1989-03-14

Family

ID=11976901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1862979A Granted JPS55111134A (en) 1979-02-19 1979-02-19 Method of gas plasma etching

Country Status (1)

Country Link
JP (1) JPS55111134A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117241A (en) * 1981-01-13 1982-07-21 Matsushita Electric Ind Co Ltd Reactive ion etching method
JPH0666299B2 (en) * 1983-05-10 1994-08-24 株式会社東芝 Plasma etching method
JPH0622215B2 (en) * 1983-05-10 1994-03-23 株式会社東芝 Plasma etching method
JPS6062124A (en) * 1983-09-14 1985-04-10 Toshiba Corp Reactive-ion etching method
JP2590472B2 (en) * 1987-03-27 1997-03-12 ソニー株式会社 Etching method
JPH0529471A (en) * 1991-07-25 1993-02-05 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH08172081A (en) * 1995-08-28 1996-07-02 Hitachi Ltd Plasma surface treater

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326674A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Plasma etching
JPS5328378A (en) * 1976-08-27 1978-03-16 Handotai Kenkyu Shinkokai Method of plasma etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326674A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Plasma etching
JPS5328378A (en) * 1976-08-27 1978-03-16 Handotai Kenkyu Shinkokai Method of plasma etching

Also Published As

Publication number Publication date
JPS55111134A (en) 1980-08-27

Similar Documents

Publication Publication Date Title
KR0170557B1 (en) Manufacture of semiconductor device
US5656128A (en) Reduction of reflection by amorphous carbon
US6569773B1 (en) Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine
JP2001308076A (en) Method of manufacturing semiconductor device
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
US5387312A (en) High selective nitride etch
JPH0114698B2 (en)
JPH0648680B2 (en) Gas mixture and method for selectively dry etching nitride insulating layers
JPH10242117A (en) Manufacture of semiconductor device
JPH05267249A (en) Dry etching method and dry etching apparatus
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
JP2864967B2 (en) Dry etching method for refractory metal film
JP2001230233A (en) Method for manufacturing semiconductor device
JPS61271839A (en) Pattern forming method
EP0848416A1 (en) An etch process
JPH031529A (en) Method and device for dry etching
JP3109059B2 (en) Dry etching method
JPH10261616A (en) Method of dry etching silicon nitride film
JPH08236506A (en) Manufacture of semiconductor device
JP3113040B2 (en) Method for manufacturing semiconductor device
JPH09293727A (en) Manufacture of semiconductor device
JPH07201830A (en) Manufacture of semiconductor device
JPH07321091A (en) Etching and wiring forming method
JPH07263406A (en) Method of manufacturing semiconductor device