JPH07201830A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07201830A
JPH07201830A JP35370793A JP35370793A JPH07201830A JP H07201830 A JPH07201830 A JP H07201830A JP 35370793 A JP35370793 A JP 35370793A JP 35370793 A JP35370793 A JP 35370793A JP H07201830 A JPH07201830 A JP H07201830A
Authority
JP
Japan
Prior art keywords
film
etching
polycrystalline silicon
silicide film
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35370793A
Other languages
Japanese (ja)
Other versions
JP2907314B2 (en
Inventor
Hideyuki Shoji
秀行 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5353707A priority Critical patent/JP2907314B2/en
Priority to GB9426147A priority patent/GB2285336A/en
Publication of JPH07201830A publication Critical patent/JPH07201830A/en
Application granted granted Critical
Publication of JP2907314B2 publication Critical patent/JP2907314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

PURPOSE:To etch a metal-silicide film very uniformly and etch polysilicon of the lower layer thereof without any loss of weight, in case of the etching of polycide. CONSTITUTION:On a silicon substrate 101, a silicon oxide film 102, a polycrystalline silicon film 103 and a tungsten-silicide film 104 are formed in succession, and thereon, the pattern of a photoresist film 105 is formed (a). The tungsten-silicide film 104 is etched in the conditions of Cl2: 20sccm, O2: 6sccm, He: 14sccm, pressure: 0.02Torr, and RF power density: 1.1W/cm<2> (b). Subsequently, the polycrystalline silicon film 103 is etched in the conditions of Cl2: 45sccm, HBr: 45sccm, O2: 1.2sccm, He: 2.8sccm, pressure: 0.1Torr, and RF power density: 0.82W/cm<2> (c).

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多結晶シリコン膜と金属シリサイド膜と
の複合膜、いわゆるポリサイド膜のドライエッチング方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a dry etching method for a so-called polycide film, which is a composite film of a polycrystalline silicon film and a metal silicide film.

【０００２】[0002]

【従来の技術】半導体デバイスにおいて、ゲート電極お
よびその配線の材料としては、自己整合技術を利用でき
安定した特性のトランジスタを形成することのできる多
結晶シリコンが用いられてきたが、半導体デバイスが微
細化されるにつれゲート配線材料の低抵抗化が求められ
るようになってきたため、これに応えるべく、多結晶シ
リコンよりシート抵抗が１桁低くかつ多結晶シリコンゲ
ートと同様の特性のトランジスタを形成することのでき
るポリサイド膜が採用されるようになってきている。そ
して、近年では半導体集積回路装置の微細化が一層進
み、そのためポリサイド膜も薄膜化されるようになって
きており、またそのパターニングも高精度化が要求され
るようになってきている。2. Description of the Related Art In a semiconductor device, as a material for a gate electrode and its wiring, polycrystalline silicon has been used, which is capable of utilizing a self-alignment technique and capable of forming a transistor having stable characteristics. As the gate wiring material is required to have lower resistance, the formation of transistors with sheet resistance one digit lower than that of polycrystalline silicon and characteristics similar to that of polycrystalline silicon gate is required to meet this demand. A polycide film that can be used is being adopted. In recent years, the miniaturization of semiconductor integrated circuit devices has further advanced, and as a result, the polycide film has become thinner, and the patterning of the polycide film has also been required to have higher accuracy.

【０００３】従来のポリサイド膜のエッチング技術とし
ては、特公昭６１−１６８２２８号公報に記載された方
法がある。これは、図１０（ａ）に示すように、シリコ
ン基板４０１上のシリコン酸化膜４０２上に多結晶シリ
コン膜４０３およびタングステンシリサイド膜４０４を
積層し、その上にパターン化されたフォトレジスト膜４
０５を形成した後、タングステンシリサイド膜４０４を
ＳＦ6 のようなフッ素を含むガスを用いてエッチング
し、続いて、多結晶シリコン膜４０３をＣｌ2 を含むガ
スでエッチングしてポリサイド膜をパターン化する２段
階エッチング方法である。As a conventional polycide film etching technique, there is a method described in Japanese Patent Publication No. 61-168228. This is because, as shown in FIG. 10A, a polycrystalline silicon film 403 and a tungsten silicide film 404 are laminated on a silicon oxide film 402 on a silicon substrate 401, and a patterned photoresist film 4 is formed thereon.
After forming 05, the tungsten silicide film 404 is etched using a gas containing fluorine such as SF 6 , and then the polycrystalline silicon film 403 is etched with a gas containing Cl 2 to pattern the polycide film. This is a two-step etching method.

【０００４】しかしＳＦ6 のようにフッ素を含むガスに
よるエッチングでは、多結晶シリコン膜のエッチング速
度は、金属シリサイド膜のエッチング速度の２倍以上で
あることから、金属シリサイド膜のエッチングから多結
晶シリコン膜のエッチングに切り替える前に、多結晶シ
リコン膜がエッチングされてしまうことが起こる。この
際に、図１０（ｂ）に示すように、多結晶シリコン膜に
サイドエッチングが生じてしまい、さらにフッ素を含む
ガスによるエッチングでは金属シリサイド膜とシリコン
酸化膜との選択比も１〜２と低いためにゲート酸化膜も
エッチングされてしまう。この問題は、デバイスの高集
積化、微細化により、ポリサイド膜の薄膜化が行われた
場合に一層深刻になる。However, in etching with a gas containing fluorine such as SF 6 , the etching rate of the polycrystalline silicon film is more than twice the etching rate of the metal silicide film. It may happen that the polycrystalline silicon film is etched before switching to film etching. At this time, as shown in FIG. 10B, side-etching occurs in the polycrystalline silicon film, and in the etching with a gas containing fluorine, the selection ratio between the metal silicide film and the silicon oxide film is 1 to 2. Since it is low, the gate oxide film is also etched. This problem becomes more serious when the polycide film is thinned due to high integration and miniaturization of the device.

【０００５】この問題を解決するものとして、特開平４
−１０５３２１号公報において提案された方法がある。
以下、これについて図１１を参照して説明する。まず、
図１１（ａ）に示すように、シリコン基板５０１上に熱
酸化によりシリコン酸化膜５０２を形成し、続いて、多
結晶シリコン膜５０３を２０００Å、タングステンシリ
サイド膜５０４を２０００Å成膜し、その上にフォトレ
ジスト膜５０５のパターンを形成する。As a means for solving this problem, Japanese Patent Laid-Open No. Hei 4
There is a method proposed in Japanese Patent Laid-Open No. 105321.
Hereinafter, this will be described with reference to FIG. First,
As shown in FIG. 11A, a silicon oxide film 502 is formed on a silicon substrate 501 by thermal oxidation, subsequently a polycrystalline silicon film 503 is formed in 2000 Å and a tungsten silicide film 504 is formed in 2000 Å, and a silicon oxide film 502 is formed thereon. A pattern of the photoresist film 505 is formed.

【０００６】この半導体基板を、平行平板型ＲＩＥ装置
内に装着し、基板温度を６０℃以上１５０℃以下に設定
して（実施例では８０℃）、まずタングステンシリサイ
ド膜５０４を、Ｃｌ2 ：８９sccm、Ｏ2 ：１１sccm、圧
力：０．０５Torr、ＲＦパワー密度：１．１Ｗ／cm2 の
条件でエッチングする［図１１（ｂ）］。タングステン
シリサイド膜５０４のエッチング終了後、続いて多結晶
シリコン膜５０３を、ＨＢｒ：１００sccm、圧力：０．
２Torr、ＲＦパワー密度：１．１Ｗ／cm2 の条件でエッ
チングする［図１１（ｃ）］。This semiconductor substrate is mounted in a parallel plate type RIE apparatus, and the substrate temperature is set to 60 ° C. or higher and 150 ° C. or lower (80 ° C. in the embodiment). First, the tungsten silicide film 504 is Cl 2 : 89 sccm. , O 2 : 11 sccm, pressure: 0.05 Torr, RF power density: 1.1 W / cm 2 [FIG. 11 (b)]. After the etching of the tungsten silicide film 504 is completed, the polycrystalline silicon film 503 is subsequently formed with HBr: 100 sccm, pressure: 0.
Etching is performed under the conditions of 2 Torr and RF power density: 1.1 W / cm 2 [FIG. 11 (c)].

【０００７】この方法は、金属シリサイド膜のＣｌ2 ／
Ｏ2 を用いたエッチングにおいて、基板温度を６０℃以
上に設定することにより、金属シリサイド膜のエッチン
グの均一性を向上させるとともに、多結晶シリコン膜の
エッチング速度を金属シリサイド膜のエッチング速度と
同等もしくはそれ以下にするものであり、これにより、
金属シリサイド膜のエッチング終了時に、多結晶シリコ
ン膜を十分に存在させておくようにすることができ、そ
の結果、図１１（ｃ）に示されるように、フォトレジス
ト膜５０５に対しサイドエッチングのない良好なポリサ
イドエッチングが可能となる。This method uses Cl 2 // of the metal silicide film.
In the etching using O 2 , by setting the substrate temperature at 60 ° C. or higher, the etching uniformity of the metal silicide film is improved and the etching rate of the polycrystalline silicon film is equal to or higher than the etching rate of the metal silicide film. Less than that,
At the end of etching the metal silicide film, the polycrystalline silicon film can be made to sufficiently exist, and as a result, as shown in FIG. 11C, there is no side etching for the photoresist film 505. Good polycide etching is possible.

【０００８】[0008]

【発明が解決しようとする課題】上述したＳＦ6 等のフ
ッ素を含むエッチャントを用いる第１の従来例では、金
属シリサイドのエッチング速度より多結晶シリコンのそ
れの方が速いため、金属シリサイド膜のエッチング終了
時に多結晶シリコンがなくなってしまい、多結晶シリコ
ン膜が大きくサイドエッチングされてしまうものであ
り、薄膜化されたポリサイドの微細加工には不向きの技
術であった。In the first conventional example using the above-described fluorine-containing etchant such as SF 6 , the etching speed of polycrystalline silicon is higher than that of metal silicide, and therefore the etching of the metal silicide film is performed. At the end of the process, the polycrystalline silicon is lost and the polycrystalline silicon film is largely side-etched, which is a technique unsuitable for fine processing of thinned polycide.

【０００９】また、金属シリサイド膜のエッチャントと
してＣｌ2 ／Ｏ2 を用い、基板温度を６０℃以上に設定
する第２の従来例では、基板温度を８０℃に設定したと
きには、タングステンシリサイド膜のエッチング速度を
約５０００Å／min 、多結晶シリコン膜のエッチング速
度を約５５００Å／min とすることができるが、タング
ステンシリサイド膜のエッチング均一性は±１５％程度
にまでしか改善されていない。そのため、タングステン
シリサイド膜のエッチング量はシリコン基板面内におい
て約±３００Å、つまり６００Åのばらつきが生じる。In the second conventional example in which Cl 2 / O 2 is used as the etchant for the metal silicide film and the substrate temperature is set to 60 ° C. or higher, the tungsten silicide film is etched when the substrate temperature is set to 80 ° C. Although the etching speed of the polycrystalline silicon film can be set to about 5000 Å / min and the etching speed of the polycrystalline silicon film can be set to about 5500 Å / min, the etching uniformity of the tungsten silicide film has been improved only to about ± 15%. Therefore, the etching amount of the tungsten silicide film has a variation of about ± 300 Å, that is, 600 Å in the surface of the silicon substrate.

【００１０】この程度のばらつきの場合、特開平４−１
０５３２１号公報に示されている、タングステンシリサ
イド膜２０００Å、多結晶シリコン膜２０００Å程度の
ポリサイド膜厚であればタングステンシリサイド膜のエ
ッチングが終了した時点で、多結晶シリコン膜の残膜は
１４００〜２０００Å程度となっており、良好なエッチ
ングが可能である。しかし、デバイスの高集積化、微細
化に伴い、例えばポリサイド膜厚がタングステンシリサ
イド膜１０００Å、多結晶シリコン膜５００Åと薄膜化
が行われた場合、特開平４−１０５３２１号公報で示さ
れているエッチング性能ではタングステンシリサイド膜
から多結晶シリコン膜のエッチングに切り替える際に、
多結晶シリコン膜の残膜は２００〜５００Åとなる。In the case of such a variation, Japanese Patent Application Laid-Open No. 4-1
If the tungsten silicide film 2000Å and the polycrystal silicon film 2000Å have a polycide film thickness of about 0.05Å, the remaining film of the polycrystal silicon film is about 1400 to 2000Å when the etching of the tungsten silicide film is finished. Therefore, good etching is possible. However, when the device is highly integrated and miniaturized, for example, when the polycide film is thinned to a tungsten silicide film 1000Å and a polycrystalline silicon film 500Å, the etching disclosed in JP-A-4-105321. In terms of performance, when switching from tungsten silicide film to etching of polycrystalline silicon film,
The residual film of the polycrystalline silicon film is 200 to 500 Å.

【００１１】しかし、実際のデバイスの製造工程におい
ては、例えばフィールド領域等の段差が存在するため
に、タングステンシリサイド膜を完全に除去するには、
更にエッチングを要することから、一部で多結晶シリコ
ン膜は完全に除去され、かつポリサイド膜の下地膜であ
るシリコン酸化膜もエッチングされてしまうという問題
が起こる。However, in the actual manufacturing process of the device, there is a step such as a field region. Therefore, in order to completely remove the tungsten silicide film,
Further, since the etching is required, there arises a problem that the polycrystalline silicon film is partially removed completely and the silicon oxide film which is the base film of the polycide film is also etched.

【００１２】したがって、この発明の目的とするところ
は、金属シリサイド膜と多結晶シリコン膜とのエッチン
グ選択性を高めるとともに金属シリサイド膜の面内エッ
チング均一性を高めることであり、これにより薄膜化さ
れたポリサイド膜を精度よく加工できるようにすること
である。Therefore, an object of the present invention is to enhance the etching selectivity between the metal silicide film and the polycrystalline silicon film and enhance the in-plane etching uniformity of the metal silicide film. It is to enable the polycide film to be processed accurately.

【００１３】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上に、多結晶シリコン
膜と金属シリサイド膜からなるポリサイド膜を形成する
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る工程と、Ｃｌ2 、Ｏ2 、Ｈｅを含む混合ガスにより前
記金属シリサイド膜をエッチングする工程と、を備える
半導体装置の製造方法が提供される。そして、好ましく
は、前記混合ガスのガス流量比は、Ｃｌ2 ：Ｏ2 ：Ｈｅ
＝１０：２〜４：６〜８になされ、またこの混合ガスの
圧力は０．０２Ｔｏｒｒ以下になされる。In order to achieve the above object, according to the present invention, a step of forming a polycide film made of a polycrystalline silicon film and a metal silicide film on a semiconductor substrate, and a step of forming a polycide film on the polycide film A method for manufacturing a semiconductor device is provided, which includes a step of selectively forming a mask material and a step of etching the metal silicide film with a mixed gas containing Cl 2 , O 2 , and He. And, preferably, the gas flow rate ratio of the mixed gas is Cl 2 : O 2 : He.
= 10: 2 to 4: 6 to 8 and the pressure of this mixed gas is set to 0.02 Torr or less.

【００１４】[0014]

【作用】本発明は、上記構成をもつことにより、金属シ
リサイド膜のエッチング均一性が向上し、かつ金属シリ
サイド膜の多結晶シリコンに対するエッチング選択性が
高められている。したがって、ポリサイド膜のパターニ
ングにおいて、金属シリサイド膜と多結晶シリコン膜と
の界面において、制御性の優れたエッチングを行うこと
が可能となり、ポリサイド膜の薄膜化に対しても良好な
エッチングを行うことが可能となる。According to the present invention, with the above structure, the etching uniformity of the metal silicide film is improved, and the etching selectivity of the metal silicide film with respect to polycrystalline silicon is improved. Therefore, in patterning the polycide film, it becomes possible to perform etching with excellent controllability at the interface between the metal silicide film and the polycrystalline silicon film, and it is possible to perform good etching even when the polycide film is thinned. It will be possible.

【００１５】図４は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスでタング
ステンシリサイド膜をエッチングした時のＨｅ流量依存
性を示している。同図から明らかなように、Ｈｅ流量が
１２〜１６sccmの範囲で±６〜７％と良好なエッチング
均一性が得られる。この結果より、Ｈｅを特定の量添加
することにより、良好なエッチング均一性が得られるこ
とが分かる。FIG. 4 shows the He flow rate dependence when the tungsten silicide film is etched with Cl 2 / O 2 / He gas. As is clear from the figure, good etching uniformity of ± 6 to 7% is obtained in the He flow rate range of 12 to 16 sccm. From this result, it is understood that good etching uniformity can be obtained by adding He in a specific amount.

【００１６】図５は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスによりエ
ッチングを行ったときの各被エッチング材に関するエッ
チング速度の圧力依存性を示している。この結果より圧
力を低圧化することにより、タングステンシリサイド膜
と多結晶シリコン膜とのエッチング速度が接近する傾向
にあることが分かる。FIG. 5 shows the pressure dependence of the etching rate for each material to be etched when etching is performed with Cl 2 / O 2 / He gas. From this result, it is understood that the etching rates of the tungsten silicide film and the polycrystalline silicon film tend to approach each other by lowering the pressure.

【００１７】また、図６は、Ｃｌ2 ／Ｏ2 ／Ｈｅガスに
よりエッチングを行ったときの各被エッチング材に関す
るエッチング速度のＣｌ2 流量依存性を示している。こ
の結果よりＣｌ2 流量を低減することによりタングステ
ンシリサイド膜と多結晶シリコン膜とのエッチング速度
が接近する傾向にあることが分かる。FIG. 6 shows the Cl 2 flow rate dependence of the etching rate for each material to be etched when etching is performed with Cl 2 / O 2 / He gas. From this result, it is understood that the etching rates of the tungsten silicide film and the polycrystalline silicon film tend to approach each other by decreasing the Cl 2 flow rate.

【００１８】薄膜化されたポリサイド膜のエッチングを
良好に行うには、タングステンシリサイド膜と多結晶シ
リコン膜との選択比、つまりタングステンシリサイド膜
のエッチング速度／多結晶シリコン膜のエッチング速度
を低下させればよいのであるから、上記図５、図６の結
果より、処理ガスの低圧化およびＣｌ2 流量の低減を行
うことにより本願発明の目的の達成が可能となることが
分かる。In order to satisfactorily etch the thinned polycide film, it is necessary to reduce the selection ratio of the tungsten silicide film and the polycrystalline silicon film, that is, the etching rate of the tungsten silicide film / the etching rate of the polycrystalline silicon film. From the results shown in FIGS. 5 and 6, it is understood that the object of the present invention can be achieved by lowering the pressure of the processing gas and reducing the Cl 2 flow rate.

【００１９】以上の所見に基づき、ガス流量比の最適化
条件を見いだすべく、ガスの低圧化およびＣｌ2 流量の
低減を行うとともにエッチング条件を変化させる実験を
重ねた。図７は、ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝
１０：３：７とし、混合ガスの圧力を０．０２Ｔｏｒｒ
と低圧化したときの、各被エッチング材のエッチング速
度およびエッチング速度均一性のＲＦパワー密度依存性
を示している。また、図８、図９は、それぞれ各被エッ
チング材のエッチング速度およびエッチング速度均一性
のＯ2 流量依存性、Ｈｅ流量依存性を示している。これ
らの結果より、ＲＦパワー密度が１．１Ｗ／cm2 の時、
ガス流量比を、Ｃｌ2 ：Ｏ2 ：Ｈｅ＝１０：２〜４：６
〜８と設定したときに、タングステンシリサイド膜と多
結晶シリコン膜のエッチング速度はそれぞれ約２０００
Å／min と等しくなり、また、約±６．５％のタングス
テンシリサイド膜のエッチング均一性が得られる。Based on the above findings, in order to find the optimum conditions for the gas flow rate ratio, experiments were repeated to lower the gas pressure and reduce the Cl 2 flow rate and to change the etching conditions. FIG. 7 shows the gas flow rate ratio as Cl 2 : O 2 : He =
10: 3: 7 and the pressure of the mixed gas is 0.02 Torr
Shows the RF power density dependence of the etching rate and the etching rate uniformity of each material to be etched when the pressure is reduced. 8 and 9 show the O 2 flow rate dependency and the He flow rate dependency of the etching rate and the etching rate uniformity of each material to be etched, respectively. From these results, when the RF power density is 1.1 W / cm 2 ,
The gas flow rate ratio is Cl 2 : O 2 : He = 10: 2 to 4: 6.
When set to ~ 8, the etching rates of the tungsten silicide film and the polycrystalline silicon film are each about 2000.
It becomes equal to Å / min, and the etching uniformity of the tungsten silicide film of about ± 6.5% can be obtained.

【００２０】したがって、このようにエッチング条件を
設定することにより、例えば、タングステンシリサイド
膜が１０００Å、多結晶シリコン膜が５００Åのポリサ
イド膜のエッチングする場合において、タングステンシ
リサイド膜のエッチングのばらつきをシリコン基板面内
において約±６５Å、つまり１３０Å程度とすることが
でき、タングステンシリサイド膜のエッチングが終了し
た時点での多結晶シリコン膜の残膜を３７０〜５００Å
程度とすることができるので、この残膜によりポリサイ
ド膜の薄膜化および面内段差に対しても十分対応が可能
である。Therefore, by setting the etching conditions in this way, for example, when etching a polycide film having a tungsten silicide film of 1000 Å and a polycrystal silicon film of 500 Å, variations in the etching of the tungsten silicide film are caused. Can be about ± 65Å, that is, about 130Å, and the residual film of the polycrystalline silicon film at the time when the etching of the tungsten silicide film is completed is 370 to 500Å
The residual film can sufficiently reduce the thickness of the polycide film and the in-plane step.

【００２１】[0021]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例のポリ
サイド膜のドライエッチング方法を示した半導体基板の
模式断面図である。初めに、図１（ａ）に示すように、
シリコン基板１０１上にシリコン酸化膜１０２を形成
し、続いて膜厚５００Åの多結晶シリコン膜１０３と、
膜厚１０００Åのタングステンシリサイド膜１０４とを
成膜し、その上にフォトレジスト膜１０５のパターンを
形成した。続いて、このシリコン基板を、図２に示す、
上部にガス供給機構、下部にガス排気口を有するチャン
バー２０１の内部に相対抗する２つの電極、上部電極２
０２、下部電極２０３を備え、下部電極２０２にマッチ
ングボックス２０４を介してＲＦ電源２０５が接続され
たカソードカップル型ＲＩＥ装置の下部電極２０３上に
載置し、エッチングを行う。Embodiments of the present invention will now be described with reference to the drawings. [First Embodiment] FIG. 1 is a schematic sectional view of a semiconductor substrate showing a dry etching method for a polycide film according to a first embodiment of the present invention. First, as shown in FIG.
A silicon oxide film 102 is formed on a silicon substrate 101, and then a polycrystalline silicon film 103 having a film thickness of 500Å is formed.
A tungsten silicide film 104 having a film thickness of 1000 Å was formed, and a pattern of the photoresist film 105 was formed thereon. Subsequently, this silicon substrate is shown in FIG.
Upper electrode 2 with two electrodes facing each other inside the chamber 201 having a gas supply mechanism in the upper part and a gas exhaust port in the lower part
02, the lower electrode 203, and the lower electrode 202 is mounted on the lower electrode 203 of the cathode-coupled RIE apparatus in which the RF power source 205 is connected to the lower electrode 202 via the matching box 204, and etching is performed.

【００２２】まず、タングステンシリサイド膜１０４
を、Ｃｌ2 ：２０sccm、Ｏ2 ：６sccm、Ｈｅ：１４scc
m、圧力：０．０２Torr、ＲＦパワー密度：１．１Ｗ／c
m2 の条件でエッチングする［図１（ｂ）］。次いで、
多結晶シリコン膜１０３を、Ｃｌ2 ：４５sccm、ＨＢ
ｒ：４５sccm、Ｏ2 ：１．２sccm、Ｈｅ：２．８sccm、
圧力：０．１Torr、ＲＦパワー密度：０．８２Ｗ／cm2
の条件でエッチングする［図１（ｃ）］。First, the tungsten silicide film 104
To Cl 2 : 20 sccm, O 2 : 6 sccm, He: 14 sccc
m, pressure: 0.02 Torr, RF power density: 1.1 W / c
Etching is performed under the condition of m 2 [FIG. 1 (b)]. Then
The polycrystalline silicon film 103 is formed with Cl 2 : 45 sccm, HB
r: 45 sccm, O 2 : 1.2 sccm, He: 2.8 sccm,
Pressure: 0.1 Torr, RF power density: 0.82 W / cm 2
Etching is performed under the condition [Fig. 1 (c)].

【００２３】上記条件のタングステンシリサイド膜のエ
ッチングでは、面内エッチング均一性が±６．５％と高
く、そのエッチング速度が多結晶シリコン膜のそれとほ
ぼ等しくかつ後述するように終点検知が容易であるの
で、図１（ｂ）に示すように、多結晶シリコン膜１０３
がそれ程エッチングされない状態においてタングステン
シリサイド膜１０４のエッチングを終了させることがで
きる。また、上記条件の多結晶シリコン膜のエッチング
では、下地シリコン酸化膜に対する選択比を約４０とす
ることができるので、結局、図１（ｃ）に示すように、
多結晶シリコン膜１０３にサイドエッチングがなく、か
つシリコン酸化膜１０２の残存性のよいポリサイド膜の
エッチングが可能である。In the etching of the tungsten silicide film under the above conditions, the in-plane etching uniformity is as high as ± 6.5%, the etching rate is almost equal to that of the polycrystalline silicon film, and the end point detection is easy as will be described later. Therefore, as shown in FIG. 1B, the polycrystalline silicon film 103
The etching of the tungsten silicide film 104 can be completed in a state in which the tungsten silicide film 104 is not etched so much. Further, in the etching of the polycrystalline silicon film under the above conditions, the selection ratio with respect to the underlying silicon oxide film can be set to about 40, and as a result, as shown in FIG.
It is possible to etch the polycide film in which the polycrystalline silicon film 103 has no side etching and the silicon oxide film 102 has a good residual property.

【００２４】エッチングの終点検出は、タングステンシ
リサイド膜と多結晶シリコン膜の界面に関しては発光波
長４４０ｎｍを、多結晶シリコン膜とシリコン酸化膜の
界面に関しては発光波長３０７．３ｎｍをモニタリング
することにより行う。本実施例においては、発光波長４
４０ｎｍの発光強度が増加して平坦になった時点を終点
としてタングステンシリサイド膜のエッチングを終了さ
せた。そしてその時点で、走査電子顕微鏡を用いて観察
を行ったところ、タングステンシリサイド膜は完全に除
去され、かつ多結晶シリコン膜のエッチング量は１００
Å以下であった。The end point of etching is detected by monitoring the emission wavelength of 440 nm at the interface between the tungsten silicide film and the polycrystalline silicon film and the emission wavelength of 307.3 nm at the interface between the polycrystalline silicon film and the silicon oxide film. In this embodiment, the emission wavelength is 4
The etching of the tungsten silicide film was terminated at the end point when the emission intensity of 40 nm increased and became flat. Then, at that time, when observed with a scanning electron microscope, the tungsten silicide film was completely removed and the etching amount of the polycrystalline silicon film was 100.
It was less than Å.

【００２５】［第２の実施例］図３は、本発明の第２実
施例のタングステンシリサイド膜のドライエッチング方
法を示した半導体基板の模式断面図である。初めに、図
３（ａ）に示すように、シリコン基板３０１上にシリコ
ン酸化膜３０２を形成し、続いて膜厚５００Åの多結晶
シリコン膜３０３、膜厚１０００Åのタングステンシリ
サイド膜３０４およびシリコン酸化膜３０６を順次成膜
し、その上にフォトレジスト膜３０５のパターンを形成
した。続いて、このシリコン基板を、図２に示したＲＩ
Ｅ装置の下部電極上に載置してエッチングを行う。[Second Embodiment] FIG. 3 is a schematic sectional view of a semiconductor substrate showing a dry etching method for a tungsten silicide film according to a second embodiment of the present invention. First, as shown in FIG. 3A, a silicon oxide film 302 is formed on a silicon substrate 301, and subsequently, a polycrystalline silicon film 303 having a film thickness of 500Å, a tungsten silicide film 304 having a film thickness of 1000Å and a silicon oxide film are formed. 306 was sequentially formed, and a pattern of the photoresist film 305 was formed thereon. Then, this silicon substrate is subjected to RI shown in FIG.
It is mounted on the lower electrode of the E device and etched.

【００２６】まず、シリコン酸化膜３０６を、ＣＦ4 ：
１００sccm、圧力：０．１Torr、ＲＦパワー密度：２．
７５Ｗ／cm2 の条件でエッチングし、次に、タングステ
ンシリサイド膜３０４を、Ｃｌ2 ：２０sccm、Ｏ2 ：６
sccm、Ｈｅ：１４sccm、圧力：０．０２Torr、ＲＦパワ
ー密度：１．１Ｗ／cm2 の条件でエッチングする［図３
（ｂ）］。次いで、例えばＯ2 プラズマ等によりフォト
レジスト膜３０５を除去する。次に、多結晶シリコン膜
３０３を、Ｃｌ2 ：４５sccm、ＨＢｒ：４５sccm、Ｏ
2 ：１．２sccm、Ｈｅ：２．８sccm、圧力：０．１Tor
r、ＲＦパワー密度：０．８２Ｗ／cm2 の条件でエッチ
ングする。この結果、図３（ｃ）に示すように、多結晶
シリコン膜３０３のサイドエッチングのない、シリコン
酸化膜３０２のエッチング量の少ない良好なポリサイド
エッチングができた。First, the silicon oxide film 306 is formed with CF 4 :
100 sccm, pressure: 0.1 Torr, RF power density: 2.
Etching is performed under the condition of 75 W / cm 2 , and then the tungsten silicide film 304 is formed with Cl 2 : 20 sccm and O 2 : 6:
Etching is performed under the conditions of sccm, He: 14 sccm, pressure: 0.02 Torr, RF power density: 1.1 W / cm 2 [FIG.
(B)]. Then, the photoresist film 305 is removed by, eg, O 2 plasma. Next, the polycrystalline silicon film 303 is formed with Cl 2 : 45 sccm, HBr: 45 sccm, O 2.
2 : 1.2 sccm, He: 2.8 sccm, pressure: 0.1 Tor
Etching is performed under the conditions of r and RF power density: 0.82 W / cm 2 . As a result, as shown in FIG. 3C, good polycide etching without the side etching of the polycrystalline silicon film 303 and with a small etching amount of the silicon oxide film 302 was achieved.

【００２７】本実施例では、多結晶シリコン膜のエッチ
ング前にフォトレジスト膜３０５を除去しており、ポリ
サイド膜の下地膜であるシリコン酸化膜３０２のエッチ
ングを、フォトレジストが存在しているときに比べて抑
制することが可能なので、選択性の優れたエッチングが
可能である。In this embodiment, the photoresist film 305 is removed before the etching of the polycrystalline silicon film, and the etching of the silicon oxide film 302 which is the base film of the polycide film is performed when the photoresist is present. Since it can be suppressed compared with the above, etching with excellent selectivity is possible.

【００２８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、実施例では、タングステン
シリサイド膜について説明したが、タングステンシリサ
イド膜に代え、例えばモリブデンシリサイド膜、チタン
シリサイド膜等の他の高融点金属シリサイド膜を用いて
も同様の結果を得ることができる。The preferred embodiment has been described above.
The present invention is not limited to these examples, and various modifications can be made without departing from the scope of the present invention. For example, although the tungsten silicide film has been described in the embodiments, similar results can be obtained by using another refractory metal silicide film such as a molybdenum silicide film or a titanium silicide film instead of the tungsten silicide film.

【００２９】[0029]

【発明の効果】以上説明したように、本発明は、ポリサ
イド膜のドライエッチングに際して、金属シリサイド膜
をＣｌ2 ／Ｏ2 ／Ｈｅの混合ガスを用いてエッチングす
るものであるので、金属シリサイド膜を、面内均一性高
くかつ下層の多結晶シリコンとの選択性を１程度にして
エッチングすることができる。したがって、本発明によ
れば、シリサイド膜が薄膜化された場合であっても、下
層の多結晶シリコン膜のエッチング量を少なくして金属
シリサイド膜のエッチングを終了することができ、多結
晶シリコン膜のサイドエッチングを少なくして高い精度
のポリサイド膜のパターニングが可能となる。また、本
発明によれば、金属シリサイド膜エッチング時にシリコ
ン酸化膜が露出されることがないので、下地シリコン酸
化膜の喪失乃至目減りを防止することができ信頼性の高
い、半導体装置を製造することが可能となる。As described above, according to the present invention, when the polycide film is dry-etched, the metal silicide film is etched using a mixed gas of Cl 2 / O 2 / He. It is possible to perform etching with high in-plane uniformity and a selectivity of about 1 with the polycrystalline silicon of the lower layer. Therefore, according to the present invention, even when the silicide film is thinned, the etching amount of the lower polycrystalline silicon film can be reduced to finish the etching of the metal silicide film. It is possible to pattern the polycide film with high accuracy by reducing the side etching of the film. Further, according to the present invention, since the silicon oxide film is not exposed during the etching of the metal silicide film, it is possible to prevent loss or loss of the underlying silicon oxide film and manufacture a highly reliable semiconductor device. Is possible.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。FIG. 1 is a process cross-sectional view showing a method for etching a polycide film according to a first embodiment of the present invention.

【図２】本発明の実施例において用いられるドライエッ
チング装置の断面図。FIG. 2 is a sectional view of a dry etching apparatus used in an embodiment of the present invention.

【図３】本発明の第２の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。FIG. 3 is a process sectional view showing a method for etching a polycide film according to a second embodiment of the present invention.

【図４】本発明の作用を説明するためのエッチング特性
図。FIG. 4 is an etching characteristic diagram for explaining the operation of the present invention.

【図５】本発明の作用を説明するためのエッチング特性
図。FIG. 5 is an etching characteristic diagram for explaining the operation of the present invention.

【図６】本発明の作用を説明するためのエッチング特性
図。FIG. 6 is an etching characteristic diagram for explaining the operation of the present invention.

【図７】本発明の作用を説明するためのエッチング特性
図。FIG. 7 is an etching characteristic diagram for explaining the operation of the present invention.

【図８】本発明の作用を説明するためのエッチング特性
図。FIG. 8 is an etching characteristic diagram for explaining the operation of the present invention.

【図９】本発明の作用を説明するためのエッチング特性
図。FIG. 9 is an etching characteristic diagram for explaining the operation of the present invention.

【図１０】第１の従来例を説明するための工程断面図。FIG. 10 is a process sectional view for explaining a first conventional example.

【図１１】第２の従来例を説明するための工程断面図。FIG. 11 is a process sectional view for explaining a second conventional example.

【符号の説明】[Explanation of symbols]

１０１、３０１、４０１、５０１ シリコン基板 １０２、３０２、３０６、４０２、５０２ シリコン酸
化膜 １０３、３０３、４０３、５０３ 多結晶シリコン膜 １０４、３０４、４０４、５０４ タングステンシリサ
イド膜 １０５、３０５、４０５、５０５ フォトレジスト膜 ２０１ チャンバー ２０２ 上部電極 ２０３ 下部電極 ２０４ マッチングボックス ２０５ ＲＦ電源101, 301, 401, 501 Silicon substrate 102, 302, 306, 402, 502 Silicon oxide film 103, 303, 403, 503 Polycrystalline silicon film 104, 304, 404, 504 Tungsten silicide film 105, 305, 405, 505 Photo Resist film 201 Chamber 202 Upper electrode 203 Lower electrode 204 Matching box 205 RF power supply

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板上に、多結晶シリコン膜と金
属シリサイド膜からなるポリサイド膜を形成する工程
と、該ポリサイド膜上に選択的にマスク材を形成する工
程と、Ｃｌ2 、Ｏ2 、Ｈｅを含む混合ガスにより前記金
属シリサイド膜をエッチングする工程と、を備える半導
体装置の製造方法。1. A step of forming a polycide film composed of a polycrystalline silicon film and a metal silicide film on a semiconductor substrate, a step of selectively forming a mask material on the polycide film, Cl 2 , O 2 , And a step of etching the metal silicide film with a mixed gas containing He. 【請求項２】 前記金属シリサイド膜のエッチングに用
いられる前記混合ガスのガス流量比が、Ｃｌ2 ：Ｏ2 ：
Ｈｅ＝１０：２〜４：６〜８であることを特徴とする請
求項１記載の半導体装置の製造方法。2. The gas flow rate ratio of the mixed gas used for etching the metal silicide film is Cl 2 : O 2 :
2. The method of manufacturing a semiconductor device according to claim 1, wherein He = 10: 2 to 4: 6 to 8. 【請求項３】 前記金属シリサイド膜をエッチングする
際の前記混合ガスの圧力が０．０２Ｔｏｒｒ以下である
ことを特徴とする請求項１記載の半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the pressure of the mixed gas when etching the metal silicide film is 0.02 Torr or less. 【請求項４】 前記金属シリサイド膜をエッチングする
際のＲＦパワー密度が１．１Ｗ／cm2 以上であることを
特徴とする請求項１記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein an RF power density when etching the metal silicide film is 1.1 W / cm 2 or more. 【請求項５】 前記金属シリサイド膜のエッチングの終
了後、ＨＢｒ、Ｏ2を含むガスにより前記多結晶シリコ
ン膜をエッチングすることを特徴とする請求項１記載の
半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the polycrystalline silicon film is etched with a gas containing HBr and O 2 after the etching of the metal silicide film is completed. 【請求項６】 前記金属シリサイド膜のエッチングの終
了後、Ｃｌ2 、ＨＢｒ、Ｏ2 、Ｈｅを含むガスにより前
記多結晶シリコン膜をエッチングすることを特徴とする
請求項１記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein after the etching of the metal silicide film is completed, the polycrystalline silicon film is etched with a gas containing Cl 2 , HBr, O 2 and He. Method. 【請求項７】 前記マスク材がフォトレジスト膜である
ことを特徴とする請求項１記載の半導体装置の製造方
法。7. The method of manufacturing a semiconductor device according to claim 1, wherein the mask material is a photoresist film. 【請求項８】 前記マスク材がフォトレジスト膜とシリ
コン酸化膜との複合膜であることを特徴とする請求項１
記載の半導体装置の製造方法。8. The mask material is a composite film of a photoresist film and a silicon oxide film.
A method for manufacturing a semiconductor device as described above. 【請求項９】 前記金属シリサイド膜のエッチング後に
前記フォトレジスト膜を除去し、その後に多結晶シリコ
ン膜をエッチングすることを特徴とする請求項８記載の
半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein the photoresist film is removed after etching the metal silicide film, and then the polycrystalline silicon film is etched.
JP5353707A 1993-12-30 1993-12-30 Method for manufacturing semiconductor device Expired - Lifetime JP2907314B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5353707A JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device
GB9426147A GB2285336A (en) 1993-12-30 1994-12-23 Polysilicon/silicide etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5353707A JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07201830A true JPH07201830A (en) 1995-08-04
JP2907314B2 JP2907314B2 (en) 1999-06-21

Family

ID=18432679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5353707A Expired - Lifetime JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2907314B2 (en)
GB (1) GB2285336A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274597B1 (en) * 1997-05-19 2001-02-01 윤종용 Etch gas composition of polycrystalline silicon layer and tungsten silicide layer for manufacturing semiconductor device and plasma etch method using the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880033A (en) * 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
JP3003657B2 (en) * 1997-12-24 2000-01-31 日本電気株式会社 Method for manufacturing semiconductor device
US6242362B1 (en) * 1999-08-04 2001-06-05 Taiwan Semiconductor Manufacturing Company Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429316A (en) * 1990-05-25 1992-01-31 Sony Corp Dry etching method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
US5167762A (en) * 1991-01-02 1992-12-01 Micron Technology, Inc. Anisotropic etch method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429316A (en) * 1990-05-25 1992-01-31 Sony Corp Dry etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274597B1 (en) * 1997-05-19 2001-02-01 윤종용 Etch gas composition of polycrystalline silicon layer and tungsten silicide layer for manufacturing semiconductor device and plasma etch method using the same

Also Published As

Publication number Publication date
JP2907314B2 (en) 1999-06-21
GB2285336A (en) 1995-07-05
GB9426147D0 (en) 1995-02-22

Similar Documents

Publication Publication Date Title
US5880035A (en) Dry etching method
KR20080086686A (en) Method for fabricating semiconductor device
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
JPH11186236A (en) Etching method
US6103137A (en) Method for etching oxide film in plasma etching system
JP2907314B2 (en) Method for manufacturing semiconductor device
JPH08321484A (en) Manufacture of semiconductor device
US6794294B1 (en) Etch process that resists notching at electrode bottom
JP2001127039A (en) Manufacturing method of semiconductor device
JPH11260798A (en) Anisotropic etching method
JP3371180B2 (en) Wiring formation method
JPH09293727A (en) Manufacture of semiconductor device
KR100333543B1 (en) Method for forming gate electrode of semiconductor device
JPH08274078A (en) Etching
JP3187020B2 (en) Method for manufacturing semiconductor device
JPH08339987A (en) Wiring forming method
KR20010019642A (en) Method for etching polysilicon gate
JP3028306B2 (en) Dry etching method for multilayer film of semiconductor device
KR100596882B1 (en) Method for forming polysilicon gate
JPH06151352A (en) Manufacture of semiconductor device
KR100353527B1 (en) A gate electrode in semiconductor device and method for forming the same
JP2004235297A (en) Method of manufacturing semiconductor device
JPH09260349A (en) Manufacture of semiconductor device
JPH05267240A (en) Method for dryetching tungsten silicide film
JP2001210618A (en) Dry etching method