JP2907314B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2907314B2
JP2907314B2 JP5353707A JP35370793A JP2907314B2 JP 2907314 B2 JP2907314 B2 JP 2907314B2 JP 5353707 A JP5353707 A JP 5353707A JP 35370793 A JP35370793 A JP 35370793A JP 2907314 B2 JP2907314 B2 JP 2907314B2
Authority
JP
Japan
Prior art keywords
film
etching
polycrystalline silicon
silicide film
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5353707A
Other languages
Japanese (ja)
Other versions
JPH07201830A (en
Inventor
秀行 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5353707A priority Critical patent/JP2907314B2/en
Priority to GB9426147A priority patent/GB2285336A/en
Publication of JPH07201830A publication Critical patent/JPH07201830A/en
Application granted granted Critical
Publication of JP2907314B2 publication Critical patent/JP2907314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多結晶シリコン膜と金属シリサイド膜と
の複合膜、いわゆるポリサイド膜のドライエッチング方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of dry etching a composite film of a polycrystalline silicon film and a metal silicide film, that is, a so-called polycide film.

【0002】[0002]

【従来の技術】半導体デバイスにおいて、ゲート電極お
よびその配線の材料としては、自己整合技術を利用でき
安定した特性のトランジスタを形成することのできる多
結晶シリコンが用いられてきたが、半導体デバイスが微
細化されるにつれゲート配線材料の低抵抗化が求められ
るようになってきたため、これに応えるべく、多結晶シ
リコンよりシート抵抗が1桁低くかつ多結晶シリコンゲ
ートと同様の特性のトランジスタを形成することのでき
るポリサイド膜が採用されるようになってきている。そ
して、近年では半導体集積回路装置の微細化が一層進
み、そのためポリサイド膜も薄膜化されるようになって
きており、またそのパターニングも高精度化が要求され
るようになってきている。
2. Description of the Related Art In a semiconductor device, as a material of a gate electrode and a wiring thereof, polycrystalline silicon capable of forming a transistor having stable characteristics by utilizing a self-alignment technique has been used. In order to meet this demand, it is necessary to form a transistor having a sheet resistance one digit lower than that of polycrystalline silicon and having characteristics similar to those of a polycrystalline silicon gate. Polycide films that can be used have been adopted. In recent years, the semiconductor integrated circuit device has been further miniaturized, and accordingly, the polycide film has also become thinner, and its patterning has also been required to have higher precision.

【0003】従来のポリサイド膜のエッチング技術とし
ては、特公昭61−168228号公報に記載された方
法がある。これは、図10(a)に示すように、シリコ
ン基板401上のシリコン酸化膜402上に多結晶シリ
コン膜403およびタングステンシリサイド膜404を
積層し、その上にパターン化されたフォトレジスト膜4
05を形成した後、タングステンシリサイド膜404を
SF6 のようなフッ素を含むガスを用いてエッチング
し、続いて、多結晶シリコン膜403をCl2 を含むガ
スでエッチングしてポリサイド膜をパターン化する2段
階エッチング方法である。
As a conventional technique for etching a polycide film, there is a method described in Japanese Patent Publication No. 61-168228. As shown in FIG. 10A, a polysilicon film 403 and a tungsten silicide film 404 are laminated on a silicon oxide film 402 on a silicon substrate 401, and a patterned photoresist film 4 is formed thereon.
After the formation of the film 05, the tungsten silicide film 404 is etched using a gas containing fluorine such as SF 6 , and then the polycrystalline silicon film 403 is etched with a gas containing Cl 2 to pattern the polycide film. This is a two-stage etching method.

【0004】しかしSF6 のようにフッ素を含むガスに
よるエッチングでは、多結晶シリコン膜のエッチング速
度は、金属シリサイド膜のエッチング速度の2倍以上で
あることから、金属シリサイド膜のエッチングから多結
晶シリコン膜のエッチングに切り替える前に、多結晶シ
リコン膜がエッチングされてしまうことが起こる。この
際に、図10(b)に示すように、多結晶シリコン膜に
サイドエッチングが生じてしまい、さらにフッ素を含む
ガスによるエッチングでは金属シリサイド膜とシリコン
酸化膜との選択比も1〜2と低いためにゲート酸化膜も
エッチングされてしまう。この問題は、デバイスの高集
積化、微細化により、ポリサイド膜の薄膜化が行われた
場合に一層深刻になる。
However, in etching with a gas containing fluorine such as SF 6 , the etching rate of the polycrystalline silicon film is more than twice the etching rate of the metal silicide film. Before switching to film etching, the polycrystalline silicon film may be etched. At this time, as shown in FIG. 10B, side etching occurs in the polycrystalline silicon film. Further, in the etching using a gas containing fluorine, the selectivity between the metal silicide film and the silicon oxide film is also reduced to 1-2. The gate oxide film is also etched because it is low. This problem becomes more serious when the polycide film is made thinner due to higher integration and miniaturization of devices.

【0005】この問題を解決するものとして、特開平4
−105321号公報において提案された方法がある。
以下、これについて図11を参照して説明する。まず、
図11(a)に示すように、シリコン基板501上に熱
酸化によりシリコン酸化膜502を形成し、続いて、多
結晶シリコン膜503を2000Å、タングステンシリ
サイド膜504を2000Å成膜し、その上にフォトレ
ジスト膜505のパターンを形成する。
To solve this problem, Japanese Patent Laid-Open No.
There is a method proposed in -105321.
Hereinafter, this will be described with reference to FIG. First,
As shown in FIG. 11A, a silicon oxide film 502 is formed on a silicon substrate 501 by thermal oxidation, a polycrystalline silicon film 503 is formed at a thickness of 2000 °, and a tungsten silicide film 504 is formed at a thickness of 2000 °. A pattern of the photoresist film 505 is formed.

【0006】この半導体基板を、平行平板型RIE装置
内に装着し、基板温度を60℃以上150℃以下に設定
して(実施例では80℃)、まずタングステンシリサイ
ド膜504を、Cl2 :89sccm、O2 :11sccm、圧
力:0.05Torr、RFパワー密度:1.1W/cm2
条件でエッチングする[図11(b)]。タングステン
シリサイド膜504のエッチング終了後、続いて多結晶
シリコン膜503を、HBr:100sccm、圧力:0.
2Torr、RFパワー密度:1.1W/cm2 の条件でエッ
チングする[図11(c)]。
This semiconductor substrate is mounted in a parallel plate type RIE apparatus, and the substrate temperature is set to 60 ° C. or more and 150 ° C. or less (80 ° C. in the embodiment). First, the tungsten silicide film 504 is formed by Cl 2 : 89 sccm. , O 2 : 11 sccm, pressure: 0.05 Torr, RF power density: 1.1 W / cm 2 [FIG. 11B]. After the etching of the tungsten silicide film 504 is completed, the polycrystalline silicon film 503 is subsequently formed with HBr: 100 sccm, pressure: 0.
Etching is performed under the conditions of 2 Torr and RF power density: 1.1 W / cm 2 [FIG. 11C].

【0007】この方法は、金属シリサイド膜のCl2
2 を用いたエッチングにおいて、基板温度を60℃以
上に設定することにより、金属シリサイド膜のエッチン
グの均一性を向上させるとともに、多結晶シリコン膜の
エッチング速度を金属シリサイド膜のエッチング速度と
同等もしくはそれ以下にするものであり、これにより、
金属シリサイド膜のエッチング終了時に、多結晶シリコ
ン膜を十分に存在させておくようにすることができ、そ
の結果、図11(c)に示されるように、フォトレジス
ト膜505に対しサイドエッチングのない良好なポリサ
イドエッチングが可能となる。
In this method, the metal silicide film Cl 2 /
In the etching using O 2 , the uniformity of the etching of the metal silicide film is improved by setting the substrate temperature to 60 ° C. or higher, and the etching rate of the polycrystalline silicon film is equal to or higher than the etching rate of the metal silicide film. Less than that,
At the end of the etching of the metal silicide film, the polycrystalline silicon film can be made to sufficiently exist, and as a result, as shown in FIG. Good polycide etching becomes possible.

【0008】[0008]

【発明が解決しようとする課題】上述したSF6 等のフ
ッ素を含むエッチャントを用いる第1の従来例では、金
属シリサイドのエッチング速度より多結晶シリコンのそ
れの方が速いため、金属シリサイド膜のエッチング終了
時に多結晶シリコンがなくなってしまい、多結晶シリコ
ン膜が大きくサイドエッチングされてしまうものであ
り、薄膜化されたポリサイドの微細加工には不向きの技
術であった。
In the above-mentioned first conventional example using an etchant containing fluorine such as SF 6 , since the etching speed of polycrystalline silicon is higher than that of metal silicide, the etching of the metal silicide film is performed. At the end of the process, the polycrystalline silicon disappears, and the polycrystalline silicon film is largely side-etched. This technique is not suitable for fine processing of a thinned polycide.

【0009】また、金属シリサイド膜のエッチャントと
してCl2 /O2 を用い、基板温度を60℃以上に設定
する第2の従来例では、基板温度を80℃に設定したと
きには、タングステンシリサイド膜のエッチング速度を
約5000Å/min 、多結晶シリコン膜のエッチング速
度を約5500Å/min とすることができるが、タング
ステンシリサイド膜のエッチング均一性は±15%程度
にまでしか改善されていない。そのため、タングステン
シリサイド膜のエッチング量はシリコン基板面内におい
て約±300Å、つまり600Åのばらつきが生じる。
In the second conventional example in which Cl 2 / O 2 is used as an etchant for a metal silicide film and the substrate temperature is set to 60 ° C. or higher, when the substrate temperature is set to 80 ° C., the etching of the tungsten silicide film is performed. The speed can be about 5000 ° / min and the etching rate of the polycrystalline silicon film can be about 5500 ° / min, but the etching uniformity of the tungsten silicide film has been improved only to about ± 15%. Therefore, the etching amount of the tungsten silicide film varies about ± 300 °, that is, 600 ° within the silicon substrate surface.

【0010】この程度のばらつきの場合、特開平4−1
05321号公報に示されている、タングステンシリサ
イド膜2000Å、多結晶シリコン膜2000Å程度の
ポリサイド膜厚であればタングステンシリサイド膜のエ
ッチングが終了した時点で、多結晶シリコン膜の残膜は
1400〜2000Å程度となっており、良好なエッチ
ングが可能である。しかし、デバイスの高集積化、微細
化に伴い、例えばポリサイド膜厚がタングステンシリサ
イド膜1000Å、多結晶シリコン膜500Åと薄膜化
が行われた場合、特開平4−105321号公報で示さ
れているエッチング性能ではタングステンシリサイド膜
から多結晶シリコン膜のエッチングに切り替える際に、
多結晶シリコン膜の残膜は200〜500Åとなる。
In the case of such a degree of variation, Japanese Patent Laid-Open No.
In the case of the tungsten silicide film 2000 # and the polycide film thickness of about 2000 # of the polycrystalline silicon film shown in Japanese Patent No. 05321, when the etching of the tungsten silicide film is completed, the remaining film of the polycrystalline silicon film is about 1400-2000 #. And good etching is possible. However, in the case where the thickness of the polycide film is reduced to, for example, a tungsten silicide film 1000 # and a polycrystalline silicon film 500 # as the device becomes highly integrated and miniaturized, the etching disclosed in Japanese Patent Application Laid-Open No. 4-105321 is disclosed. In performance, when switching from tungsten silicide film to etching of polycrystalline silicon film,
The remaining film of the polycrystalline silicon film is 200 to 500 °.

【0011】しかし、実際のデバイスの製造工程におい
ては、例えばフィールド領域等の段差が存在するため
に、タングステンシリサイド膜を完全に除去するには、
更にエッチングを要することから、一部で多結晶シリコ
ン膜は完全に除去され、かつポリサイド膜の下地膜であ
るシリコン酸化膜もエッチングされてしまうという問題
が起こる。
However, in an actual device manufacturing process, for example, since a step such as a field region is present, it is necessary to completely remove the tungsten silicide film.
Since further etching is required, there arises a problem that the polycrystalline silicon film is partially removed completely and the silicon oxide film which is the underlying film of the polycide film is also etched.

【0012】したがって、この発明の目的とするところ
は、金属シリサイド膜と多結晶シリコン膜とのエッチン
グ選択性を高めるとともに金属シリサイド膜の面内エッ
チング均一性を高めることであり、これにより薄膜化さ
れたポリサイド膜を精度よく加工できるようにすること
である。
Accordingly, it is an object of the present invention to improve the etching selectivity between the metal silicide film and the polycrystalline silicon film and to improve the in-plane etching uniformity of the metal silicide film. The purpose is to enable the processed polycide film to be processed with high precision.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上に、多結晶シリコン
膜と金属シリサイド膜からなるポリサイド膜を形成する
工程と、該ポリサイド膜上に選択的にマスク材を形成す
る工程と、Cl2 、O2 、Heを含む混合ガスにより前
記金属シリサイド膜を前記多結晶シリコン膜が残るよう
選択的にエッチングする工程と、前記金属シリサイド
膜のエッチング時のエッチング条件とは異なる条件にて
前記多結晶シリコン膜を選択的にエッチングする工程
と、を備える半導体装置の製造方法が提供される。そし
て、好ましくは、前記混合ガスのガス流量比は、Cl
2 :O2 :He=10:2〜4:6〜8になされ、また
この混合ガスの圧力は0.02Torr以下になされ
る。
According to the present invention, there is provided a method for forming a polycide film comprising a polycrystalline silicon film and a metal silicide film on a semiconductor substrate. selectively forming a mask material, Cl 2, O 2, a mixed gas containing He to the metal silicide film is a polycrystalline silicon film remains
Selectively etching the said metal silicide
Under conditions different from the etching conditions when etching the film
Selectively etching the polycrystalline silicon film
And a method for manufacturing a semiconductor device comprising: Preferably, the gas flow ratio of the mixed gas is Cl
2 : O 2 : He = 10: 2 to 4: 6 to 8 and the pressure of this mixed gas is made 0.02 Torr or less.

【0014】[0014]

【作用】本発明は、上記構成をもつことにより、金属シ
リサイド膜のエッチング均一性が向上し、かつ金属シリ
サイド膜の多結晶シリコンに対するエッチング選択性が
高められている。したがって、ポリサイド膜のパターニ
ングにおいて、金属シリサイド膜と多結晶シリコン膜と
の界面において、制御性の優れたエッチングを行うこと
が可能となり、ポリサイド膜の薄膜化に対しても良好な
エッチングを行うことが可能となる。
According to the present invention, by having the above structure, the etching uniformity of the metal silicide film is improved, and the etching selectivity of the metal silicide film to polycrystalline silicon is improved. Therefore, in the patterning of the polycide film, it is possible to perform etching with excellent controllability at the interface between the metal silicide film and the polycrystalline silicon film, and it is possible to perform good etching even for thinning the polycide film. It becomes possible.

【0015】図4は、Cl2 /O2 /Heガスでタング
ステンシリサイド膜をエッチングした時のHe流量依存
性を示している。同図から明らかなように、He流量が
12〜16sccmの範囲で±6〜7%と良好なエッチング
均一性が得られる。この結果より、Heを特定の量添加
することにより、良好なエッチング均一性が得られるこ
とが分かる。
FIG. 4 shows the He flow rate dependency when the tungsten silicide film is etched with Cl 2 / O 2 / He gas. As can be seen from the figure, good etching uniformity of ± 6 to 7% is obtained when the He flow rate is in the range of 12 to 16 sccm. From this result, it can be seen that good etching uniformity can be obtained by adding He in a specific amount.

【0016】図5は、Cl2 /O2 /Heガスによりエ
ッチングを行ったときの各被エッチング材に関するエッ
チング速度の圧力依存性を示している。この結果より圧
力を低圧化することにより、タングステンシリサイド膜
と多結晶シリコン膜とのエッチング速度が接近する傾向
にあることが分かる。
FIG. 5 shows the pressure dependence of the etching rate for each material to be etched when etching is performed with Cl 2 / O 2 / He gas. From this result, it can be seen that, by lowering the pressure, the etching rates of the tungsten silicide film and the polycrystalline silicon film tend to approach each other.

【0017】また、図6は、Cl2 /O2 /Heガスに
よりエッチングを行ったときの各被エッチング材に関す
るエッチング速度のCl2 流量依存性を示している。こ
の結果よりCl2 流量を低減することによりタングステ
ンシリサイド膜と多結晶シリコン膜とのエッチング速度
が接近する傾向にあることが分かる。
FIG. 6 shows the Cl 2 flow rate dependence of the etching rate for each material to be etched when etching is performed with Cl 2 / O 2 / He gas. From this result, it can be seen that the etching rate between the tungsten silicide film and the polycrystalline silicon film tends to approach by decreasing the Cl 2 flow rate.

【0018】薄膜化されたポリサイド膜のエッチングを
良好に行うには、タングステンシリサイド膜と多結晶シ
リコン膜との選択比、つまりタングステンシリサイド膜
のエッチング速度/多結晶シリコン膜のエッチング速度
を低下させればよいのであるから、上記図5、図6の結
果より、処理ガスの低圧化およびCl2 流量の低減を行
うことにより本願発明の目的の達成が可能となることが
分かる。
In order to favorably etch the thinned polycide film, the selectivity between the tungsten silicide film and the polycrystalline silicon film, that is, the etching rate of the tungsten silicide film / the etching rate of the polycrystalline silicon film must be reduced. 5 and 6 that the object of the present invention can be achieved by reducing the pressure of the processing gas and decreasing the flow rate of Cl 2 .

【0019】以上の所見に基づき、ガス流量比の最適化
条件を見いだすべく、ガスの低圧化およびCl2 流量の
低減を行うとともにエッチング条件を変化させる実験を
重ねた。図7は、ガス流量比を、Cl2 :O2 :He=
10:3:7とし、混合ガスの圧力を0.02Torr
と低圧化したときの、各被エッチング材のエッチング速
度およびエッチング速度均一性のRFパワー密度依存性
を示している。また、図8、図9は、それぞれ各被エッ
チング材のエッチング速度およびエッチング速度均一性
のO2 流量依存性、He流量依存性を示している。これ
らの結果より、RFパワー密度が1.1W/cm2 の時、
ガス流量比を、Cl2 :O2 :He=10:2〜4:6
〜8と設定したときに、タングステンシリサイド膜と多
結晶シリコン膜のエッチング速度はそれぞれ約2000
Å/min と等しくなり、また、約±6.5%のタングス
テンシリサイド膜のエッチング均一性が得られる。
On the basis of the above findings, in order to find the optimum conditions for the gas flow ratio, experiments were conducted in which the gas pressure was reduced and the Cl 2 flow rate was reduced, and the etching conditions were changed. FIG. 7 shows that the gas flow ratio is expressed as Cl 2 : O 2 : He =
10: 3: 7, and the pressure of the mixed gas is 0.02 Torr.
The graph shows the RF power density dependence of the etching rate of each material to be etched and the uniformity of the etching rate when the pressure is reduced. 8 and 9 show the O 2 flow rate dependency and the He flow rate dependency of the etching rate and the uniformity of the etching rate of each material to be etched, respectively. From these results, when the RF power density is 1.1 W / cm 2 ,
The gas flow ratio is set to Cl 2 : O 2 : He = 10: 2 to 4: 6.
When set to 88, the etching rates of the tungsten silicide film and the polycrystalline silicon film are each about 2000.
Å / min, and the etching uniformity of the tungsten silicide film of about ± 6.5% can be obtained.

【0020】したがって、このようにエッチング条件を
設定することにより、例えば、タングステンシリサイド
膜が1000Å、多結晶シリコン膜が500Åのポリサ
イド膜のエッチングする場合において、タングステンシ
リサイド膜のエッチングのばらつきをシリコン基板面内
において約±65Å、つまり130Å程度とすることが
でき、タングステンシリサイド膜のエッチングが終了し
た時点での多結晶シリコン膜の残膜を370〜500Å
程度とすることができるので、この残膜によりポリサイ
ド膜の薄膜化および面内段差に対しても十分対応が可能
である。
Therefore, by setting the etching conditions in this manner, for example, when the tungsten silicide film is etched at 1000 ° and the polycrystalline silicon film is etched at 500 °, the variation in the etching of the tungsten silicide film is reduced. About 65 °, that is, about 130 °, and the remaining polycrystalline silicon film at the time when the etching of the tungsten silicide film is completed is reduced to 370-500 °.
Therefore, the remaining film can sufficiently cope with a reduction in the thickness of the polycide film and an in-plane step.

【0021】[0021]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [第1の実施例]図1は、本発明の第1の実施例のポリ
サイド膜のドライエッチング方法を示した半導体基板の
模式断面図である。初めに、図1(a)に示すように、
シリコン基板101上にシリコン酸化膜102を形成
し、続いて膜厚500Åの多結晶シリコン膜103と、
膜厚1000Åのタングステンシリサイド膜104とを
成膜し、その上にフォトレジスト膜105のパターンを
形成した。続いて、このシリコン基板を、図2に示す、
上部にガス供給機構、下部にガス排気口を有するチャン
バー201の内部に相対抗する2つの電極、上部電極2
02、下部電極203を備え、下部電極202にマッチ
ングボックス204を介してRF電源205が接続され
たカソードカップル型RIE装置の下部電極203上に
載置し、エッチングを行う。
Next, embodiments of the present invention will be described with reference to the drawings. [First Embodiment] FIG. 1 is a schematic sectional view of a semiconductor substrate showing a method for dry-etching a polycide film according to a first embodiment of the present invention. First, as shown in FIG.
Forming a silicon oxide film 102 on a silicon substrate 101, followed by a polycrystalline silicon film 103 having a thickness of 500 °;
A tungsten silicide film 104 having a thickness of 1000 Å was formed, and a pattern of a photoresist film 105 was formed thereon. Subsequently, this silicon substrate is shown in FIG.
Two electrodes opposing the inside of a chamber 201 having a gas supply mechanism in the upper part and a gas exhaust port in the lower part, an upper electrode 2
02, a lower electrode 203 is mounted on a lower electrode 203 of a cathode-coupled RIE device in which an RF power supply 205 is connected to the lower electrode 202 via a matching box 204, and etching is performed.

【0022】まず、タングステンシリサイド膜104
を、Cl2 :20sccm、O2 :6sccm、He:14scc
m、圧力:0.02Torr、RFパワー密度:1.1W/c
m2 の条件でエッチングする[図1(b)]。次いで、
多結晶シリコン膜103を、Cl2 :45sccm、HB
r:45sccm、O2 :1.2sccm、He:2.8sccm、
圧力:0.1Torr、RFパワー密度:0.82W/cm2
の条件でエッチングする[図1(c)]。
First, the tungsten silicide film 104
Is Cl 2 : 20 sccm, O 2 : 6 sccm, He: 14 sccc
m, pressure: 0.02 Torr, RF power density: 1.1 W / c
Etching is performed under the condition of m 2 [FIG. 1 (b)]. Then
The polycrystalline silicon film 103 is formed of Cl 2 : 45 sccm, HB
r: 45 sccm, O 2 : 1.2 sccm, He: 2.8 sccm,
Pressure: 0.1 Torr, RF power density: 0.82 W / cm 2
[FIG. 1 (c)].

【0023】上記条件のタングステンシリサイド膜のエ
ッチングでは、面内エッチング均一性が±6.5%と高
く、そのエッチング速度が多結晶シリコン膜のそれとほ
ぼ等しくかつ後述するように終点検知が容易であるの
で、図1(b)に示すように、多結晶シリコン膜103
がそれ程エッチングされない状態においてタングステン
シリサイド膜104のエッチングを終了させることがで
きる。また、上記条件の多結晶シリコン膜のエッチング
では、下地シリコン酸化膜に対する選択比を約40とす
ることができるので、結局、図1(c)に示すように、
多結晶シリコン膜103にサイドエッチングがなく、か
つシリコン酸化膜102の残存性のよいポリサイド膜の
エッチングが可能である。
In the etching of the tungsten silicide film under the above conditions, the in-plane etching uniformity is as high as ± 6.5%, the etching rate is almost equal to that of the polycrystalline silicon film, and the end point can be easily detected as described later. Therefore, as shown in FIG.
The etching of the tungsten silicide film 104 can be completed in a state where is not so etched. In addition, in the etching of the polycrystalline silicon film under the above conditions, the selectivity to the underlying silicon oxide film can be set to about 40, and as a result, as shown in FIG.
There is no side etching in the polycrystalline silicon film 103, and the polycide film with good residual silicon oxide film 102 can be etched.

【0024】エッチングの終点検出は、タングステンシ
リサイド膜と多結晶シリコン膜の界面に関しては発光波
長440nmを、多結晶シリコン膜とシリコン酸化膜の
界面に関しては発光波長307.3nmをモニタリング
することにより行う。本実施例においては、発光波長4
40nmの発光強度が増加して平坦になった時点を終点
としてタングステンシリサイド膜のエッチングを終了さ
せた。そしてその時点で、走査電子顕微鏡を用いて観察
を行ったところ、タングステンシリサイド膜は完全に除
去され、かつ多結晶シリコン膜のエッチング量は100
Å以下であった。
The end point of the etching is detected by monitoring the emission wavelength of 440 nm at the interface between the tungsten silicide film and the polycrystalline silicon film, and monitoring the emission wavelength of 307.3 nm at the interface between the polycrystalline silicon film and the silicon oxide film. In this embodiment, the emission wavelength 4
The etching of the tungsten silicide film was terminated at the point where the emission intensity of 40 nm increased and became flat, as the end point. At that time, observation was performed using a scanning electron microscope. As a result, the tungsten silicide film was completely removed, and the etching amount of the polycrystalline silicon film was 100%.
Å It was below.

【0025】[第2の実施例]図3は、本発明の第2実
施例のタングステンシリサイド膜のドライエッチング方
法を示した半導体基板の模式断面図である。初めに、図
3(a)に示すように、シリコン基板301上にシリコ
ン酸化膜302を形成し、続いて膜厚500Åの多結晶
シリコン膜303、膜厚1000Åのタングステンシリ
サイド膜304およびシリコン酸化膜306を順次成膜
し、その上にフォトレジスト膜305のパターンを形成
した。続いて、このシリコン基板を、図2に示したRI
E装置の下部電極上に載置してエッチングを行う。
[Second Embodiment] FIG. 3 is a schematic sectional view of a semiconductor substrate showing a method for dry-etching a tungsten silicide film according to a second embodiment of the present invention. First, as shown in FIG. 3A, a silicon oxide film 302 is formed on a silicon substrate 301, followed by a polycrystalline silicon film 303 having a thickness of 500 °, a tungsten silicide film 304 having a thickness of 1000 °, and a silicon oxide film. 306 were sequentially formed, and a pattern of a photoresist film 305 was formed thereon. Subsequently, this silicon substrate was replaced with the RI shown in FIG.
Etching is performed by placing the device on the lower electrode of the E apparatus.

【0026】まず、シリコン酸化膜306を、CF4
100sccm、圧力:0.1Torr、RFパワー密度:2.
75W/cm2 の条件でエッチングし、次に、タングステ
ンシリサイド膜304を、Cl2 :20sccm、O2 :6
sccm、He:14sccm、圧力:0.02Torr、RFパワ
ー密度:1.1W/cm2 の条件でエッチングする[図3
(b)]。次いで、例えばO2 プラズマ等によりフォト
レジスト膜305を除去する。次に、多結晶シリコン膜
303を、Cl2 :45sccm、HBr:45sccm、O
2 :1.2sccm、He:2.8sccm、圧力:0.1Tor
r、RFパワー密度:0.82W/cm2 の条件でエッチ
ングする。この結果、図3(c)に示すように、多結晶
シリコン膜303のサイドエッチングのない、シリコン
酸化膜302のエッチング量の少ない良好なポリサイド
エッチングができた。
First, the silicon oxide film 306 is coated with CF 4 :
100 sccm, pressure: 0.1 Torr, RF power density: 2.
Etching is performed under the condition of 75 W / cm 2 , and then the tungsten silicide film 304 is formed by Cl 2 : 20 sccm, O 2 : 6.
Etching is performed under the conditions of sccm, He: 14 sccm, pressure: 0.02 Torr, and RF power density: 1.1 W / cm 2 [FIG.
(B)]. Next, the photoresist film 305 is removed by, for example, O 2 plasma or the like. Next, the polycrystalline silicon film 303 is formed by changing Cl 2 : 45 sccm, HBr: 45 sccm,
2 : 1.2 sccm, He: 2.8 sccm, pressure: 0.1 Torr
r, Etching is performed under the condition of RF power density: 0.82 W / cm 2 . As a result, as shown in FIG. 3 (c), good polycide etching with a small etching amount of the silicon oxide film 302 without side etching of the polycrystalline silicon film 303 was performed.

【0027】本実施例では、多結晶シリコン膜のエッチ
ング前にフォトレジスト膜305を除去しており、ポリ
サイド膜の下地膜であるシリコン酸化膜302のエッチ
ングを、フォトレジストが存在しているときに比べて抑
制することが可能なので、選択性の優れたエッチングが
可能である。
In this embodiment, the photoresist film 305 is removed before the etching of the polycrystalline silicon film, and the etching of the silicon oxide film 302 which is the underlying film of the polycide film is performed when the photoresist is present. Since etching can be suppressed in comparison with the above, etching with excellent selectivity can be performed.

【0028】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、実施例では、タングステン
シリサイド膜について説明したが、タングステンシリサ
イド膜に代え、例えばモリブデンシリサイド膜、チタン
シリサイド膜等の他の高融点金属シリサイド膜を用いて
も同様の結果を得ることができる。
The preferred embodiment has been described above.
The present invention is not limited to these embodiments, and various changes can be made without departing from the spirit of the present invention. For example, although a tungsten silicide film has been described in the embodiments, similar results can be obtained by using another refractory metal silicide film such as a molybdenum silicide film or a titanium silicide film instead of the tungsten silicide film.

【0029】[0029]

【発明の効果】以上説明したように、本発明は、ポリサ
イド膜のドライエッチングに際して、金属シリサイド膜
をCl2 /O2 /Heの混合ガスを用いてエッチングす
るものであるので、金属シリサイド膜を、面内均一性高
くかつ下層の多結晶シリコンとの選択性を1程度にして
エッチングすることができる。したがって、本発明によ
れば、ポリサイド膜が薄膜化された場合であっても、下
層の多結晶シリコン膜のエッチング量を少なくして金属
シリサイド膜のエッチングを終了することができ、多結
晶シリコン膜のサイドエッチングを少なくして高い精度
のポリサイド膜のパターニングが可能となる。また、本
発明によれば、金属シリサイド膜エッチング時にシリコ
ン酸化膜が露出されることがないので、下地シリコン酸
化膜の喪失乃至目減りを防止することができ信頼性の高
い、半導体装置を製造することが可能となる。
As described above, according to the present invention, when dry etching a polycide film, the metal silicide film is etched using a mixed gas of Cl 2 / O 2 / He. Etching can be performed with high in-plane uniformity and a selectivity of about 1 with the underlying polycrystalline silicon. Therefore, according to the present invention, even if the polycide film is thinned, the etching of the metal silicide film can be completed by reducing the etching amount of the underlying polycrystalline silicon film, and the polycrystalline silicon film This makes it possible to pattern the polycide film with high precision by reducing the side etching. Further, according to the present invention, since the silicon oxide film is not exposed at the time of etching the metal silicide film, it is possible to prevent loss or loss of the underlying silicon oxide film and to manufacture a highly reliable semiconductor device. Becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。
FIG. 1 is a process sectional view showing a method for etching a polycide film according to a first embodiment of the present invention.

【図2】本発明の実施例において用いられるドライエッ
チング装置の断面図。
FIG. 2 is a sectional view of a dry etching apparatus used in an embodiment of the present invention.

【図3】本発明の第2の実施例のポリサイド膜のエッチ
ング方法を示す工程断面図。
FIG. 3 is a process sectional view showing a method for etching a polycide film according to a second embodiment of the present invention.

【図4】本発明の作用を説明するためのエッチング特性
図。
FIG. 4 is an etching characteristic diagram for explaining the operation of the present invention.

【図5】本発明の作用を説明するためのエッチング特性
図。
FIG. 5 is an etching characteristic diagram for explaining the operation of the present invention.

【図6】本発明の作用を説明するためのエッチング特性
図。
FIG. 6 is an etching characteristic diagram for explaining the operation of the present invention.

【図7】本発明の作用を説明するためのエッチング特性
図。
FIG. 7 is an etching characteristic diagram for explaining the operation of the present invention.

【図8】本発明の作用を説明するためのエッチング特性
図。
FIG. 8 is an etching characteristic diagram for explaining the operation of the present invention.

【図9】本発明の作用を説明するためのエッチング特性
図。
FIG. 9 is an etching characteristic diagram for explaining the operation of the present invention.

【図10】第1の従来例を説明するための工程断面図。FIG. 10 is a process sectional view for explaining the first conventional example.

【図11】第2の従来例を説明するための工程断面図。FIG. 11 is a process sectional view for describing a second conventional example.

【符号の説明】[Explanation of symbols]

101、301、401、501 シリコン基板 102、302、306、402、502 シリコン酸
化膜 103、303、403、503 多結晶シリコン膜 104、304、404、504 タングステンシリサ
イド膜 105、305、405、505 フォトレジスト膜 201 チャンバー 202 上部電極 203 下部電極 204 マッチングボックス 205 RF電源
101, 301, 401, 501 Silicon substrate 102, 302, 306, 402, 502 Silicon oxide film 103, 303, 403, 503 Polycrystalline silicon film 104, 304, 404, 504 Tungsten silicide film 105, 305, 405, 505 Photo Resist film 201 chamber 202 upper electrode 203 lower electrode 204 matching box 205 RF power supply

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に、多結晶シリコン膜と金
属シリサイド膜からなるポリサイド膜を形成する工程
と、該ポリサイド膜上に選択的にマスク材を形成する工
程と、Cl2 、O2 、Heを含む混合ガスにより前記金
属シリサイド膜を前記多結晶シリコン膜が残るように
択的にエッチングする工程と、前記金属シリサイド膜の
エッチング時のエッチング条件とは異なる条件にて前記
多結晶シリコン膜を選択的にエッチングする工程と、
備える半導体装置の製造方法。
1. A on a semiconductor substrate, forming a polycide film of a polycrystalline silicon film and a metal silicide film, and forming a selectively mask material on the polycide film, Cl 2, O 2, Selectively etching the metal silicide film with a gas mixture containing He so that the polycrystalline silicon film remains ; and
Under the conditions different from the etching conditions at the time of etching
Selectively etching a polycrystalline silicon film .
【請求項2】 前記金属シリサイド膜のエッチングに用
いられる前記混合ガスのガス流量比が、Cl2 :O2
He=10:2〜4:6〜8であることを特徴とする請
求項1記載の半導体装置の製造方法。
2. A gas flow ratio of the mixed gas used for etching the metal silicide film is Cl 2 : O 2 :
2. The method according to claim 1, wherein He = 10: 2 to 4: 6 to 8.
【請求項3】 前記金属シリサイド膜をエッチングする
際の前記混合ガスの圧力が0.02Torr以下である
ことを特徴とする請求項1記載の半導体装置の製造方
法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the pressure of the mixed gas when etching the metal silicide film is 0.02 Torr or less.
【請求項4】 前記金属シリサイド膜をエッチングする
際のRFパワー密度が1.1W/cm2 以上であることを
特徴とする請求項1記載の半導体装置の製造方法。
4. The method according to claim 1, wherein an RF power density when etching the metal silicide film is 1.1 W / cm 2 or more.
【請求項5】 前記金属シリサイド膜のエッチングの終
了後、HBr、O2を含むガスにより前記多結晶シリコ
ン膜をエッチングすることを特徴とする請求項1記載の
半導体装置の製造方法。
5. The method according to claim 1, wherein after the etching of the metal silicide film is completed, the polycrystalline silicon film is etched with a gas containing HBr and O 2 .
【請求項6】 前記金属シリサイド膜のエッチングの終
了後、Cl2 、HBr、O2 、Heを含むガスにより前
記多結晶シリコン膜をエッチングすることを特徴とする
請求項1記載の半導体装置の製造方法。
6. The method according to claim 1, wherein after the etching of the metal silicide film is completed, the polycrystalline silicon film is etched with a gas containing Cl 2 , HBr, O 2 , and He. Method.
【請求項7】 前記マスク材がフォトレジスト膜である
ことを特徴とする請求項1記載の半導体装置の製造方
法。
7. The method according to claim 1, wherein the mask material is a photoresist film.
【請求項8】 前記マスク材がフォトレジスト膜とシリ
コン酸化膜との複合膜であることを特徴とする請求項1
記載の半導体装置の製造方法。
8. The method according to claim 1, wherein the mask material is a composite film of a photoresist film and a silicon oxide film.
The manufacturing method of the semiconductor device described in the above.
【請求項9】 前記金属シリサイド膜のエッチング後に
前記フォトレジスト膜を除去し、その後に多結晶シリコ
ン膜をエッチングすることを特徴とする請求項8記載の
半導体装置の製造方法。
9. The method according to claim 8, wherein the photoresist film is removed after the etching of the metal silicide film, and thereafter the polycrystalline silicon film is etched.
JP5353707A 1993-12-30 1993-12-30 Method for manufacturing semiconductor device Expired - Lifetime JP2907314B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5353707A JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device
GB9426147A GB2285336A (en) 1993-12-30 1994-12-23 Polysilicon/silicide etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5353707A JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07201830A JPH07201830A (en) 1995-08-04
JP2907314B2 true JP2907314B2 (en) 1999-06-21

Family

ID=18432679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5353707A Expired - Lifetime JP2907314B2 (en) 1993-12-30 1993-12-30 Method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2907314B2 (en)
GB (1) GB2285336A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880033A (en) * 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
KR100274597B1 (en) * 1997-05-19 2001-02-01 윤종용 Etch gas composition of polycrystalline silicon layer and tungsten silicide layer for manufacturing semiconductor device and plasma etch method using the same
JP3003657B2 (en) * 1997-12-24 2000-01-31 日本電気株式会社 Method for manufacturing semiconductor device
US6242362B1 (en) * 1999-08-04 2001-06-05 Taiwan Semiconductor Manufacturing Company Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
JP3033128B2 (en) * 1990-05-25 2000-04-17 ソニー株式会社 Dry etching method
US5167762A (en) * 1991-01-02 1992-12-01 Micron Technology, Inc. Anisotropic etch method

Also Published As

Publication number Publication date
JPH07201830A (en) 1995-08-04
GB2285336A (en) 1995-07-05
GB9426147D0 (en) 1995-02-22

Similar Documents

Publication Publication Date Title
US5880035A (en) Dry etching method
US6551913B1 (en) Method for fabricating a gate electrode of a semiconductor device
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
JP2903884B2 (en) Semiconductor device manufacturing method
JPH11186236A (en) Etching method
JP3088178B2 (en) Polysilicon film etching method
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JP2907314B2 (en) Method for manufacturing semiconductor device
JP3116276B2 (en) Photosensitive film etching method
JP2001127039A (en) Manufacturing method of semiconductor device
JP3348542B2 (en) Method for patterning silicon-based material layer
JP3696655B2 (en) Wiring formation method
KR20010045401A (en) Method of forming for semiconductor device
JP2002141328A (en) Semiconductor device and its manufacturing method
JP3371180B2 (en) Wiring formation method
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPH0198229A (en) Manufacture of semiconductor device
JP2725695B2 (en) Method for manufacturing semiconductor device
JPH08274078A (en) Etching
JP3187020B2 (en) Method for manufacturing semiconductor device
JP3028306B2 (en) Dry etching method for multilayer film of semiconductor device
JP2004235297A (en) Method of manufacturing semiconductor device
JPH05206083A (en) Production of semiconductor device
KR100353527B1 (en) A gate electrode in semiconductor device and method for forming the same
JPH04294533A (en) Manufacture of semiconductor device