JPH04294533A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04294533A
JPH04294533A JP5927891A JP5927891A JPH04294533A JP H04294533 A JPH04294533 A JP H04294533A JP 5927891 A JP5927891 A JP 5927891A JP 5927891 A JP5927891 A JP 5927891A JP H04294533 A JPH04294533 A JP H04294533A
Authority
JP
Japan
Prior art keywords
etching
layer
poly
selectivity
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5927891A
Other languages
Japanese (ja)
Inventor
Tomoko Nakamura
知子 中村
Tsutomu Saito
勉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5927891A priority Critical patent/JPH04294533A/en
Publication of JPH04294533A publication Critical patent/JPH04294533A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To enable a shape to be maintained to be vertical and anisotropic etching without any etching shift to be performed by using the dry etching method of a polysilicon layer or polycide with a high selection ratio for silicon oxide film and resist. CONSTITUTION:When etching a polysilicon layer 3 or polycide layers 3 and 3 which are formed through a silicon oxide film 2 on a semiconductor substrate 1 using a mask 5, a mixed gas of hydrogen bromide and nitrogen is used as an etching gas for performing anisotropic etching. Also, a mixed gas of hydrogen bromide and nitrous oxide is used as an etching gas for performing anisotropic etching. Also, anisotropic etching is performed by using a mixed gas of chlorine and nitrous oxide as an etching gas.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置の製造方法に
係り,特にポリシリコン層或いはポリサイド層のドライ
エッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of dry etching a polysilicon layer or a polycide layer.

【0002】近年,半導体デバイスの高速化,高集積化
に伴い,その構造はますます複雑になってきており,そ
の構造を実現するための工程にも,より精度の高い加工
技術が要求されている。ドライエッチング加工工程にお
いては下地膜とのエッチレート比(選択比)が特に重要
になっている。中でも,シリコン酸化膜上のポリシリコ
ン層或いはポリサイド層のドライエッチングにおいては
下地のシリコン酸化膜に対する選択比の向上が望まれ,
さらに寸法精度や形状の垂直性も望まれる。
[0002] In recent years, as semiconductor devices have become faster and more highly integrated, their structures have become more and more complex, and the processes to realize these structures require more precise processing technology. There is. In the dry etching process, the etch rate ratio (selectivity) with respect to the base film is particularly important. In particular, when dry etching a polysilicon layer or polycide layer on a silicon oxide film, it is desirable to improve the selectivity to the underlying silicon oxide film.
Furthermore, dimensional accuracy and perpendicularity of shape are also desired.

【0003】0003

【従来の技術】従来,シリコン系膜のドライエッチング
は,HBrに酸素を添加したガスまたは塩素に酸素を添
加したガスをエッチングガスとして行われている。それ
はこれらのガスが下地酸化膜(SiO2 膜)に対して
選択比が大きくとれるのと,容易に垂直形状が得られる
ためである。
2. Description of the Related Art Conventionally, dry etching of silicon-based films has been carried out using a gas containing HBr with oxygen added or a gas containing chlorine with oxygen added as an etching gas. This is because these gases have a high selectivity with respect to the base oxide film (SiO2 film) and a vertical shape can be easily obtained.

【0004】図9(a) 〜(c) はエッチングの従
来例を説明するための断面図であり, 1はSi基板,
2はSiO2 膜,3はポリSi層,4はWSi層,5
はレジストマスク,5aはエッチング後のレジストマス
ク, 15は側壁付着膜,16はアンダーカットを表す
。図10は(HBr+O2 )によるポリSiのエッチ
レートと選択比を示す図であり,図11は(Cl2 +
O2 )によるポリSiの対レジスト選択比を示す図で
ある。以下,これらの図を参照しながら,ポリサイドゲ
ート電極をエッチング加工する従来例について説明する
FIGS. 9(a) to 9(c) are cross-sectional views for explaining a conventional example of etching, in which 1 is a Si substrate;
2 is a SiO2 film, 3 is a poly-Si layer, 4 is a WSi layer, 5
5a is a resist mask, 5a is a resist mask after etching, 15 is a sidewall adhesion film, and 16 is an undercut. FIG. 10 is a diagram showing the etch rate and selectivity of poly-Si by (HBr+O2), and FIG.
2 is a diagram showing the selectivity of poly-Si to resist by O2). Hereinafter, a conventional example of etching a polycide gate electrode will be described with reference to these figures.

【0005】図9(a) 参照 Si基板1に熱酸化によりSiO2 膜2を形成し,そ
の上に,例えばCVD法によりポリSi層3とタングス
テンシリサイド(WSi)層4を連続して堆積する。W
Si層4の上にそのWSi層4とポリSi層3をエッチ
ングしてゲート電極を形成するためのレジストマスク5
を形成する。
Referring to FIG. 9(a), an SiO2 film 2 is formed on a Si substrate 1 by thermal oxidation, and a poly-Si layer 3 and a tungsten silicide (WSi) layer 4 are successively deposited thereon by, for example, the CVD method. W
A resist mask 5 for etching the WSi layer 4 and poly-Si layer 3 on the Si layer 4 to form a gate electrode.
form.

【0006】図9(b) 参照 この後,このようなウエハー6を,例えば平行平板型反
応性イオンエッチング装置に配置して,(HBr+O2
 )ガス或いは(Cl2 +O2 )ガスを供給し,レ
ジストマスク5をマスクにしてWSi層4とポリSi層
3のドライエッチングを行う。この時エッチング途中に
おいて側壁に(HBr+O2 )ではSiBrO系の付
着膜が,(Cl2 +O2 )ではSiClO系の付着
膜が形成され,これらの側壁付着膜15が保護膜になっ
て垂直形状が保たれる。しかし,エッチング側壁に無視
し得ないエッチングシフトが生じる,また,下地酸化膜
(SiO2 膜)に若干のオーバーエッチが生じる。
Refer to FIG. 9(b). After this, such a wafer 6 is placed in, for example, a parallel plate type reactive ion etching apparatus, and (HBr+O2
) gas or (Cl2 +O2) gas is supplied, and the WSi layer 4 and poly-Si layer 3 are dry etched using the resist mask 5 as a mask. At this time, during etching, a SiBrO-based adhesion film is formed on the sidewall in the case of (HBr+O2), and a SiClO-based adhesion film is formed in the case of (Cl2+O2), and these sidewall adhesion films 15 act as protective films to maintain the vertical shape. . However, a non-negligible etching shift occurs on the etched sidewall, and the base oxide film (SiO2 film) is slightly overetched.

【0007】図10は(HBr+O2 )によるポリS
iのエッチレートと選択比を示す図である。この図に見
るように,O2 を添加して行くと対SiO2 選択比
は向上するからオーバーエッチは実用上問題とならない
。しかし,O2 を添加して行くと対レジスト選択比が
急激に低下し,そのため,図9(b) に見るようにレ
ジストマスク5はエッチング後のレジストマスク5aに
示すような膜減りを生じ,エッチングシフトが大きくな
る。
FIG. 10 shows polyS by (HBr+O2)
FIG. 3 is a diagram showing the etch rate and selectivity of i. As seen in this figure, as O2 is added, the selectivity to SiO2 improves, so overetching does not pose a practical problem. However, as O2 is added, the selectivity to the resist rapidly decreases, and as a result, as shown in FIG. 9(b), the resist mask 5 undergoes film thinning as shown in the resist mask 5a after etching, and the etching process is reduced. The shift becomes larger.

【0008】図11は(Cl2 +O2 )によるポリ
Siの対レジスト選択比を示す図である。この場合もO
2 を添加して行くと対レジスト選択比が急激に低下し
,エッチング後のレジストマスクに膜減りを生じ,エッ
チングシフトが大きくなる。
FIG. 11 is a diagram showing the selectivity of poly-Si to resist due to (Cl 2 +O 2 ). In this case too
As 2 is added, the selectivity to resist decreases rapidly, resulting in film thinning of the resist mask after etching and an increase in etching shift.

【0009】図9(c) 参照 この後レジストマスクを剥離し,側壁付着膜15をエッ
チングして除去する。ところが,SiBrO系の付着膜
やSiClO系の付着膜は大変強固なため,濃度の高い
フッ酸でないと除去できない。完全に除去する時には下
地のSiO2 膜が大きくえぐられてアンダーカット1
6を生じる。
Refer to FIG. 9(c). After that, the resist mask is peeled off, and the sidewall deposited film 15 is etched and removed. However, since SiBrO-based and SiClO-based deposited films are very strong, they can only be removed using highly concentrated hydrofluoric acid. When completely removed, the underlying SiO2 film is greatly gouged out, resulting in undercut 1.
yields 6.

【0010】したがって,従来の方法ではシリコン系膜
のエッチングにおいて,エッチングシフトとアンダーカ
ットが生じて微細加工に支障を来たし,デバイスの高集
積化,高速化の妨げとなっていた。
[0010] Therefore, in the conventional method, etching shift and undercut occur during etching of a silicon-based film, which hinders microfabrication and hinders higher integration and higher speed of devices.

【0011】[0011]

【発明が解決しようとする課題】本発明は上記の問題に
鑑み,ポリシリコン層或いはポリサイド層のエッチング
において,下地酸化膜及びレジストに対する選択比が高
く,かつパターン幅の精度もよいドライエッチングを行
い,下地酸化膜にアンダーカットの生じるようなウエッ
トエッチングは不要とする方法を提供することを目的と
する。
[Problems to be Solved by the Invention] In view of the above problems, the present invention performs dry etching that has a high selectivity to the base oxide film and resist and has good pattern width accuracy when etching a polysilicon layer or polycide layer. The purpose of this invention is to provide a method that eliminates the need for wet etching that causes undercuts in the underlying oxide film.

【0012】0012

【課題を解決するための手段】図1(a), (b)は
エッチングの実施例を説明するための断面図である。上
記課題は,半導体基板1上にシリコン酸化膜2を介して
形成されたポリシリコン層3或いはポリサイド層3,4
をマスク5を用いてエッチングするに際し,臭化水素と
窒素の混合ガスをエッチングガスとして用い,異方性エ
ッチングを行う半導体装置の製造方法によって解決され
る。
Means for Solving the Problems FIGS. 1(a) and 1(b) are sectional views for explaining an example of etching. The above problem is solved by the polysilicon layer 3 or polycide layers 3 and 4 formed on the semiconductor substrate 1 via the silicon oxide film 2.
This problem is solved by a semiconductor device manufacturing method that uses a mixed gas of hydrogen bromide and nitrogen as an etching gas to perform anisotropic etching when etching using the mask 5.

【0013】また,臭化水素と亜酸化窒素の混合ガスを
エッチングガスとして用い,異方性エッチングを行う半
導体装置の製造方法によって解決される。また,塩素と
亜酸化窒素の混合ガスをエッチングガスとして用い,異
方性エッチングを行う半導体装置の製造方法によって解
決される。
[0013] The problem is also solved by a method of manufacturing a semiconductor device in which anisotropic etching is performed using a mixed gas of hydrogen bromide and nitrous oxide as an etching gas. The problem can also be solved by a semiconductor device manufacturing method that performs anisotropic etching using a mixed gas of chlorine and nitrous oxide as an etching gas.

【0014】[0014]

【作用】本発明をなすにあたっての異方性ドライエッチ
ングの実験結果によれば,臭化水素に窒素を混合してい
くと,シリコン酸化膜に対するポリシリコン層3或いは
ポリサイド層3,4のエッチングの選択比が大きくなる
。一方,レジストに対する選択比は大きな変化はないが
50以上を保っている。それゆえ,レジストマスク5に
膜減りが生ぜず,エッチングシフトは無視できる。
[Operation] According to the experimental results of anisotropic dry etching in making the present invention, when nitrogen is mixed with hydrogen bromide, the etching of the polysilicon layer 3 or polycide layers 3 and 4 against the silicon oxide film is improved. The selection ratio increases. On the other hand, the selectivity to resist did not change significantly, but remained at 50 or more. Therefore, no film loss occurs in the resist mask 5, and the etching shift can be ignored.

【0015】臭化水素に窒素を混合していくと,エッチ
ング途中において側壁にSiBrN系の付着膜が形成さ
れ,これが保護膜になって垂直形状が保たれる。しかし
,この付着膜は減圧中では安定であるが,エッチング終
了後大気にさらすと蒸発して消失する。そのため,従来
例のようなフッ酸による除去は必要とせず,アンダーカ
ットの生じることもない。
When nitrogen is mixed with hydrogen bromide, a SiBrN-based adhesion film is formed on the side wall during etching, and this serves as a protective film to maintain the vertical shape. However, although this deposited film is stable under reduced pressure, it evaporates and disappears when exposed to the atmosphere after etching. Therefore, removal using hydrofluoric acid as in the conventional example is not required, and undercuts do not occur.

【0016】また,臭化水素と亜酸化窒素の混合ガスも
,臭化水素と窒素の混合ガスに類似する効果を示す。 また,塩素に亜酸化窒素を混合していくと,シリコン酸
化膜に対するポリシリコン層3或いはポリサイド層3,
4のエッチングの選択比が大きくなる。一方,レジスト
に対する選択比は大きな変化はないが50以上を保って
いる。それゆえレジストマスク5に膜減りが生ぜず,エ
ッチングシフトは無視できる。
A mixed gas of hydrogen bromide and nitrous oxide also exhibits an effect similar to that of a mixed gas of hydrogen bromide and nitrogen. Also, when nitrous oxide is mixed with chlorine, the polysilicon layer 3 or polycide layer 3,
The etching selectivity of No. 4 is increased. On the other hand, the selectivity to resist did not change significantly, but remained at 50 or more. Therefore, no film loss occurs in the resist mask 5, and the etching shift can be ignored.

【0017】また,エッチング途中において側壁にSi
ClN系の付着膜が形成され,これが保護膜になって垂
直形状が保たれる。しかし,この付着膜は減圧中では安
定であるが,エッチング終了後大気にさらすと蒸発して
消失する。そのため,従来例のようなフッ酸による除去
は必要とせず,アンダーカットの生じることもない。
[0017] Also, during etching, Si is deposited on the sidewall.
A ClN-based adhesion film is formed, which serves as a protective film and maintains the vertical shape. However, although this deposited film is stable under reduced pressure, it evaporates and disappears when exposed to the atmosphere after etching. Therefore, removal using hydrofluoric acid as in the conventional example is not required, and undercuts do not occur.

【0018】[0018]

【実施例】図7は通常用いられている平行平板型反応性
イオンエッチング(RIE)装置の概念図,図8は電子
サイクロトロン共鳴(ECR)プラズマエッチング装置
の概念図であり,6はウエハー,7はステージ,8はヒ
ータ,9は真空チャンバ,10はシャワーヘッド, 1
1はガス供給口, 12はRF電源,13はマイクロ波
発振器,14はコイルを表す。
[Example] Fig. 7 is a conceptual diagram of a commonly used parallel plate reactive ion etching (RIE) apparatus, and Fig. 8 is a conceptual diagram of an electron cyclotron resonance (ECR) plasma etching apparatus. is a stage, 8 is a heater, 9 is a vacuum chamber, 10 is a shower head, 1
1 represents a gas supply port, 12 represents an RF power source, 13 represents a microwave oscillator, and 14 represents a coil.

【0019】このような異方性ドライエッチング装置を
用いて,ポリサイド層をドライエッチングし,ゲート電
極を形成する実施例について説明する。 図1(a) 参照 Si基板1に熱酸化により厚さ200 ÅのSiO2 
膜2を形成し,その上に例えばCVD法により厚さ15
00ÅのポリSi層3,厚さ1500Åのタングステン
シリサイド(WSi)層4を連続して堆積する。WSi
層4の上にそのWSi層4とポリSi層3をエッチング
してゲート電極を形成するための幅0.6 μmのレジ
ストマスク5を形成する。
An embodiment in which a gate electrode is formed by dry etching a polycide layer using such an anisotropic dry etching apparatus will be described. Figure 1(a) SiO2 with a thickness of 200 Å is deposited on the reference Si substrate 1 by thermal oxidation.
A film 2 is formed thereon, and a thickness of 15
A poly-Si layer 3 with a thickness of 00 Å and a tungsten silicide (WSi) layer 4 with a thickness of 1500 Å are successively deposited. WSi
A resist mask 5 having a width of 0.6 μm is formed on the layer 4 for etching the WSi layer 4 and poly-Si layer 3 to form a gate electrode.

【0020】図1(b) 参照 この後,このようなウエハー6を図7に示したRIE装
置或いは図8に示したECRプラズマエッチング装置に
配置してエッチングガスを供給し,レジストマスク5を
マスクにしてWSi層4とポリSi層3のドライエッチ
ングを行う。
Refer to FIG. 1(b) After this, such a wafer 6 is placed in the RIE apparatus shown in FIG. 7 or the ECR plasma etching apparatus shown in FIG. 8, an etching gas is supplied, and the resist mask 5 is removed. Then, dry etching of the WSi layer 4 and the poly-Si layer 3 is performed.

【0021】第1の実施例 RIE装置により,ドライエッチング条件を次の如く設
定した。 HBr+N2           95 SCCM 
+ 5 SCCM圧力               
   0.1 TorrRFパワー         
   300 W  (13.56MHz)ステージ温
度          40℃ポリSi層3のエッチレ
ートは300 nm/minであり, WSi層4のエ
ッチレートもほぼ同等であった。SiO2 膜2に対す
る選択比は約100 ,レジストマスク5に対する選択
比は50以上であった。
First Example Dry etching conditions were set as follows using the RIE apparatus. HBr+N2 95 SCCM
+5 SCCM pressure
0.1 TorrRF power
300 W (13.56 MHz) Stage temperature: 40° C. The etch rate of the poly-Si layer 3 was 300 nm/min, and the etch rate of the WSi layer 4 was also approximately the same. The selectivity for the SiO2 film 2 was approximately 100, and the selectivity for the resist mask 5 was 50 or more.

【0022】ポリサイド層6にジャストエッチの100
 %オーバーエッチをかけ,ポリサイド層6を完全に除
去した。SiO2 膜2の膜減り(オーバーエッチ量)
は30Å程度で,実用上全く問題とはならない。
Just etch 100 on the polycide layer 6.
% over-etching was performed to completely remove the polycide layer 6. Film reduction of SiO2 film 2 (overetch amount)
is about 30 Å, which poses no practical problem at all.

【0023】レジストマスク5の膜減りは160 Å程
度であったが,ポリサイドゲート電極の幅は0.6 μ
mで,その側壁形状は100 %オーバーエッチにもか
かわらず垂直であり,エッチングシフト量もほとんどゼ
ロであった。 大気開放後,ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるSiBrN系の保護膜は
なくなっていた。
The film reduction of the resist mask 5 was about 160 Å, but the width of the polycide gate electrode was 0.6 μm.
At m, the sidewall shape was vertical despite 100% overetching, and the amount of etching shift was almost zero. After being exposed to the atmosphere, the SiBrN-based protective film that had been expected to have been formed on the sidewalls of the polycide gate electrode during etching had disappeared.

【0024】次に,エッチングガスHBrとN2 の混
合比がポリSi層3のエッチレート,ポリSi層3のS
iO2 膜2とレジストマスク5に対する選択比にあた
える影響について詳細に調べた結果を説明する。
Next, the mixing ratio of the etching gas HBr and N2 is determined by the etching rate of the poly-Si layer 3 and the S of the poly-Si layer 3.
The results of a detailed study on the influence on the selectivity between the iO2 film 2 and the resist mask 5 will be described.

【0025】HBr+N2 総流量を100 SCCM
とし, N2 /(HBr+N2 )の流量体積比を0
〜20%の間で変化させ,その他の条件は前述と同様に
してWSi層4とポリSi層3のドライエッチングを行
った。
[0025] HBr+N2 total flow rate 100 SCCM
and the flow volume ratio of N2/(HBr+N2) to 0.
Dry etching of the WSi layer 4 and the poly-Si layer 3 was carried out under the same conditions as described above except that the etching rate was changed between 20% and 20%.

【0026】図2は(HBr+N2 )によるポリSi
のエッチレートと選択比を示す図である。図2によれば
,HBrにN2 を添加していくと,ポリSiのエッチ
レートもポリSiのSiO2 に対する選択比も顕著に
増大し,5〜10%のN2 を含む混合ガスでピークと
なり,それ以上の添加では減少して行く。一方,レジス
トに対する選択比は添加によりほとんど変化しないが,
50以上を保っている。HBrに対するN2 の添加は
,流量体積比で15%以下が望ましい。
FIG. 2 shows poly-Si by (HBr+N2)
FIG. 3 is a diagram showing the etch rate and selectivity of . According to Figure 2, as N2 is added to HBr, the etch rate of poly-Si and the selectivity of poly-Si to SiO2 increase significantly, reaching a peak at a mixed gas containing 5 to 10% N2, and If the amount is added above, it will decrease. On the other hand, the selectivity to resist hardly changes due to addition;
Maintains a score of 50 or higher. The addition of N2 to HBr is preferably 15% or less in terms of flow volume ratio.

【0027】第2の実施例 RIE装置により,ドライエッチング条件を次の如く設
定した。 HBr+N2 O        95 SCCM +
 5 SCCM圧力                
  0.2 TorrRFパワー          
  300 W  (13.56MHz)ステージ温度
          40℃ポリSi層3のエッチレー
トは400 nm/minであり, WSi層4のエッ
チレートもほぼ同等であった。SiO2 膜2に対する
選択比は約100 ,レジストマスク5に対する選択比
は70程度であった。
Second Example Dry etching conditions were set as follows using the RIE apparatus. HBr+N2O 95 SCCM+
5 SCCM pressure
0.2 TorrRF power
300 W (13.56 MHz) Stage temperature: 40° C. The etch rate of the poly-Si layer 3 was 400 nm/min, and the etch rate of the WSi layer 4 was also approximately the same. The selectivity for the SiO2 film 2 was about 100, and the selectivity for the resist mask 5 was about 70.

【0028】ポリサイド層6にジャストエッチの100
 %オーバーエッチをかけ,ポリサイド層6を完全に除
去した。SiO2 膜2の膜減り(オーバーエッチ量)
は40Å程度で,実用上全く問題とはならない。
Just etch 100 on the polycide layer 6.
% over-etching was performed to completely remove the polycide layer 6. Film reduction of SiO2 film 2 (overetch amount)
is about 40 Å, which poses no practical problem at all.

【0029】レジストマスク5の膜減りは160 Å程
度であったが,ポリサイドゲート電極の幅は0.6 μ
mで,その側壁形状は100 %オーバーエッチにもか
かわらず垂直であり,エッチングシフト量もほとんどゼ
ロであった。 大気開放後,ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるSiBrN系の保護膜は
なくなっていた。
The thickness reduction of the resist mask 5 was about 160 Å, but the width of the polycide gate electrode was 0.6 μm.
At m, the sidewall shape was vertical despite 100% overetching, and the amount of etching shift was almost zero. After being exposed to the atmosphere, the SiBrN-based protective film that had been expected to have been formed on the sidewalls of the polycide gate electrode during etching had disappeared.

【0030】次に,エッチングガスHBrとN2 Oの
混合比がポリSi層3のエッチレート,ポリSi層3の
SiO2 膜2とレジストマスク5に対する選択比にあ
たえる影響について詳細に調べた結果を説明する。
Next, we will explain the results of a detailed study on the influence of the mixing ratio of the etching gas HBr and N2O on the etch rate of the poly-Si layer 3 and the selectivity of the poly-Si layer 3 with respect to the SiO2 film 2 and the resist mask 5. do.

【0031】HBr+N2 O総流量を100 SCC
Mとし,N2 O/(HBr+N2 O)の流量体積比
を0〜20%の間で変化させ,その他の条件は前述と同
様にしてWSi層4とポリSi層3のドライエッチング
を行った。
[0031] HBr+N2O total flow rate to 100 SCC
Dry etching of the WSi layer 4 and the poly-Si layer 3 was carried out under the same conditions as described above except that the flow volume ratio of N2 O/(HBr+N2 O) was changed between 0 and 20%.

【0032】図3は(HBr+N2 O)によるポリS
iのエッチレートと選択比を示す図である。図3によれ
ば,HBrにN2 Oを添加していくと,ポリSiのエ
ッチレートもポリSiのSiO2 に対する選択比も顕
著に増大し,5〜10%のN2 Oを含む混合ガスでピ
ークとなり,それ以上の添加では減少して行く。一方,
レジストに対する選択比は添加によりほとんど変化しな
いが,70程度を保っている。
FIG. 3 shows polyS by (HBr+N2O)
FIG. 3 is a diagram showing the etch rate and selectivity of i. According to Figure 3, as N2O is added to HBr, the etch rate of poly-Si and the selectivity of poly-Si to SiO2 increase significantly, reaching a peak at a mixed gas containing 5 to 10% N2O. , it decreases with further addition. on the other hand,
The selectivity to the resist hardly changes due to addition, but remains at about 70.

【0033】HBrへのN2 Oの添加は,流量体積比
で15%以下が望ましい。 第3の実施例 RIE装置により,ドライエッチング条件を次の如く設
定した。
[0033] The addition of N2O to HBr is preferably 15% or less in terms of flow volume ratio. The dry etching conditions were set as follows using the RIE apparatus of the third embodiment.

【0034】Cl2 +N2 O        95
 SCCM + 5 SCCM 圧力                  0.1 T
orrRFパワー            300 W
  (13.56MHz)ステージ温度       
   40℃ポリSi層3のエッチレートは450 n
m/minであり, WSi層4のエッチレートもほぼ
同等であった。SiO2 膜2に対する選択比は約15
0 ,レジストマスク5に対する選択比は70程度であ
った。
Cl2 + N2 O 95
SCCM + 5 SCCM pressure 0.1 T
orrRF power 300W
(13.56MHz) Stage temperature
The etch rate of the poly-Si layer 3 at 40°C is 450 n
m/min, and the etch rate of the WSi layer 4 was also approximately the same. The selectivity for SiO2 film 2 is approximately 15
0, and the selectivity with respect to resist mask 5 was about 70.

【0035】ポリサイド層6にジャストエッチの100
 %オーバーエッチをかけ,ポリサイド層6を完全に除
去した。SiO2 膜2の膜減り(オーバーエッチ量)
は30Å程度で,実用上全く問題とはならない。
Just etch 100 on the polycide layer 6.
% over-etching was performed to completely remove the polycide layer 6. Film reduction of SiO2 film 2 (overetch amount)
is about 30 Å, which poses no practical problem at all.

【0036】レジストマスク5の膜減りは180 Å程
度であったが,ポリサイドゲート電極の幅は0.6 μ
mで,その側壁形状は100 %オーバーエッチにもか
かわらず垂直であり,エッチングシフト量もほとんどゼ
ロであった。 大気開放後,ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるSiClN系の保護膜は
なくなっていた。
The film reduction of the resist mask 5 was about 180 Å, but the width of the polycide gate electrode was 0.6 μm.
At m, the sidewall shape was vertical despite 100% overetching, and the amount of etching shift was almost zero. After being exposed to the atmosphere, the SiClN-based protective film that had been expected to have been formed on the sidewalls of the polycide gate electrode during etching had disappeared.

【0037】次に,エッチングガスCl2 とN2 O
の混合比がポリSi層3のエッチレート,ポリSi層3
のSiO2 膜2とレジストマスク5に対する選択比に
あたえる影響について詳細に調べた結果を説明する。
Next, etching gas Cl2 and N2O
The mixing ratio of poly-Si layer 3 is the etch rate of poly-Si layer 3,
The results of a detailed study on the influence of the resist mask on the selectivity between the SiO2 film 2 and the resist mask 5 will be described.

【0038】Cl2 +N2 O総流量を100 SC
CMとし, N2 O/(Cl2 +N2 O)の流量
体積比を0〜30%の間で変化させ,その他の条件は前
述と同様にしてWSi層4とポリSi層3のドライエッ
チングを行った。
[0038] Cl2 + N2 O total flow rate 100 SC
Dry etching of the WSi layer 4 and the poly-Si layer 3 was performed using CM as CM and changing the flow volume ratio of N2O/(Cl2+N2O) between 0 and 30%, and other conditions being the same as described above.

【0039】図4はRIE(Cl2 +N2 O)によ
るポリSiのエッチレートと選択比を示す図である。図
4によれば,Cl2 にN2 Oを添加していくと,ポ
リSiのエッチレートもポリSiのSiO2 に対する
選択比も顕著に増大し,5〜10%のN2 Oを含む混
合ガスでピークとなり,それ以上の添加では減少して行
く。一方,レジストに対する選択比は添加によりほとん
ど変化しないが,60程度を保っている。
FIG. 4 is a diagram showing the etch rate and selectivity of poly-Si by RIE (Cl 2 +N 2 O). According to Figure 4, as N2O is added to Cl2, the etch rate of poly-Si and the selectivity of poly-Si to SiO2 increase significantly, reaching a peak at a mixed gas containing 5 to 10% N2O. , it decreases with further addition. On the other hand, the selectivity to the resist hardly changes due to addition, but remains at about 60.

【0040】Cl2 へのN2 Oの添加は,流量体積
比で15%以下が望ましい。 第4の実施例 ECRプラズマエッチング装置により,ドライエッチン
グ条件を次の如く設定した。
[0040] The addition of N2 O to Cl2 is preferably 15% or less in terms of flow volume ratio. Fourth Example Dry etching conditions were set as follows using an ECR plasma etching apparatus.

【0041】Cl2 +N2 O        45
 SCCM + 5 SCCM 圧力                  0.002
 Torrマイクロ波パワー      1.5 kW
ステージ温度          常温ポリSi層3の
エッチレートは300 nm/minであり, WSi
層4のエッチレートもほぼ同等であった。SiO2 膜
2に対する選択比は約50であった。
Cl2 + N2 O 45
SCCM + 5 SCCM pressure 0.002
Torr microwave power 1.5 kW
Stage temperature: The etch rate of the room temperature poly-Si layer 3 is 300 nm/min, and the WSi
The etch rate of layer 4 was also approximately the same. The selectivity to SiO2 film 2 was about 50.

【0042】ポリサイド層6にジャストエッチの100
 %オーバーエッチをかけ,ポリサイド層6を完全に除
去した。SiO2 膜2の膜減り(オーバーエッチ量)
は60Å程度で,実用上全く問題とはならない。
Just etch 100 on the polycide layer 6.
% over-etching was performed to completely remove the polycide layer 6. Film reduction of SiO2 film 2 (overetch amount)
is about 60 Å, which poses no practical problem at all.

【0043】ポリサイドゲート電極の幅は0.6 μm
で,その側壁形状は100 %オーバーエッチにもかか
わらず垂直であり,エッチングシフト量もほとんどゼロ
であった。大気開放後,ポリサイドゲート電極の側壁に
エッチング中形成されていたと予想されるSiClN系
の保護膜はなくなっていた。
[0043] The width of the polycide gate electrode is 0.6 μm.
The sidewall shape was vertical despite 100% overetching, and the amount of etching shift was almost zero. After being exposed to the atmosphere, the SiClN-based protective film that had been expected to have been formed on the sidewalls of the polycide gate electrode during etching had disappeared.

【0044】次に,エッチングガスCl2 とN2 O
の混合比がポリSi層3のエッチレート,ポリSi層3
のSiO2 膜2に対する選択比にあたえる影響につい
て詳細に調べた結果を説明する。
Next, etching gas Cl2 and N2O
The mixing ratio of poly-Si layer 3 is the etch rate of poly-Si layer 3,
The results of a detailed study on the influence of .

【0045】Cl2 +N2 O総流量を50SCCM
とし, N2 O/(Cl2 +N2 O)の流量体積
比を0〜40%の間で変化させ,その他の条件は前述と
同様にしてWSi層4とポリSi層3のドライエッチン
グを行った。
[0045] Cl2 + N2 O total flow rate is 50SCCM
Dry etching of the WSi layer 4 and the poly-Si layer 3 was carried out under the same conditions as described above, except that the flow volume ratio of N2 O/(Cl2 +N2 O) was varied between 0 and 40%.

【0046】図5はECR(Cl2 +N2 O)によ
るポリSiのエッチレートと選択比を示す図である。図
5によれば,Cl2 にN2 Oを添加していくと,ポ
リSiのエッチレートもポリSiのSiO2 に対する
選択比も顕著に増大し,10〜20%のN2 Oを含む
混合ガスでピークとなり,それ以上の添加では減少して
行く。
FIG. 5 is a diagram showing the etch rate and selectivity of poly-Si by ECR (Cl 2 +N 2 O). According to Figure 5, as N2O is added to Cl2, the etch rate of poly-Si and the selectivity of poly-Si to SiO2 increase significantly, reaching a peak at a mixed gas containing 10 to 20% N2O. , it decreases with further addition.

【0047】Cl2 へのN2 Oの添加は,流量体積
比で25%以下が望ましい。図6はECRプラズマエッ
チングにおけるオーバーエッチとエッチングシフト量の
関係を示す図である。
[0047] The addition of N2 O to Cl2 is preferably 25% or less in terms of flow volume ratio. FIG. 6 is a diagram showing the relationship between overetching and etching shift amount in ECR plasma etching.

【0048】この図にみるように,10%のN2 Oを
含む(Cl2 +N2 O)混合ガスではオーバーエッ
チを80%かけても,エッチングシフト量はほとんどゼ
ロである。一方,N2 Oを含まないCl2 のみのガ
スでは,オーバーエッチが20%を越えるとエッチング
シフト量は直線的にプラス側へ増加して行く。
As shown in this figure, in a mixed gas (Cl2 + N2 O) containing 10% N2O, even if overetching is applied by 80%, the amount of etching shift is almost zero. On the other hand, with a gas containing only Cl2 and no N2O, the etching shift amount increases linearly to the positive side when the overetch exceeds 20%.

【0049】上記の実施例はポリSiとWSiのポリサ
イドの異方性ドライエッチングについて説明したが,本
発明の方法を用いればその他の高融点金属,例えば,M
o,TiのシリサイドとポリSiのポリサイドゲート電
極を高選択比をもって垂直にドライエッチングすること
ができる。
Although the above embodiment describes anisotropic dry etching of polycide of polySi and WSi, the method of the present invention can be used for other high melting point metals, such as M
o, Ti silicide and polySi polycide gate electrode can be vertically dry etched with a high selectivity.

【0050】[0050]

【発明の効果】以上説明したように,本発明によれば,
異方性ドライエッチングにおけるポリシリコン層或いは
ポリサイド層のシリコン酸化膜及びレジストに対する選
択比を大きくすることができ,かつ基板面に対して垂直
に精度よく形状を保つことができ,さらにエッチングシ
フトも小さくできる。
[Effect of the invention] As explained above, according to the present invention,
In anisotropic dry etching, the selectivity of the polysilicon layer or polycide layer to the silicon oxide film and resist can be increased, and the shape can be precisely maintained perpendicular to the substrate surface, and the etching shift is also small. can.

【0051】本発明によれば,シリコン系導電膜の加工
を精度よく行い微細な配線パターンを得ることができる
。本発明はポリサイドゲート電極の形成に,特に大きな
効果を奏するもので,デバイスの高集積化,高速化に寄
与するものである。
According to the present invention, a silicon-based conductive film can be processed with high precision to obtain a fine wiring pattern. The present invention is particularly effective in forming polycide gate electrodes, and contributes to higher integration and higher speed of devices.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】(a), (b)はエッチングの実施例を説明
するための断面図である。
FIGS. 1(a) and 1(b) are cross-sectional views for explaining an example of etching.

【図2】(HBr+N2)によるポリSiのエッチレー
トと選択比を示す図である。
FIG. 2 is a diagram showing the etch rate and selectivity of poly-Si by (HBr+N2).

【図3】(HBr+N2O) によるポリSiのエッチ
レートと選択比を示す図である。
FIG. 3 is a diagram showing the etch rate and selectivity of poly-Si by (HBr+N2O).

【図4】RIE(Cl2+N2O) によるポリSiの
エッチレートと選択比を示す図である。
FIG. 4 is a diagram showing the etch rate and selectivity of poly-Si by RIE (Cl2+N2O).

【図5】ECR(Cl2+N2O) によるポリSiの
エッチレートと選択比を示す図である。
FIG. 5 is a diagram showing the etch rate and selectivity of poly-Si by ECR (Cl2+N2O).

【図6】オーバーエッチとエッチングシフト量の関係を
示す図である。
FIG. 6 is a diagram showing the relationship between overetching and the amount of etching shift.

【図7】平行平板型反応性イオンエッチング装置の概念
図である。
FIG. 7 is a conceptual diagram of a parallel plate type reactive ion etching apparatus.

【図8】電子サイクロトロン共鳴プラズマエッチング装
置の概念図である。
FIG. 8 is a conceptual diagram of an electron cyclotron resonance plasma etching apparatus.

【図9】(a) 〜(c) はエッチングの従来例を説
明するための断面図である。
FIGS. 9(a) to 9(c) are cross-sectional views for explaining a conventional example of etching.

【図10】(HBr+O2)によるポリSiのエッチレ
ートと選択比を示す図である。
FIG. 10 is a diagram showing the etch rate and selectivity of poly-Si by (HBr+O2).

【図11】(Cl2+O2)によるポリSiの対レジス
ト選択比を示す図である。
FIG. 11 is a diagram showing the selectivity of poly-Si to resist due to (Cl2+O2).

【符号の説明】[Explanation of symbols]

1は半導体基板であってSi基板 2はシリコン酸化膜であってSiO2 膜3はポリSi
層 4はWSi層 5はマスクであってレジストマスク 5aはエッチング後のレジストマスク 6はウエハー 7はステージ 8はヒータ 9は真空チャンバ 10はシャワーヘッド 11はガス供給口 12はRF電源 13はマイクロ波発振器 14はコイル 15は側壁付着膜 16はアンダーカット
1 is a semiconductor substrate, Si substrate 2 is a silicon oxide film, and SiO2 film 3 is poly-Si.
The layer 4 is a WSi layer 5 is a mask, the resist mask 5a is a resist mask 6 after etching, the wafer 7 is a stage 8, the heater 9 is a vacuum chamber 10, the shower head 11 is a gas supply port 12, the RF power source 13 is a microwave The oscillator 14 has a coil 15 with an undercut sidewall adhesion film 16.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  半導体基板(1) 上にシリコン酸化
膜(2) を介して形成されたポリシリコン層(3) 
或いはポリサイド層(3, 4)をマスク(5) を用
いてエッチングするに際し,臭化水素と窒素の混合ガス
をエッチングガスとして用い,異方性エッチングを行う
ことを特徴とする半導体装置の製造方法。
[Claim 1] A polysilicon layer (3) formed on a semiconductor substrate (1) via a silicon oxide film (2).
Alternatively, a method for manufacturing a semiconductor device characterized in that when etching the polycide layers (3, 4) using a mask (5), anisotropic etching is performed using a mixed gas of hydrogen bromide and nitrogen as an etching gas. .
【請求項2】  半導体基板(1) 上にシリコン酸化
膜(2) を介して形成されたポリシリコン層(3) 
或いはポリサイド層(3, 4)をマスク(5) を用
いてエッチングするに際し,臭化水素と亜酸化窒素の混
合ガスをエッチングガスとして用い,異方性エッチング
を行うことを特徴とする半導体装置の製造方法。
[Claim 2] A polysilicon layer (3) formed on a semiconductor substrate (1) via a silicon oxide film (2).
Alternatively, when etching the polycide layers (3, 4) using the mask (5), a mixed gas of hydrogen bromide and nitrous oxide is used as an etching gas to perform anisotropic etching. Production method.
【請求項3】  半導体基板(1) 上にシリコン酸化
膜(2) を介して形成されたポリシリコン層(3) 
或いはポリサイド層(3, 4)をマスク(5) を用
いてエッチングするに際し,塩素と亜酸化窒素の混合ガ
スをエッチングガスとして用い,異方性エッチングを行
うことを特徴とする半導体装置の製造方法。
[Claim 3] A polysilicon layer (3) formed on a semiconductor substrate (1) via a silicon oxide film (2).
Alternatively, a method for manufacturing a semiconductor device characterized in that when etching the polycide layers (3, 4) using the mask (5), anisotropic etching is performed using a mixed gas of chlorine and nitrous oxide as an etching gas. .
JP5927891A 1991-03-25 1991-03-25 Manufacture of semiconductor device Withdrawn JPH04294533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5927891A JPH04294533A (en) 1991-03-25 1991-03-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5927891A JPH04294533A (en) 1991-03-25 1991-03-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04294533A true JPH04294533A (en) 1992-10-19

Family

ID=13108760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5927891A Withdrawn JPH04294533A (en) 1991-03-25 1991-03-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04294533A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103631A (en) * 1997-12-15 2000-08-15 Nec Corporation Method of manufacturing semiconductor device
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103631A (en) * 1997-12-15 2000-08-15 Nec Corporation Method of manufacturing semiconductor device
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process

Similar Documents

Publication Publication Date Title
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
KR101476435B1 (en) Method for multi-layer resist plasma etch
JPH0621018A (en) Dry etching method
KR20030066673A (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP2004519838A (en) Method for etching titanium nitride
JPH10135194A (en) Method for etching transistor gate using hard mask
JP2903884B2 (en) Semiconductor device manufacturing method
JPH05136105A (en) Method for selectively etching surface of structure
JP3088178B2 (en) Polysilicon film etching method
JPH11176804A (en) Manufacture of semiconductor device
JPH11186229A (en) Dry etching and manufacture of semiconductor device
JPH10178014A (en) Method for manufacturing semiconductor device
KR100489599B1 (en) Manufacturing method of semiconductor device
JPH0969511A (en) Fabrication of semiconductor device
JP4282391B2 (en) Manufacturing method of semiconductor device
JPH04294533A (en) Manufacture of semiconductor device
JP2002217414A (en) Semiconductor device and its manufacturing method
JP2907314B2 (en) Method for manufacturing semiconductor device
JPH06283477A (en) Method of manufacturing semiconductor device
JP2001127039A (en) Manufacturing method of semiconductor device
JPH09116149A (en) Polyside gate formation of semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JP2005136097A (en) Method of manufacturing semiconductor device
JPH07263406A (en) Method of manufacturing semiconductor device
JPH09246245A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514