JPH06283477A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JPH06283477A JPH06283477A JP9074193A JP9074193A JPH06283477A JP H06283477 A JPH06283477 A JP H06283477A JP 9074193 A JP9074193 A JP 9074193A JP 9074193 A JP9074193 A JP 9074193A JP H06283477 A JPH06283477 A JP H06283477A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- polysilicon film
- etching
- dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】DRAMなどの半導体記憶装置の製造工
程において、膜厚が100Å以下の非常に薄いSiO2
膜をゲート絶縁膜として使用し、この上にリンをドープ
したポリシリコン膜を堆積させ、これをドライエッチン
グしてゲート電極を形成する方法が用いられている。こ
の場合、非常に薄いSiO2 膜及びその下のシリコンサ
ブストレート(シリコン基板)との境界層の部分に損傷
を与えないようにするため、ポリシリコン膜のエッチン
グにはSiO2 膜に対する高い選択性が要求される。こ
のような要求を満たすドライエッチング方法として、平
成4年度の春の応用物理学会講演集P.504(講演N
o.28p−NC−4)に報告されているように、臭化
水素ガス(HBr)と酸素ガス(O2 )との混合ガスを
プラズマガスとして用いたエッチング方法が使用されて
いる。2. Description of the Related Art In a manufacturing process of a semiconductor memory device such as DRAM, a very thin SiO 2 film having a thickness of 100 Å or less
A method is used in which a film is used as a gate insulating film, a phosphorus-doped polysilicon film is deposited on the film, and this is dry-etched to form a gate electrode. In this case, the etching of the polysilicon film has a high selectivity to the SiO 2 film in order to prevent damage to the very thin SiO 2 film and the boundary layer with the silicon substrate (silicon substrate) below it. Is required. As a dry etching method satisfying such requirements, the spring 1992 lecture meeting of Applied Physics, P. 504 (Lecture N
o. 28p-NC-4), an etching method using a mixed gas of hydrogen bromide gas (HBr) and oxygen gas (O 2 ) as a plasma gas is used.
【0003】このように臭化水素ガス(HBr)をプロ
セスガスとしてポリシリコン膜をエッチングする場合、
エッチング残渣を防ぐために、通常はジャストエッチ
(所定のエッチングを終了した状態)から更に30〜5
0%のオーバーエッチングを行う。例えば、60秒のエ
ッチングでSiO2 膜上のポリシリコン膜が除去される
場合であればオーバーエッチングの時間は更に18秒〜
30秒程度である。しかし、このオーバーエッチングに
よって下地の薄いSiO2 膜もエッチングされるため
に、ポリシリコン膜のSiO2 膜に対するエッチング選
択性を高くする必要がある。上記講演集においては、臭
化水素ガス(HBr)に酸素ガス(O2 )を添加するこ
とで、その高選択性を得ている。When the polysilicon film is etched using hydrogen bromide gas (HBr) as a process gas as described above,
In order to prevent etching residues, it is usually 30 to 5 more from just etching (a state where predetermined etching is completed).
Perform 0% over-etching. For example, if the polysilicon film on the SiO 2 film is removed by the etching for 60 seconds, the over-etching time is 18 seconds or more.
It takes about 30 seconds. However, this over-etching also etches the underlying SiO 2 film, so that it is necessary to increase the etching selectivity of the polysilicon film with respect to the SiO 2 film. In the above-mentioned lecture collection, high selectivity is obtained by adding oxygen gas (O 2 ) to hydrogen bromide gas (HBr).
【0004】[0004]
【発明が解決しようとする課題】しかし、上記のプロセ
スガスによるドライエッチングにおいては、ポリシリコ
ン膜のエッチングが低速度であるという問題と、エッチ
ングマスクのレジスト上にSiO2 系の反応生成物が生
じることで、0.5%HF液によるウエット処理なしで
の酸素ガス(O2 )ドライアッシングではレジストが除
去できないという問題があった。However, in the dry etching using the above process gas, the problem that the etching rate of the polysilicon film is low, and a SiO 2 -based reaction product is generated on the resist of the etching mask. Therefore, there is a problem that the resist cannot be removed by oxygen gas (O 2 ) dry ashing without a wet treatment with a 0.5% HF solution.
【0005】そこで、この発明は、ポリシリコン膜をド
ライエッチングする際に、異方性かつ高速にエッチング
し得ると共に、マスクとなるレジストの除去が極めて容
易である半導体装置の製造方法を提供することを目的と
する。Therefore, the present invention provides a method for manufacturing a semiconductor device, which can anisotropically and rapidly etch a polysilicon film when dry etching the polysilicon film, and which makes it extremely easy to remove a resist serving as a mask. With the goal.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、酸化膜上に形成されたポリシリコン膜を
ドライエッチングする際に、臭化水素ガスと塩素ガスと
フッ素系ガスとを混合した混合ガスを用いる。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention uses a hydrogen bromide gas, a chlorine gas, and a fluorine-based gas when dry etching a polysilicon film formed on an oxide film. A mixed gas obtained by mixing is used.
【0007】なお、前記フッ素系ガスは、CF4 、C2
F6 、NF3 、CH2 F2 の少なくとも1つからなり、
前記混合ガスの総流量に対して1〜5%の混合率である
のが好ましい。The fluorine-based gas is CF 4 , C 2
Consists of at least one of F 6 , NF 3 , CH 2 F 2 ,
The mixing ratio is preferably 1 to 5% with respect to the total flow rate of the mixed gas.
【0008】[0008]
【作用】本発明においては、プロセスガスとして塩素ガ
スを使用することにより、ポリシリコン膜は塩素ガスと
反応し、SiCl4 が生成される。これは臭素ガスによ
るSiBr4 に比べて高い反応確率で起こり、その結
果、ポリシリコン膜のエッチング処理速度が高くなる。
また、CF4 などのフッ素系ガスを混合することによ
り、エッチングマスクであるレジスト上へのSiO2 系
の反応生成物の発生を抑制でき、その結果、ドライエッ
チング後のレジスト除去が酸素ガス(O2 )のみによる
ドライアッシングで可能となる。In the present invention, by using chlorine gas as the process gas, the polysilicon film reacts with chlorine gas and SiCl 4 is produced. This occurs with a higher reaction probability than SiBr 4 due to bromine gas, and as a result, the etching rate of the polysilicon film is increased.
Further, by mixing a fluorine-based gas such as CF 4 or the like, generation of SiO 2 -based reaction products on the resist that is an etching mask can be suppressed, and as a result, resist removal after dry etching can be performed using oxygen gas (O 2). 2 ) Only dry ashing is possible.
【0009】[0009]
【実施例】以下、本発明の一実施例について図面を用い
て説明する。図1(a)〜(c)は本発明の製造方法を
適用したポリシリコン膜の製造工程を示した図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 (a) to 1 (c) are views showing a manufacturing process of a polysilicon film to which the manufacturing method of the present invention is applied.
【0010】本実施例の製造方法を説明すると、図1
(a)に示すように、シリコン等から成る半導体基板1
表面上に、この半導体基板1を熱酸化して得られるSi
O2 等の絶縁膜2を形成した後、この絶縁膜2上にポリ
シリコン等から成る導電性膜3をCVD(Chemic
al Vapor Deposition;気相成長)
法等により積層する。さらに、前記導電性膜3上にレジ
ストを回転塗布し、それをフォトリソグラフィー技術に
より所望のレジストパターン4を形成する。The manufacturing method of this embodiment will be described with reference to FIG.
As shown in (a), a semiconductor substrate 1 made of silicon or the like
Si obtained by thermally oxidizing the semiconductor substrate 1 on the surface
After the insulating film 2 such as O 2 is formed, a conductive film 3 made of polysilicon or the like is formed on the insulating film 2 by CVD (Chemical).
al Vapor Deposition; vapor phase growth)
Laminate by a method or the like. Further, a resist is spin-coated on the conductive film 3, and a desired resist pattern 4 is formed on the resist by photolithography.
【0011】次に、このレジストパターン4をマスクと
して図2に示すような平行平板型プラズマエッチング装
置にて導電性膜3をドライエッチングする。この図2に
示すプラズマエッチング装置は特願平04−12962
3号に記載されているエッチング装置と同一である。こ
のエッチング装置は、チャンバー6と、プロセスガスを
チャンバー6内に導入する導入管7と、平行に配置した
板状の上部電極8a及び下部電極8bと、電極8a、8
b間に電圧を印加する高周波電源9と、チャンバー6内
のプロセスガスを排気する排気管10とを備える。Next, the resist pattern 4 is used as a mask to dry-etch the conductive film 3 by a parallel plate type plasma etching apparatus as shown in FIG. The plasma etching apparatus shown in FIG. 2 is disclosed in Japanese Patent Application No. 04-12962.
It is the same as the etching apparatus described in No. 3. This etching apparatus includes a chamber 6, an introduction pipe 7 for introducing a process gas into the chamber 6, a plate-shaped upper electrode 8a and a lower electrode 8b arranged in parallel, and electrodes 8a, 8
A high frequency power source 9 for applying a voltage between b and an exhaust pipe 10 for exhausting the process gas in the chamber 6 are provided.
【0012】下部電極8bはウエハホルダーとしての役
割も兼ねており、ウエハ5はその上部に保持される。ま
た、下部電極8bの下部には液体窒素(必要に応じて水
でもよい。)を流し込む冷却室11が設けられている。
液体窒素は冷媒として用いられ、電磁弁12で流量を調
節することによりウエハ5の温度を制御する。また、下
部電極8bと冷却室11はモーター等(図示せず)によ
り一体的に高速回転可能な構成にしてある。The lower electrode 8b also serves as a wafer holder, and the wafer 5 is held above it. A cooling chamber 11 into which liquid nitrogen (may be water if necessary) is poured is provided below the lower electrode 8b.
Liquid nitrogen is used as a coolant, and the temperature of the wafer 5 is controlled by adjusting the flow rate with the solenoid valve 12. Further, the lower electrode 8b and the cooling chamber 11 are integrally rotatable by a motor or the like (not shown) at a high speed.
【0013】導入管7にはプロセスガスの流れを制御す
るMFC(マスフローコントローラ)13が設けられ、
また排気管10は真空ポンプ14に繋がれている。そし
て、真空ポンプ14はチャンバー6内の圧力を小さくし
て真空状態を維持する。The introduction pipe 7 is provided with an MFC (mass flow controller) 13 for controlling the flow of process gas,
Further, the exhaust pipe 10 is connected to a vacuum pump 14. Then, the vacuum pump 14 reduces the pressure in the chamber 6 to maintain the vacuum state.
【0014】このようなエッチング装置を使用する際の
エッチング条件は、例えば、HBr50sccm、Cl
2 50sccm、CF4 4sccm、処理圧力0.4T
orr、RFパワー250Wである。この場合には、ポ
リシリコン膜3について所定のオーバーエッチングを実
施後、図1(b)に示すように、レジストパターン4上
におけるSiO2 系の反応生成物の発生を抑制でき、そ
の結果、図1(c)に示すように、通常の酸素ガス(O
2 )ドライアッシングで容易にレジストパターン4を除
去できる。The etching conditions when using such an etching apparatus are, for example, HBr 50 sccm and Cl.
2 50sccm, CF 4 4sccm, processing pressure 0.4T
orr, RF power 250W. In this case, after performing a predetermined over-etching on the polysilicon film 3, as shown in FIG. 1B, generation of SiO 2 -based reaction products on the resist pattern 4 can be suppressed, and as a result, as shown in FIG. As shown in FIG. 1 (c), normal oxygen gas (O
2 ) The resist pattern 4 can be easily removed by dry ashing.
【0015】図3は、エッチングのプロセスガスとして
CF4 の混合比を変化させた場合のレジストパターン4
上のSiO2 系の反応生成物の膜厚と、導電性膜3であ
るポリシリコン膜と絶縁膜2であるSiO2 膜とのエッ
チングの選択比を示したグラフである。横軸は、プロセ
スガス全体の総流量に対するCF4 の混合率(%)であ
り、縦軸は、反応生成物の膜厚(Å/分)と、ポリシリ
コン膜とSiO2 膜のエッチングの選択比である。FIG. 3 shows a resist pattern 4 when the CF 4 mixture ratio is changed as an etching process gas.
3 is a graph showing the film thickness of the above SiO 2 -based reaction product and the etching selectivity between the polysilicon film that is the conductive film 3 and the SiO 2 film that is the insulating film 2. The horizontal axis is the CF 4 mixture ratio (%) with respect to the total flow rate of the process gas, and the vertical axis is the film thickness (Å / min) of the reaction product and the selection of etching of the polysilicon film and the SiO 2 film Is a ratio.
【0016】本件発明者の実験によると、エッチングに
使用するプロセスガスにCF4 を混合した場合、その混
合率が1%から5%にあっては、レジストパターン4上
のSiO2 系の反応生成物はほとんど発生しなかった。According to the experiments conducted by the inventors of the present invention, when CF 4 is mixed in the process gas used for etching, when the mixture ratio is 1% to 5%, SiO 2 -based reaction formation on the resist pattern 4 is generated. Almost nothing happened.
【0017】これは、微量に混合したCF4 からのCF
3 ラジカルもしくはFラジカルがレジストパターン4を
コーティングしようとするSiO2 系の反応生成物の発
生を抑えるためである。ただ、CF4 を混合することで
導電性膜3であるポリシリコン膜と絶縁膜2であるSi
O2 膜との選択性の低下が懸念されるが、図3に示すよ
うに、CF4 の混合率が5%であっても、ポリシリコン
膜とSiO2 膜とのエッチング選択比は23であり、こ
れは実用上なんの問題もない。This is the CF from CF 4 mixed in a trace amount.
This is because the 3 radicals or F radicals suppress the generation of SiO 2 -based reaction products that are intended to coat the resist pattern 4. However, by mixing CF 4 with each other, the polysilicon film as the conductive film 3 and the Si film as the insulating film 2 are mixed.
Although the selectivity with respect to the O 2 film may decrease, as shown in FIG. 3, even if the mixing ratio of CF 4 is 5%, the etching selection ratio between the polysilicon film and the SiO 2 film is 23. Yes, this has no practical problems.
【0018】本実施例では図2に示した平行平板型プラ
ズマエッチング装置を用いたものであるが、電子サイク
ロトロン共鳴(ECR)プラズマを用いたエッチング装
置にも本発明は適用できる。In this embodiment, the parallel plate type plasma etching apparatus shown in FIG. 2 is used, but the present invention can be applied to an etching apparatus using electron cyclotron resonance (ECR) plasma.
【0019】また、フッ素ガスとして上記実施例ではC
F4 を用いているが、添加するガスとしては他にC2 F
6 、NF3 、CH2 F2 を使用しても同様の効果が得ら
れると共に、これらフッ素ガスを任意に複数混合しても
よいことはいうまでもない。Further, as the fluorine gas, C is used in the above embodiment.
Although F 4 is used, C 2 F is another gas to be added.
It is needless to say that the same effect can be obtained by using 6 , NF 3 , and CH 2 F 2 and that plural fluorine gases may be arbitrarily mixed.
【0020】[0020]
【発明の効果】以上説明したように本発明によれば、反
応性ガスプラズマによるドライエッチングにおいて、臭
化水素と塩素とフッ素系ガスとを混合したものをプロセ
スガスとして使用することにより、ポリシリコン膜の異
方性かつ高速エッチングが可能となり、またエッチング
マスクであるレジスト表面への反応生成物の堆積を防止
でき、レジスト除去工程の短縮化が達成できる。As described above, according to the present invention, in dry etching using reactive gas plasma, a mixture of hydrogen bromide, chlorine, and a fluorine-based gas is used as a process gas. This enables anisotropic and high-speed etching of the film, prevents the deposition of reaction products on the surface of the resist serving as an etching mask, and shortens the resist removing step.
【図1】本発明の一実施例による半導体装置の製造方法
を工程順に示す断面図である。FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.
【図2】上記実施例で使用する代表的なプラズマエッチ
ング装置の概略構成図である。FIG. 2 is a schematic configuration diagram of a typical plasma etching apparatus used in the above embodiment.
【図3】本発明に係る半導体装置の製造方法により形成
されたポリシリコン膜のエッチング特性を示す図であ
る。FIG. 3 is a diagram showing etching characteristics of a polysilicon film formed by the method for manufacturing a semiconductor device according to the present invention.
1 半導体基板 2 絶縁膜 3 導電性膜(ポリシリコン膜) 4 レジストパターン 5 ウエハ 6 チャンバー 7 導入管 8a 上部電極 8b 下部電極 9 高周波電源 10 排気管 11 冷却室 12 電磁弁 13 MFC 14 真空ポンプ 1 Semiconductor Substrate 2 Insulating Film 3 Conductive Film (Polysilicon Film) 4 Resist Pattern 5 Wafer 6 Chamber 7 Introduction Tube 8a Upper Electrode 8b Lower Electrode 9 High Frequency Power Supply 10 Exhaust Pipe 11 Cooling Chamber 12 Solenoid Valve 13 MFC 14 Vacuum Pump
Claims (2)
ドライエッチングする際に、臭化水素ガスと塩素ガスと
フッ素系ガスとを混合した混合ガスを用いることを特徴
とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, wherein a mixed gas of a hydrogen bromide gas, a chlorine gas, and a fluorine-based gas is used when dry-etching a polysilicon film formed on an oxide film. Method.
2 F6 、NF3 、CH2 F2 の少なくとも1つからな
り、前記混合ガスの総流量に対して1〜5%の混合率で
あることを特徴とする請求項1記載の半導体装置の製造
方法。2. The fluorine-based gas is CF 4 , C
2. The manufacturing of a semiconductor device according to claim 1, comprising at least one of 2 F 6 , NF 3 , and CH 2 F 2 , and having a mixing ratio of 1 to 5% with respect to the total flow rate of the mixed gas. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9074193A JPH06283477A (en) | 1993-03-25 | 1993-03-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9074193A JPH06283477A (en) | 1993-03-25 | 1993-03-25 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06283477A true JPH06283477A (en) | 1994-10-07 |
Family
ID=14007014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9074193A Pending JPH06283477A (en) | 1993-03-25 | 1993-03-25 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06283477A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830807A (en) * | 1994-03-18 | 1998-11-03 | Fujitsu Limited | Successive dry etching of alternating laminate |
WO2001009934A1 (en) * | 1999-08-03 | 2001-02-08 | Applied Materials, Inc. | Sidewall polymer forming gas additives for etching processes |
WO2001029882A3 (en) * | 1999-10-21 | 2001-11-08 | Applied Materials Inc | Method for in situ removal of a dielectric antireflective coating during a gate etch process |
US6531349B2 (en) | 2000-02-21 | 2003-03-11 | Nec Corporation | Method of etching polycrystalline silicon film by using two consecutive dry-etching processes |
CN104425228A (en) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | Method for forming polysilicon grid electrode |
CN109659222A (en) * | 2017-10-10 | 2019-04-19 | 联华电子股份有限公司 | The forming method of semiconductor device |
-
1993
- 1993-03-25 JP JP9074193A patent/JPH06283477A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830807A (en) * | 1994-03-18 | 1998-11-03 | Fujitsu Limited | Successive dry etching of alternating laminate |
WO2001009934A1 (en) * | 1999-08-03 | 2001-02-08 | Applied Materials, Inc. | Sidewall polymer forming gas additives for etching processes |
US6583065B1 (en) | 1999-08-03 | 2003-06-24 | Applied Materials Inc. | Sidewall polymer forming gas additives for etching processes |
WO2001029882A3 (en) * | 1999-10-21 | 2001-11-08 | Applied Materials Inc | Method for in situ removal of a dielectric antireflective coating during a gate etch process |
US6613682B1 (en) | 1999-10-21 | 2003-09-02 | Applied Materials Inc. | Method for in situ removal of a dielectric antireflective coating during a gate etch process |
US6531349B2 (en) | 2000-02-21 | 2003-03-11 | Nec Corporation | Method of etching polycrystalline silicon film by using two consecutive dry-etching processes |
CN104425228A (en) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | Method for forming polysilicon grid electrode |
CN109659222A (en) * | 2017-10-10 | 2019-04-19 | 联华电子股份有限公司 | The forming method of semiconductor device |
CN109659222B (en) * | 2017-10-10 | 2020-10-27 | 联华电子股份有限公司 | Method for forming semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI352387B (en) | Etch methods to form anisotropic features for high | |
JP3659933B2 (en) | Method for etching high aspect ratio openings | |
US20180138055A1 (en) | Removal methods for high aspect ratio structures | |
US8658541B2 (en) | Method of controlling trench microloading using plasma pulsing | |
US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
JP4791956B2 (en) | Method for etching a polysilicon gate structure in a plasma etch chamber and method for reducing microloading of etch rate between different doped materials of a substrate | |
US20040072446A1 (en) | Method for fabricating an ultra shallow junction of a field effect transistor | |
JP2004508709A (en) | Oxide selective etching method | |
JPH0927483A (en) | Method of etching oxide layer | |
US8592327B2 (en) | Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage | |
KR100255405B1 (en) | Dry etching method | |
US8980111B2 (en) | Sidewall image transfer method for low aspect ratio patterns | |
JP2903884B2 (en) | Semiconductor device manufacturing method | |
US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
JP2021515394A (en) | Systems and methods for forming voids | |
JPH06283477A (en) | Method of manufacturing semiconductor device | |
JPH05152255A (en) | Dryetching method | |
JP3208596B2 (en) | Dry etching method | |
US10937659B2 (en) | Method of anisotropically etching adjacent lines with multi-color selectivity | |
JP2002217414A (en) | Semiconductor device and its manufacturing method | |
US10755941B2 (en) | Self-limiting selective etching systems and methods | |
JP2005136097A (en) | Method of manufacturing semiconductor device | |
JP2000306882A (en) | Method of improving step coverage at thin film deposition in recessed portion and application to manufacture of semiconductor element | |
JP3380947B2 (en) | Plasma etching method for low dielectric constant silicon oxide based insulating film | |
JPH06318575A (en) | Dry etching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011120 |