JP2001267301A - Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device - Google Patents

Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Info

Publication number
JP2001267301A
JP2001267301A JP2000078910A JP2000078910A JP2001267301A JP 2001267301 A JP2001267301 A JP 2001267301A JP 2000078910 A JP2000078910 A JP 2000078910A JP 2000078910 A JP2000078910 A JP 2000078910A JP 2001267301 A JP2001267301 A JP 2001267301A
Authority
JP
Japan
Prior art keywords
etching
impedance
etched
change
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000078910A
Other languages
Japanese (ja)
Inventor
Katsuya Ito
克也 伊藤
Masaki Nozaki
正樹 野崎
Hiroyuki Takada
弘之 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000078910A priority Critical patent/JP2001267301A/en
Publication of JP2001267301A publication Critical patent/JP2001267301A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide etching for preventing damages to a ground layer due to overetching. SOLUTION: At etching a material using a two step etching method, a first etching step is terminated before a ground layer is exposed and a system moves to a second etching step, with the condition that etching speed be slower than the first etching step. The termination time of the first etching step is determined by monitoring the etching progress obtained from impedance changes in an etching chamber.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にゲート電極材のエッチング方法とその
装置に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of etching a gate electrode material and an apparatus therefor.

【0002】[0002]

【従来の技術】年々、デバイスの高集積化、動作速度の
高速化が進む中、パターン形成の際、必要とされるエッ
チング精度も高くなってきている。
2. Description of the Related Art As devices become more highly integrated and operation speeds increase year by year, the etching accuracy required for pattern formation is also increasing.

【0003】従来より、例えばゲート電極のパターニン
グのため、ゲート電極材をドライエッチングする際は、
エッチング残りによるデバイスの不良発生を防ぐため、
ウェーハ全面に渡って、成膜された膜厚分に対して過剰
にエッチングをする、いわゆる「オーバエッチング」を
行っている。
Conventionally, when dry etching a gate electrode material for patterning of a gate electrode, for example,
In order to prevent device failure due to etching residue,
The so-called "over-etching" is performed over the entire surface of the wafer to perform excessive etching with respect to the thickness of the formed film.

【0004】また、オーバエッチングを行っている時
に、下地膜が過剰にエッチングされないように、多くの
場合、二段階エッチング法を採用している。この二段階
エッチング法とは、被エッチング材をまず比較的エッチ
ング速度が早い条件でエッチングを行い、途中からより
下地膜のエッチング速度の遅い条件に切り替え、オーバ
エッチを行う方法である。
Further, in order to prevent the base film from being excessively etched during over-etching, a two-stage etching method is often used. The two-stage etching method is a method in which a material to be etched is first etched under a condition where the etching rate is relatively high, and the condition is changed to a condition where the etching rate of the base film is lower from the middle, and overetching is performed.

【0005】[0005]

【発明が解決しようとする課題】最近、デバイスの動作
速度の高速化への要求に応えて、ゲート酸化膜の薄膜化
が進み、デバイスによっては、ゲート酸化膜の膜厚を5
0Å以下にする必要もでてきている。
Recently, in response to a demand for a higher operating speed of a device, the thickness of a gate oxide film has been reduced.
There is also a need to keep it below 0 °.

【0006】図7(a)〜図7(c)は、従来の二段階
エッチング法を用いて、このような薄いゲート酸化膜上
にゲート電極パターンを形成する工程の一例を示す図で
ある。通常、基板上に形成される回路パターン密度は、
基板全域で均一なものではなく、回路パターンの密な部
分と粗な部分が混在していることが多い。図中、A領域
はゲート電極パターンが密に形成される領域であり、B
領域はゲート電極パターンが粗に形成される領域を示
す。
FIGS. 7A to 7C are views showing an example of a process of forming a gate electrode pattern on such a thin gate oxide film using a conventional two-step etching method. Usually, the density of the circuit pattern formed on the substrate is
It is not uniform over the entire area of the substrate, and dense and rough portions of the circuit pattern are often mixed. In the figure, region A is a region where a gate electrode pattern is densely formed, and region B is
The region indicates a region where the gate electrode pattern is formed roughly.

【0007】図7(a)に示すように、ゲート電極材の
ドライエッチング開始前においては、シリコン基板51
0上には、例えば膜厚約30Åのゲート酸化膜520
と、ゲート酸化膜520上にはゲート電極材として膜厚
約2000Åのa−Si530が形成されている。ま
た、a−Si530上にはパターニングされた反射防止
膜540とレジスト550のエッチングマスクパターン
が形成されている。なお、この反射防止膜540は、レ
ジスト550の露光時に反射による露光精度の劣化を防
止するために設けられる膜である。
As shown in FIG. 7A, before starting the dry etching of the gate electrode material, a silicon substrate 51 is formed.
0, a gate oxide film 520 having a thickness of about 30 °, for example.
Then, on the gate oxide film 520, a-Si 530 having a thickness of about 2000 Å is formed as a gate electrode material. Further, an etching mask pattern of the patterned antireflection film 540 and the resist 550 is formed on the a-Si 530. Note that the antireflection film 540 is a film provided to prevent the exposure accuracy from deteriorating due to reflection when the resist 550 is exposed.

【0008】a−Si530のエッチングが開始される
と、粗な回路パターン領域(B領域)では、密な回路パ
ターン領域(A領域)よりエッチングが早く進行するた
め、A領域にまだかなりのa−Si膜が残っている時点
でB領域では下地層のゲート酸化膜520が露出する。
When the etching of the a-Si 530 is started, the etching proceeds faster in the coarse circuit pattern region (region B) than in the dense circuit pattern region (region A). At the time when the Si film remains, the gate oxide film 520 of the underlying layer is exposed in the region B.

【0009】従来の二段階エッチング法では、最初のエ
ッチング段階(以下、「第1エッチング段階」と呼ぶ)
と次のエッチング段階(以下、「第2エッチング段階」
と呼ぶ)の切り替え時については、エッチングチャンバ
ー内のプラズマの発光強度をモニターしながら決定して
いた。即ち、ゲート電極材の下地層であるゲート酸化膜
が露出する際に起こる所定波長(385nm)の発光強
度の変化からゲート電極材のエッチング終点を検出し、
これをエッチング条件の切り替え時としていた。
In the conventional two-step etching method, an initial etching step (hereinafter, referred to as a "first etching step")
And the next etching stage (hereinafter, "second etching stage")
) Was determined while monitoring the emission intensity of the plasma in the etching chamber. That is, the etching end point of the gate electrode material is detected from a change in emission intensity at a predetermined wavelength (385 nm) that occurs when the gate oxide film, which is the base layer of the gate electrode material, is exposed.
This was when the etching conditions were switched.

【0010】図8は、エッチング時間に対する385n
mの発光波長の強度変化を示すグラフである。同図に示
すように、エッチングがa−Si530から下地のゲー
ト酸化膜520に進行した際の反応生成物の変化による
発光強度の変化点Cを第1エッチング段階と第2エッチ
ング段階の切り替え時としていた。この従来の検出方法
では、原理的にゲート酸化膜の露出が条件となる。
FIG. 8 shows 385n with respect to the etching time.
6 is a graph showing a change in the intensity of the emission wavelength of m. As shown in the figure, a point C where the emission intensity changes due to a change in the reaction product when the etching proceeds from the a-Si 530 to the underlying gate oxide film 520 is defined as the time of switching between the first etching step and the second etching step. Was. In this conventional detection method, the condition is that the gate oxide film is exposed in principle.

【0011】図7(b)は、第1エッチング段階の終点
(エッチング条件切り替え点C)時のエッチング状態を
示している。粗な回路パターン領域(B領域)では、下
地のゲート酸化膜520が露出し、すでに多少エッチン
グされている。密な回路パターン領域(A領域)では、
エッチングすべきa−Si530がまだ相当量残ってい
る。
FIG. 7B shows an etching state at the end point of the first etching stage (etching condition switching point C). In the rough circuit pattern region (region B), the underlying gate oxide film 520 is exposed and slightly etched. In the dense circuit pattern area (A area)
A considerable amount of a-Si 530 to be etched still remains.

【0012】密な回路パターン領域(A領域)に残留し
ているa−Si530は、第2エッチング段階中にもエ
ッチングが進行するが、通常第2エッチング段階のエッ
チング条件は、第1エッチング段階のエッチング条件に
比較してa−Siのエッチング速度が小さいため、オー
バエッチングするまでには第1エッチング段階でのエッ
チング時間の5倍〜10倍の時間を要する。
The a-Si 530 remaining in the dense circuit pattern region (region A) is also etched during the second etching step. Generally, the etching conditions in the second etching step are the same as those in the first etching step. Since the a-Si etching rate is lower than the etching conditions, it takes 5 to 10 times as long as the etching time in the first etching stage before over-etching.

【0013】一方、粗な回路パターン領域(B領域)で
は、すでに下地のゲート酸化膜520表面が多少エッチ
ングされて減っている上に、第2エッチング段階におい
てエッチング速度は非常に遅いもののゲート酸化膜52
0のエッチングも進行する。ゲート酸化膜520は非常
に薄いため、第2エッチング段階中にゲート酸化膜52
0自身がエッチングされつくし、Si基板510が露出
する虞れがある。一旦Si基板510が露出すると、a
−Si530とほぼ同じ速度でSi基板510のエッチ
ングが進行する。
On the other hand, in the rough circuit pattern region (region B), the surface of the underlying gate oxide film 520 has already been slightly etched and reduced, and the gate oxide film has a very low etching rate in the second etching stage. 52
The etching of 0 also proceeds. Since the gate oxide 520 is very thin, the gate oxide 52
0 itself may be completely etched and the Si substrate 510 may be exposed. Once the Si substrate 510 is exposed, a
Etching of Si substrate 510 proceeds at substantially the same speed as -Si 530.

【0014】この結果、図7(c)に示すように、第2
エッチング段階終了時には、密なパターン回路領域(A
領域)では、a−Si530が良好な形状に加工され、
ゲート酸化膜520も残留しているが、粗なパターン回
路領域(B領域)では、ゲート酸化膜がエッチングされ
つくし、Si基板510への大幅なエッチングの突き抜
けが生じる虞れがある。
As a result, as shown in FIG.
At the end of the etching phase, the dense pattern circuit area (A
Region), a-Si 530 is processed into a good shape,
Although the gate oxide film 520 also remains, in a rough pattern circuit region (region B), the gate oxide film is completely etched, and there is a possibility that a large etching penetration into the Si substrate 510 may occur.

【0015】このようなSi基板へのエッチングの突き
抜けは、Si基板中に形成されるべき拡散領域等へダメ
ージを与え、トランジスタ動作そのものを不可能として
しまう虞れがあり、デバイス製造上致命的な不良とな
る。
Such penetration of the Si substrate by etching may damage a diffusion region or the like to be formed in the Si substrate, making it impossible to operate the transistor itself. It becomes bad.

【0016】本発明の目的は、上述する課題に鑑み、よ
り高精度にエッチング工程の調整が可能なエッチング方
法、エッチング装置、エッチング進行度の検出方法等を
提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide an etching method, an etching apparatus, a method of detecting the degree of etching progress, and the like capable of adjusting the etching process with higher precision in view of the above-mentioned problems.

【0017】[0017]

【課題を解決するための手段】本発明のエッチング進行
度検出方法は、ドライエッチング中のエッチングチャン
バー内のインピーダンス変化をモニターすることによ
り、被エッチング材のエッチング量を求めることを特徴
とする。
The method of detecting the degree of progress of etching according to the present invention is characterized in that the amount of etching of a material to be etched is determined by monitoring a change in impedance in an etching chamber during dry etching.

【0018】上記検出方法によれば、被エッチング材の
エッチング量に依存するインピーダンス変化を得られる
ため、連続的に被エッチング材のエッチング進行度を検
出できる。よって、被エッチング材の残膜厚を任意の膜
厚になるよう制御することが可能となる。
According to the above detection method, an impedance change depending on the etching amount of the material to be etched can be obtained, so that the degree of etching of the material to be etched can be continuously detected. Therefore, it is possible to control the remaining film thickness of the material to be etched to an arbitrary film thickness.

【0019】なお、ここでエッチングチャンバー内のイ
ンピーダンスとは、チャンバー内のプラズマの抵抗およ
び該プラズマと被エッチング材が形成されている基板間
に形成される空間コンデンサにより主に決定されるイン
ピーダンスをいう。
Here, the impedance in the etching chamber refers to the impedance mainly determined by the resistance of the plasma in the chamber and the space capacitor formed between the plasma and the substrate on which the material to be etched is formed. .

【0020】本発明のエッチング方法は、エッチングチ
ャンバー内のインピーダンス変化をモニターすることに
より、被エッチング材のエッチング条件を調整すること
を特徴とする。
[0020] The etching method of the present invention is characterized in that the etching condition of the material to be etched is adjusted by monitoring the impedance change in the etching chamber.

【0021】上記エッチング方法によれば、エッチング
チャンバー内のインピーダンス変化が被エッチング材の
エッチング量に依存するので、被エッチング材のエッチ
ング量に応じたエッチング条件に調整し、より精度の高
いエッチングを行うことができる。
According to the above-mentioned etching method, since the change in impedance in the etching chamber depends on the amount of etching of the material to be etched, the etching conditions are adjusted according to the amount of etching of the material to be etched, and more accurate etching is performed. be able to.

【0022】本発明の別のエッチング方法は、被エッチ
ング材の下地層が露出する前にエッチングを終了する第
1エッチング段階と、前記第1エッチング段階の終了
後、前記第1エッチング段階の終了後、ガス種、圧力、
高周波電力、温度のいずれかの条件が、前記第1エッチ
ング段階と異なる条件で、少なくとも前記下地層が露出
するまで前記被エッチング材のエッチングを行う第2エ
ッチング段階とを有することを特徴とする。
According to another etching method of the present invention, there is provided a first etching step in which the etching is completed before the underlayer of the material to be etched is exposed, and after the first etching step, and after the first etching step. , Gas type, pressure,
A second etching step of etching the material to be etched at least until the underlying layer is exposed, under the condition that any one of the high-frequency power and the temperature is different from the first etching step.

【0023】上記別のエッチング方法によれば、被エッ
チング材が残留しているうちに第1エッチング段階から
エッチング速度が遅い第2エッチング段階に切り替える
ため、過剰なオーバーエッチングによる下地層へのダメ
ージを抑制できる。
According to the another etching method, since the etching rate is switched from the first etching step to the second etching step having a low etching rate while the material to be etched remains, damage to the underlying layer due to excessive over-etching is prevented. Can be suppressed.

【0024】なお、上記エッチング方法において、前記
第1エッチング段階の終了時を、エッチングチャンバー
内のインピーダンス変化をモニターすることにより判断
してもよい。
In the above etching method, the end of the first etching step may be determined by monitoring a change in impedance in the etching chamber.

【0025】この場合は、エッチングチャンバー内のイ
ンピーダンス変化が、被エッチング材のエッチング量に
依存するため、第1エッチング段階を終了するときの被
エッチング材の残膜厚を調整できる。
In this case, since the change in impedance in the etching chamber depends on the amount of etching of the material to be etched, the remaining film thickness of the material to be etched at the end of the first etching step can be adjusted.

【0026】本発明の半導体装置の製造方法は、ゲート
電極の加工形成工程において、上述するエッチング方法
を用いることである。
In the method of manufacturing a semiconductor device according to the present invention, the above-described etching method is used in the process of forming a gate electrode.

【0027】ゲート電極材をエッチングし、ゲート電極
を作製する際は、特に下地層となるゲート絶縁膜の膜厚
が薄いため、過剰なオーバエッチングがゲート絶縁膜ひ
いてはゲート絶縁膜下の基板層にダメージを与える虞れ
があるため、上述するエッチング方法を用いれば、ゲー
ト絶縁膜のオーバエッチングを抑制できる。
When the gate electrode material is etched to form the gate electrode, excessive over-etching is applied to the gate insulating film and, consequently, to the substrate layer below the gate insulating film because the thickness of the gate insulating film serving as a base layer is particularly small. Since there is a possibility of causing damage, over-etching of the gate insulating film can be suppressed by using the above-described etching method.

【0028】本発明のエッチング進行度検出装置は、エ
ッチングチャンバー内に設置された一対の電極間に印加
される高周波の電圧および電流を測定する手段と、測定
された電圧および電流をデジタル信号に変換するA/D
変換機と、前記電流および電圧のデジタル信号よりイン
ピーダンス変化を算出し、このインピーダンス変化より
被エッチング材のエッチング量もしくはエッチング残膜
量を求める手段とを有することを特徴とする。
The etching progress detecting apparatus of the present invention comprises means for measuring a high-frequency voltage and current applied between a pair of electrodes provided in an etching chamber, and converting the measured voltage and current into digital signals. A / D
It is characterized by having a converter and means for calculating an impedance change from the digital signal of the current and the voltage and obtaining an etching amount or an etching remaining film amount of the material to be etched from the impedance change.

【0029】上記エッチング進行度検出装置を既存のエ
ッチング装置等に備えることにより、種々のエッチング
装置で、エッチング中に被エッチング材のエッチング進
行度をモニターすることが可能となる。
By providing the above-mentioned etching progress detecting device in an existing etching device or the like, it becomes possible to monitor the etching progress of the material to be etched during the etching by various etching devices.

【0030】本発明のドライエッチング装置は、ドライ
エッチング中のエッチングチャンバー内のインピーダン
ス変化より被エッチング材のエッチング進行度を検出す
る手段を備えることを特徴とする。なお、このエッチン
グ進行度を検出する手段は、エッチングチャンバー内に
設置された一対の電極間に印加される高周波の電圧およ
び電流を測定する手段と、測定された電圧および電流を
デジタル信号に変換するA/D変換機と、前記電流およ
び電圧のデジタル信号よりインピーダンス変化を算出
し、このインピーダンス変化より被エッチング材のエッ
チング量もしくはエッチング残膜量を求める手段とを有
していてもよい。
The dry etching apparatus according to the present invention is characterized in that it comprises means for detecting the progress of the etching of the material to be etched from the change in impedance in the etching chamber during the dry etching. The means for detecting the degree of progress of etching includes means for measuring a high-frequency voltage and current applied between a pair of electrodes installed in the etching chamber, and conversion of the measured voltage and current into digital signals. An A / D converter and means for calculating a change in impedance from the digital signal of the current and the voltage and obtaining an etching amount or an etching remaining film amount of the material to be etched from the impedance change may be provided.

【0031】上記ドライエッチング装置によれば、エッ
チング中にインピーダンス変化を基に被エッチング材の
エッチングの進行度を把握できるため、より高い精度で
エッチング条件の調整を行うことができる。
According to the dry etching apparatus, since the progress of the etching of the material to be etched can be grasped based on the impedance change during the etching, the etching conditions can be adjusted with higher accuracy.

【0032】[0032]

【発明の実施の形態】以下、ゲート電極加工のためのR
IE(Reactive Ion Etching)法によるエッチング工
程を例にとり、本発明の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, R for processing a gate electrode will be described.
An embodiment of the present invention will be described by taking an etching process by an IE (Reactive Ion Etching) method as an example.

【0033】本実施の形態に係るゲート電極材料のエッ
チング方法では、従来の所定波長の発光強度をモニター
する方法にかえて、エッチングチャンバー内でのインピ
ーダンス変化をモニターする方法を用いて、被エッチン
グ材料のエッチング進行度を検出することを特徴とす
る。この検出方法を用いることにより、二段階エッチン
グ法を用いた場合において、第1エッチング段階から第
2エッチング段階への切り替えを下地層が露出する前に
行うことが可能となり、より精度の高い二段階エッチン
グができる。
In the method of etching a gate electrode material according to the present embodiment, a method of monitoring a change in impedance in an etching chamber is used instead of a conventional method of monitoring the emission intensity of a predetermined wavelength. Is characterized by detecting the degree of etching progress. By using this detection method, in the case of using the two-stage etching method, it is possible to switch from the first etching stage to the second etching stage before the underlayer is exposed, and to achieve a more accurate two-stage etching process. Can be etched.

【0034】以下、図面を参照しながら、本実施の形態
について説明する。
Hereinafter, this embodiment will be described with reference to the drawings.

【0035】図1(a)〜図1(c)は、本実施の形態
のドライエッチング方法を用いて行うゲート電極のパタ
ーニングの各工程における基板の部分断面図である。
FIGS. 1A to 1C are partial cross-sectional views of the substrate in each step of patterning a gate electrode using the dry etching method of the present embodiment.

【0036】まず、図1(a)は、ゲート電極材料のエ
ッチングを開始する際の基板の部分断面図である。Si
基板110上には、ゲート酸化膜である膜厚約30Åの
SiO膜120とその上にゲート電極材料である膜厚
約2000Å〜2500Åのa−Si膜130が形成さ
れており、さらにその上には、パターニングされた反射
防止膜140とレジスト150が形成されている。な
お、レジストマスク下層にある反射防止膜140は、レ
ジストの露光の際に高精度の露光パターンを得るため反
射の影響を取り除くものである。反射防止膜140は、
a−Si膜130のエッチングに先んじて、別のエッチ
ング装置にてエッチング処理が行われており、ゲート電
極のエッチングを行う際は、レジストマスクパターンの
下層のみに存在している。
First, FIG. 1A is a partial cross-sectional view of a substrate when starting etching of a gate electrode material. Si
On the substrate 110, an SiO 2 film 120 having a thickness of about 30 ° serving as a gate oxide film and an a-Si film 130 having a thickness of about 2000 ° to 2500 ° serving as a gate electrode material are formed thereon. Has a patterned antireflection film 140 and a resist 150 formed thereon. The anti-reflection film 140 under the resist mask removes the influence of reflection in order to obtain a highly accurate exposure pattern when exposing the resist. The anti-reflection film 140
Prior to the etching of the a-Si film 130, an etching process is performed by another etching apparatus, and when the gate electrode is etched, it is present only in the lower layer of the resist mask pattern.

【0037】尚、同図中左側は、ゲート電極パターンが
密に形成される領域(A領域)であり、同図中右側は、
ゲート電極パターンが粗に形成される領域(B領域)で
ある。
It is to be noted that the left side in the figure is a region (A region) where the gate electrode pattern is densely formed, and the right side in the figure is
This is a region (region B) where the gate electrode pattern is formed roughly.

【0038】図1(b)は、第1エッチング段階から第
2エッチング段階へエッチング条件を切り替える際の基
板の部分断面図である。即ち、第1エッチング段階の終
了時の状態を示す。
FIG. 1B is a partial sectional view of the substrate when the etching conditions are switched from the first etching stage to the second etching stage. That is, the state at the end of the first etching stage is shown.

【0039】第1エッチング段階でのa−Si膜130
のエッチング条件は、例えばエッチングガスとして、H
BrおよびClの混合ガスを用い、それぞれ流量比
を、150sccm、30sccmとする。また、チャ
ンバー内圧力は0.5Paとする。このときのa−Si
膜のエッチング速度は約2000Å/分である。なお、
同じ条件でSiO膜をエッチングした場合はエッチン
グ速度150Å/分となる。
A-Si film 130 in first etching step
The etching condition is, for example, as an etching gas, H
Using a mixed gas of Br and Cl 2 , the flow ratios are set to 150 sccm and 30 sccm, respectively. The pressure in the chamber is 0.5 Pa. A-Si at this time
The film etch rate is about 2000 ° / min. In addition,
When the SiO 2 film is etched under the same conditions, the etching rate is 150 ° / min.

【0040】第2エッチング段階でのa−Si膜130
のエッチング条件は、例えばエッチングガスとして、H
Brおよび0の混合ガスを用い、それぞれ流量比を、
158sccm、1.8sccmとする。また、チャン
バー内圧力は9.3Paとする。
A-Si film 130 in second etching step
The etching condition is, for example, as an etching gas, H
With Br and 0 2 of the gas mixture, respectively flow ratio,
It is 158 sccm and 1.8 sccm. The pressure in the chamber is 9.3 Pa.

【0041】このときのa−Si膜のエッチング速度は
約850Å/分である。また、この条件下でのSiO
膜のエッチング速度は10Å/分以下となる。
At this time, the etching rate of the a-Si film is about 850 ° / min. In addition, under these conditions, SiO 2
The etching rate of the film becomes 10 ° / min or less.

【0042】このように、第2エッチング段階でのエッ
チング条件は、過剰なオーバエッチングを抑制するた
め、下地膜であるSiO膜のエッチング速度を毎分1
0Å程度に抑えられる条件に調整する。これに伴い、第
2エッチング段階でのa−Siのエッチング速度は、第
1エッチング段階の1/3〜1/2程度になる。
As described above, the etching condition in the second etching stage is to set the etching rate of the SiO 2 film as the base film to 1 minute per minute in order to suppress excessive over-etching.
Adjust to a condition that can be suppressed to about 0 °. Accordingly, the etching rate of a-Si in the second etching step is about 1/3 to 1/2 of that in the first etching step.

【0043】なお、エッチングガス条件は上述の条件に
限らず、種々の条件を用いることができる。例えばHB
rガスのみを用いてもよい。
The etching gas conditions are not limited to the above conditions, but various conditions can be used. For example, HB
Only r gas may be used.

【0044】本実施の形態では、第1エッチング段階と
第2エッチング段階の切り替えの判断は、エッチングチ
ャンバー内のインピーダンス変化をモニタリングするこ
とにより、ゲート電極材(a−Si膜130)のエッチ
ングの進行度に合わせて行う。パターンが粗な領域(B
領域)においても下地層であるSiO膜120が露出
していない状態を確保するため、例えば基板面上のa−
Si膜130の残膜の平均厚みが約100Å程度になっ
たところで、第1エッチング段階を終了し、第2エッチ
ング段階に切り替える。
In the present embodiment, the switching between the first etching step and the second etching step is determined by monitoring the change in impedance in the etching chamber, and thereby the progress of the etching of the gate electrode material (a-Si film 130). Perform according to the degree. Areas with coarse patterns (B
Region), in order to ensure that the SiO 2 film 120 as the underlying layer is not exposed, for example, a-
When the average thickness of the remaining film of the Si film 130 becomes about 100 °, the first etching step is completed, and the operation is switched to the second etching step.

【0045】図2は、a−Si膜130をエッチングす
る平行平板型RIE装置のエッチングチャンバー10内
の様子を概略的に示したものである。同図に示すよう
に、上部電極20Aと下部電極20Bとからなる平行平
板型RIE装置の例を示す。下部電極20B上にゲート
酸化膜(SiO)120、ゲート電極材(a−Si)
130およびレジスト150等を表面に形成したSi基
板110を載置する。上部電極20Aと下部電極20B
間に13.56MHzの高周波電圧を印加すると、エッ
チング中は、上部電極20AとSi基板110表面の間
の上部電極側に、エッチングガスや被エッチング材のイ
オン化されたあるいは中性の活性な励起分子や反応分子
等を含むプラズマ領域30が発生する。
FIG. 2 schematically shows a state in the etching chamber 10 of the parallel plate type RIE apparatus for etching the a-Si film 130. As shown in the figure, an example of a parallel plate type RIE apparatus including an upper electrode 20A and a lower electrode 20B is shown. A gate oxide film (SiO 2 ) 120 and a gate electrode material (a-Si) on the lower electrode 20B
The Si substrate 110 on which the surface 130 and the resist 150 are formed is placed. Upper electrode 20A and lower electrode 20B
When a high frequency voltage of 13.56 MHz is applied between the upper electrode 20A and the upper electrode side between the upper electrode 20A and the surface of the Si substrate 110 during etching, ionized or neutral active excited molecules of an etching gas or a material to be etched are applied. A plasma region 30 containing the reaction molecules and reactive molecules is generated.

【0046】エッチングチャンバー10内のインピーダ
ンスは、主にプラズマ領域30の抵抗とプラズマ領域3
0とSi基板110との空間にできるコンデンサ容量に
よって決まる。
The impedance in the etching chamber 10 mainly depends on the resistance of the plasma region 30 and the plasma region 3.
It is determined by the capacity of a capacitor formed in the space between 0 and the Si substrate 110.

【0047】図3は、エッチング進行中にモニタリング
されるエッチングチャンバー内のインピーダンス変化を
示すグラフである。エッチング開始(T0)後、エッチ
ングの進行とともにインピーダンスは徐々に減少し、さ
らに開始からTII時間を少し過ぎたあたりで急激に変化
する。この急激な変化は、エッチングが下地のSiO
膜120に達し、被エッチング材の種類が変化すること
でプラズマ中の反応生成物が変わり、プラズマ領域の抵
抗値が急激に変化するためである。
FIG. 3 shows the monitoring while the etching is in progress.
The change in impedance in the etching chamber
It is a graph shown. After the start of etching (T0), etch
The impedance gradually decreases as the
And suddenly changes a little after TII time from the start
I do. This rapid change is caused by the fact that the etching is performed on the underlying SiO 2 2
A change in the type of material to be etched after reaching the film 120
The reaction products in the plasma are changed by the
This is because the resistance value changes rapidly.

【0048】しかし、エッチング開始からグラフ中の点
TIあるいは、点TIIまでの間に注目すれば、この期間
は、主にa−Si膜30のみがエッチングされており、
プラズマ中の反応生成物の変化はほとんどなく、ゲート
電極材のエッチング量に比例するコンデンサ成分の変化
によりインピーダンスが変化している(T0からTI
I)。
However, if attention is paid from the start of etching to the point TI or the point TII in the graph, only the a-Si film 30 is mainly etched during this period,
There is almost no change in the reaction product in the plasma, and the impedance changes due to a change in the capacitor component proportional to the etching amount of the gate electrode material (from T0 to TI
I).

【0049】基板表面のゲート電極材料がエッチングさ
れると、プラズマ領域と基板表面との距離が徐々に変化
する。主にこの距離の変化が、空間コンデンサ容量の変
化を促し、インピーダンス変化として表れる。
When the gate electrode material on the substrate surface is etched, the distance between the plasma region and the substrate surface changes gradually. This change in distance mainly promotes a change in the capacitance of the space capacitor, and appears as a change in impedance.

【0050】T0からTII間のインピーダンスの変化は
ゲート電極材のエッチング量に比例するため、エッチン
グ開始時のインピーダンスをr、ゲート電極材が任意
に削れた状態でのインピーダンスをrとすると、これ
は次の近似式で表すことができる。
Since the change in impedance between T0 and TII is proportional to the etching amount of the gate electrode material, if the impedance at the start of etching is r 0 , and the impedance when the gate electrode material is arbitrarily cut off is r e , This can be represented by the following approximation:

【0051】r=kd+r k:エッチング量に対するインピーダンスの変化率 d:エッチング量 r:エッチング開始時のインピーダンス 上式より、kとrを初期特性として把握しておけばイ
ンピーダンスをモニタすることによってゲート電極材で
あるa−Si130のエッチング量(エッチング残膜
厚)、即ちエッチング進行度を検出することができるこ
とがわかる。
R e = kd + r 0 k: change rate of impedance with respect to etching amount d: etching amount r 0 : impedance at the start of etching From the above equation, if k and r 0 are grasped as initial characteristics, impedance is monitored. This indicates that the amount of etching of the a-Si 130 as the gate electrode material (remaining etching film thickness), that is, the degree of etching progress can be detected.

【0052】このように、本実施の形態では、エッチン
グチャンバー内のインピーダンスをモニターすることに
よりエッチング量を検出するため、下地層であるゲート
酸化膜の露出の有無に関係なく、ゲート電極材のエッチ
ング進行度を検出することができる。よって、図3中例
えば点I(TI)の時に第1エッチング段階を終了し、
第2エッチング段階に移行させることができる。
As described above, in this embodiment, since the etching amount is detected by monitoring the impedance in the etching chamber, the etching of the gate electrode material is performed regardless of whether the gate oxide film as the underlying layer is exposed. The degree of progress can be detected. Therefore, for example, at the point I (TI) in FIG.
A transition can be made to a second etching stage.

【0053】例えば、すでに上述したように、パターン
回路が粗な領域(領域B)においてa−Si膜130の
エッチング残膜が100Å程度になったところで、エッ
チング条件を切り替え第2エッチング段階を移行させた
場合は、エッチング速度が比較的早い第1エッチング段
階では、下層のSiO膜120はまだエッチングされ
ていない。第2エッチング段階では、少なくともSiO
膜120に対し選択的にa−Si膜130がエッチン
グされる条件でしかもエッチング速度が遅いため、途中
回路パターンが粗な領域でSiO膜120が露出して
も大幅なエッチングは進みにくい。よって、従来のよう
なSi基板110へのエッチングの突き抜けといった事
態は回避でき、図1(c)に示すように、下地層へのダ
メージが少ないa−Si膜130のエッチングが可能と
なる。
For example, as described above, in the region where the pattern circuit is rough (region B), when the etching residual film of the a-Si film 130 becomes about 100 °, the etching conditions are switched and the second etching stage is shifted. In this case, in the first etching step in which the etching rate is relatively high, the lower SiO 2 film 120 has not been etched yet. In the second etching step, at least SiO 2
Since the etching rate is low under the condition that the a-Si film 130 is selectively etched with respect to the two films 120, even if the SiO 2 film 120 is exposed in a region where the circuit pattern is coarse, significant etching does not easily proceed. Therefore, it is possible to avoid such a situation that the etching penetrates into the Si substrate 110 as in the related art, and as shown in FIG. 1C, it becomes possible to etch the a-Si film 130 with little damage to the underlying layer.

【0054】上述の例では、a−Si膜をゲート電極材
とする場合のエッチングについて説明したが、ゲート電
極材はこれに限られない。例えば多結晶Si膜やWSi
膜等をゲート電極材として用いても良い。多結晶Si膜
の被エッチング材とする場合は、基本的にa−Si膜を
エッチングする場合と同じくHBrガスを主成分とする
エッチングガスを用い、ほぼ同様なエッチング条件を用
いることができる。
In the above-described example, the etching in the case where the a-Si film is used as the gate electrode material has been described, but the gate electrode material is not limited to this. For example, polycrystalline Si film or WSi
A film or the like may be used as the gate electrode material. When the material to be etched of the polycrystalline Si film is used, substantially the same etching conditions can be used as in the case of etching the a-Si film, using an etching gas mainly containing HBr gas.

【0055】また、WSi膜を用いる場合は、通常a−
Si膜や多結晶Si膜との積層でゲート電極を形成する
が、この場合は、主に電極材をエッチングする第1エッ
チング段階において、まずWSi膜をエッチングし、続
いてa−Si膜をエッチングすることとなる。WSi膜
のエッチングは、例えばエッチングガスとしてCl
HCl、HeおよびOからなる混合ガスを用い、それ
ぞれを20sccm、40sccm、100sccm、
5sccmの流量比とするエッチング条件を用い、続い
て行うa−Si膜のエッチングはHBrガスを主成分と
する上述するエッチング条件を用いる。その後、第2エ
ッチング段階として、HBrガスにOやNを加え下
地膜のエッチング速度が小さくなるエッチング条件とす
る。
When a WSi film is used, a-
A gate electrode is formed by lamination with a Si film or a polycrystalline Si film. In this case, in a first etching step of mainly etching an electrode material, a WSi film is etched first, and then an a-Si film is etched. Will be done. For etching the WSi film, for example, Cl 2 ,
Using a mixed gas consisting of HCl, He and O 2 , respectively, 20 sccm, 40 sccm, 100 sccm,
The etching conditions with a flow rate ratio of 5 sccm are used, and the subsequent etching of the a-Si film uses the above-described etching conditions mainly containing HBr gas. Thereafter, as a second etching step, O 2 or N 2 is added to the HBr gas, and the etching conditions are such that the etching rate of the base film is reduced.

【0056】図4は、エッチングチャンバー内のインピ
ーダンス変化からエッチング進行度を検出する手段を備
えたドライエッチング装置の構造を示す装置構成図であ
る。図5は、そのブロック図である。
FIG. 4 is an apparatus configuration diagram showing the structure of a dry etching apparatus provided with means for detecting the degree of progress of etching from a change in impedance in the etching chamber. FIG. 5 is a block diagram thereof.

【0057】図4に示すように、ドライエッチング装置
は、被エッチング材のエッチングを行う密封容器である
エッチングチャンバー10と、エッチングチャンバー1
0内の上部電極20Aおよび下部電極20B間にプラズ
マを発生させる高周波電源60と、高周波電源60とエ
ッチングチャンバー10の間に設置されるマッチングボ
ックス40を有する。図示しないが、エッチングチャン
バー10には、ガス供給手段とガス排気手段が備えられ
ており、チャンバー内のエッチングガスや圧力雰囲気等
が調整される。
As shown in FIG. 4, the dry etching apparatus includes an etching chamber 10 which is a sealed container for etching a material to be etched, and an etching chamber 1.
It has a high-frequency power supply 60 for generating plasma between the upper electrode 20A and the lower electrode 20B in the inner space 0, and a matching box 40 installed between the high-frequency power supply 60 and the etching chamber 10. Although not shown, the etching chamber 10 is provided with a gas supply unit and a gas exhaust unit, and an etching gas, a pressure atmosphere, and the like in the chamber are adjusted.

【0058】マッチングボックス40内には、高周波電
源側(電源側)からのパワーが損失なくエッチングチャ
ンバー側(負荷側)に注入されるように両者のインピー
ダンスを調整する整合回路50があり、例えば、負荷側
のインピーダンスを、電源側のインピーダンスである5
0Ωに合わせるよう調整される。
In the matching box 40, there is a matching circuit 50 for adjusting the impedance of the high frequency power supply (power supply side) so that the power from the high frequency power supply side (power supply side) is injected into the etching chamber side (load side) without loss. The impedance on the load side is 5 which is the impedance on the power supply side.
Adjusted to match 0Ω.

【0059】エッチングの進行度を検出するインピーダ
ンス検出装置は、マッチングボックス内に挿入されたプ
ローブ210と、プローブ210より出力される信号を
処理し、モニターに表示するコンピュータ端末220よ
り構成される。また、コンピュータ内部もしくは、図5
に示すようにコンピュータ外部にA/D変換225を備
え、プローブ210でモニターしたアナログ信号を一旦
デジタル信号に変換してコンピュータ220に入力す
る。
The impedance detecting device for detecting the progress of the etching comprises a probe 210 inserted in the matching box, and a computer terminal 220 for processing a signal output from the probe 210 and displaying the processed signal on a monitor. Also, in the computer or in FIG.
As shown in (1), an A / D converter 225 is provided outside the computer, and an analog signal monitored by the probe 210 is temporarily converted into a digital signal and input to the computer 220.

【0060】図6は、プローブ210の構成を示す図で
ある。同図に示すように、プローブ210には、高周波
回路の電圧と電流を測定するための電流センサ214と
電圧センサ212が備えられており、この両者の測定値
よりインピーダンスは算出される。プローブから出力さ
れるアナログ信号はA/D変換器225でデジタル信号
に変換され、コンピュータ220に入力される。コンピ
ュータ220では、インピーダンス値を算出し、モニタ
ー上にグラフ等に可視化するための処理を行うととも
に、測定ノイズに埋もれたインピーダンス変化を検出す
るための信号処理を行う。
FIG. 6 is a diagram showing the configuration of the probe 210. As shown in the figure, the probe 210 is provided with a current sensor 214 and a voltage sensor 212 for measuring the voltage and current of the high-frequency circuit, and the impedance is calculated from the measured values of both. An analog signal output from the probe is converted into a digital signal by the A / D converter 225 and input to the computer 220. The computer 220 calculates the impedance value, performs a process for visualizing the impedance value on a monitor in a graph or the like, and performs a signal process for detecting a change in impedance buried in measurement noise.

【0061】以上に説明したように、本実施の形態にか
かるエッチング進行度検出方法によれば、エッチングチ
ャンバー内のインピーダンス変化からエッチング量を算
出するため、被エッチング材のエッチング量を任意の膜
厚で調整できる。よって、二段階エッチング方法におい
ては、第1エッチング段階の終点時を被エッチング材が
一定膜厚残留した時点に調整することができる。即ち、
この方法を用いることにより、高い精度でエッチング条
件の調整を自動的に行うことができる。
As described above, according to the etching progress detecting method according to the present embodiment, the etching amount is calculated from the impedance change in the etching chamber. Can be adjusted. Therefore, in the two-step etching method, the end point of the first etching step can be adjusted to the point in time when the material to be etched remains at a constant film thickness. That is,
By using this method, the etching conditions can be automatically adjusted with high accuracy.

【0062】なお、上述するエッチング進行度検出方法
は、二段階エッチングの場合に限らず、広くドライエッ
チングを行う場合の被エッチング材のエッチング調整方
法として用いることもできる。
The above-described method of detecting the degree of progress of etching is not limited to the case of two-stage etching, and can be used as a method of adjusting the etching of a material to be etched when performing dry etching widely.

【0063】以上、本発明について、実施の形態に沿っ
て説明したが、本発明は上述する実施の形態に限定され
るものではない。種々の改良、改変が可能なことは当業
者に明らかである。
Although the present invention has been described in connection with the preferred embodiments, the present invention is not limited to the above-described preferred embodiments. It is apparent to those skilled in the art that various improvements and modifications are possible.

【0064】例えば、上述するエッチング進行度検出方
法で対象とする被エッチング材は、ゲート電極材料や導
電材料に限られない。非導電性材料であっても、エッチ
ングにより基板表面とプラズマ間の空間コンデンサの変
化は生じるため、インピーダンス変化よりエッチング進
行度を検出できる。
For example, the material to be etched in the above-described etching progress detection method is not limited to the gate electrode material or the conductive material. Even in the case of a non-conductive material, the etching causes a change in the space capacitor between the substrate surface and the plasma, so that the etching progress can be detected from the impedance change.

【0065】また、上述した本実施の形態では、平行平
板型のエッチングチャンバーを用いたエッチングについ
て説明を行っているが、エッチングチャンバーの側面、
あるいは上面、あるいはその両方に磁石を装備したマグ
ネトロン型のエッチングチャンバーでも同様の効果を得
ることができる。この場合、エッチングチャンバーの側
面、あるいは上面、あるいはその両方に装備する磁石
は、永久磁石でも電磁石でも効果は同様である。
Further, in this embodiment described above, the etching using the parallel plate type etching chamber has been described.
Alternatively, the same effect can be obtained in a magnetron type etching chamber equipped with a magnet on the upper surface or both. In this case, the same effect can be obtained by using a permanent magnet or an electromagnet as the magnet provided on the side surface, the upper surface, or both of the etching chamber.

【0066】また、エッチングチャンバーの側面、ある
いは上面、あるいはその両方に高周波コイルを装備した
誘導結合型のエッチングチャンバーでも同様の効果を得
ることができる。
The same effect can be obtained in an inductively coupled etching chamber equipped with a high-frequency coil on the side surface, the upper surface, or both sides of the etching chamber.

【0067】また、上述の実施の形態では、プラズマ励
起の為にチャンバーに供給する高周波電力の周波数とし
て13.56MHzを用いているが、周波数の値はこれ
に限られず、任意の値をとることが可能である。また2
種類以上の周波数を組み合わせて用いてもよい。
In the above-described embodiment, 13.56 MHz is used as the frequency of the high-frequency power supplied to the chamber for plasma excitation. However, the value of the frequency is not limited to this and may take any value. Is possible. Also 2
More than two kinds of frequencies may be used in combination.

【0068】さらに、上述の実施の形態では、平行平板
型電極のうち、高周波を印加する側の電極上に基板を載
置するカソードカップル型を示しているが、もう一方の
電極側に基板を載置したアノードカップル型装置を用い
てもよい。
Further, in the above-described embodiment, of the parallel plate type electrodes, the cathode couple type in which the substrate is mounted on the electrode to which high frequency is applied is shown, but the substrate is mounted on the other electrode side. A mounted anode couple type device may be used.

【0069】[0069]

【発明の効果】以上、説明したように、本発明のドライ
エッチング装置または、エッチング進行度検出装置を用
いて、本発明に係るエッチング進行度検出方法あるい
は、エッチング方法を使用すれば、被エッチング材の残
膜厚をモニターしながらエッチング条件の終点を自動検
出することが可能となるため、下地層を過剰にオーバエ
ッチすることなく、被エッチング材の十分なエッチング
が可能となる。
As described above, if the method for detecting the degree of progress of etching according to the present invention is used by using the apparatus for detecting the degree of progress of etching or the apparatus for detecting the degree of progress of etching according to the present invention, the material to be etched is Since the end point of the etching condition can be automatically detected while monitoring the remaining film thickness, the material to be etched can be sufficiently etched without excessively overetching the underlayer.

【0070】特に、ゲート電極の加工工程に必要なゲー
ト電極材のエッチング工程で、本発明のエッチング方法
を用いた場合は、ゲート絶縁膜の過剰なオーバエッチを
防ぎ、デバイスの歩留まりを上げることができる。
In particular, when the etching method of the present invention is used in the etching step of the gate electrode material necessary for the gate electrode processing step, excessive overetching of the gate insulating film can be prevented and the device yield can be increased. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態におけるエッチング方法を用いた
ゲート電極材のエッチング工程を示す図である。
FIG. 1 is a diagram showing an etching step of a gate electrode material using an etching method according to the present embodiment.

【図2】本実施の形態におけるエッチングチャンバー内
の状態を示す概略図である。
FIG. 2 is a schematic diagram showing a state inside an etching chamber in the present embodiment.

【図3】本実施の形態におけるエッチング時間とエッチ
ングチャンバー内のインピーダンス変化の関係を示すグ
ラフである。
FIG. 3 is a graph showing a relationship between an etching time and a change in impedance in an etching chamber in the present embodiment.

【図4】本実施の形態における、ドライエッチング装置
の構造を示す装置構成図である。
FIG. 4 is an apparatus configuration diagram showing a structure of a dry etching apparatus in the present embodiment.

【図5】本実施の形態における、ドライエッチング装置
のブロック図である。
FIG. 5 is a block diagram of a dry etching apparatus according to the present embodiment.

【図6】本実施の形態における、エッチング進行度検出
装置が備えるプローブの構造を示す装置構成図である。
FIG. 6 is a device configuration diagram showing a structure of a probe included in the etching progress detection device in the present embodiment.

【図7】従来のエッチング方法を用いたゲート電極材の
エッチング工程を示す図である。
FIG. 7 is a view showing an etching step of a gate electrode material using a conventional etching method.

【図8】従来の発光強度モニターを用いて得られる、エ
ッチング時間と発光強度変化の関係を示すグラフであ
る。
FIG. 8 is a graph showing a relationship between an etching time and a change in light emission intensity, obtained using a conventional light emission intensity monitor.

【符号の説明】[Explanation of symbols]

10 エッチングチャンバ 20A 上部電極 20B 下部電極 30 プラズマ 40 マッチングボックス 50 整合回路 60 高周波電源 110 Si基板 120 SiO膜 130 a−Si膜 140 反射防止膜 150 レジストReference Signs List 10 etching chamber 20A upper electrode 20B lower electrode 30 plasma 40 matching box 50 matching circuit 60 high frequency power supply 110 Si substrate 120 SiO 2 film 130 a-Si film 140 anti-reflection film 150 resist

フロントページの続き (72)発明者 高田 弘之 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術センター内 Fターム(参考) 4M104 BB01 BB28 CC05 DD67 GG09 HH20 5F004 BA04 BA13 BB11 BB13 CB07 CB15 DA00 DA04 DA26 DA29 DB01 DB03 EA28 EB02 5F040 DA01 DA19 DA30 DB01 DC01 EC07 EC09 FC22 FC23 Continuation of the front page (72) Inventor Hiroyuki Takada 33 Shinisogocho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture F-term in the Toshiba Production Technology Center (Reference) 4M104 BB01 BB28 CC05 DD67 GG09 HH20 5F004 BA04 BA13 BB11 BB13 CB07 CB15 DA00 DA04 DA26 DA29 DB01 DB03 EA28 EB02 5F040 DA01 DA19 DA30 DB01 DC01 EC07 EC09 FC22 FC23

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 ドライエッチング中のエッチングチャン
バー内のインピーダンス変化より、被エッチング材のエ
ッチング量を求めるエッチング進行度検出方法。
1. A method for detecting an etching progress, wherein an etching amount of a material to be etched is determined from a change in impedance in an etching chamber during dry etching.
【請求項2】 エッチングチャンバー内のインピーダン
ス変化をモニターし、被エッチング材のエッチング条件
を調整するエッチング方法。
2. An etching method for monitoring a change in impedance in an etching chamber and adjusting an etching condition of a material to be etched.
【請求項3】 被エッチング材の下地層が露出する前に
エッチングを終了する第1エッチング段階と、 前記第1エッチング段階の終了後、ガス種、圧力、高周
波電力、温度のいずれかの条件が、前記第1エッチング
段階と異なる条件で、少なくとも前記下地層が露出する
まで前記被エッチング材のエッチングを行う第2エッチ
ング段階とを有するエッチング方法。
3. A first etching step in which the etching is completed before the underlayer of the material to be etched is exposed, and after the first etching step, any one of the conditions of gas type, pressure, high frequency power, and temperature is satisfied. And a second etching step of etching the material to be etched under conditions different from the first etching step until at least the underlayer is exposed.
【請求項4】 前記第1エッチング段階の終了時を、エ
ッチングチャンバー内のインピーダンス変化をモニター
することにより判断することを特徴とする請求項3に記
載のエッチング方法。
4. The method according to claim 3, wherein the end of the first etching step is determined by monitoring a change in impedance in the etching chamber.
【請求項5】 ゲート電極の加工形成工程において、 ゲート電極材の下地層であるゲート絶縁膜が露出する前
に、ゲート電極材のエッチングを終了する第1エッチン
グ段階と、 前記第1エッチング段階の終了後、前記第1エッチング
段階よりエッチング速度が遅い条件で、少なくとも前記
ゲート絶縁膜が露出するまで前記ゲート電極材のエッチ
ングを行う第2エッチング段階とを有する半導体装置の
製造方法。
5. A process for forming a gate electrode, comprising: a first etching step of ending the etching of the gate electrode material before a gate insulating film serving as a base layer of the gate electrode material is exposed; A second etching step of performing etching of the gate electrode material at least until the gate insulating film is exposed, under a condition that the etching rate is lower than that of the first etching step.
【請求項6】 前記第1エッチング段階の終了時を、エ
ッチングチャンバー内のインピーダンス変化をモニター
することにより判断することを特徴とする請求項5に記
載の半導体装置の製造方法。
6. The method according to claim 5, wherein the end of the first etching step is determined by monitoring a change in impedance in the etching chamber.
【請求項7】 エッチングチャンバー内に設置された一
対の電極間に印加される高周波の電圧および電流を測定
する手段と、 測定された電圧および電流をデジタル信号に変換するA
/D変換機と、 前記デジタル信号よりインピーダンスを算出し、このイ
ンピーダンスの変化より被エッチング材のエッチング量
を求める手段とを有するエッチング進行度検出装置。
7. A means for measuring a high-frequency voltage and current applied between a pair of electrodes installed in an etching chamber, and an A for converting the measured voltage and current into a digital signal.
An etching progress detection device comprising: a / D converter; and means for calculating an impedance from the digital signal and obtaining an etching amount of the material to be etched from a change in the impedance.
【請求項8】 ドライエッチング中のエッチングチャン
バー内のインピーダンス変化より被エッチング材のエッ
チング進行度を検出する手段を有するドライエッチング
装置。
8. A dry etching apparatus having means for detecting the progress of etching of a material to be etched from a change in impedance in an etching chamber during dry etching.
【請求項9】 前記エッチング進行度を検出する手段
は、 エッチングチャンバー内に設置された一対の電極間に印
加される高周波の電圧および電流を測定する手段と、 測定された電圧および電流をデジタル信号に変換するA
/D変換機と、 前記デジタル信号よりインピーダンスを算出し、このイ
ンピーダンスの変化より被エッチング材のエッチング量
を求める手段とを有することを特徴とする請求項8に記
載のドライエッチング装置。
9. The means for detecting the degree of progress of etching includes: means for measuring a high-frequency voltage and current applied between a pair of electrodes provided in an etching chamber; and a digital signal indicating the measured voltage and current. A to convert to
The dry etching apparatus according to claim 8, further comprising: a / D converter; and means for calculating an impedance based on the digital signal and obtaining an etching amount of the material to be etched from a change in the impedance.
JP2000078910A 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device Pending JP2001267301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000078910A JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078910A JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Publications (1)

Publication Number Publication Date
JP2001267301A true JP2001267301A (en) 2001-09-28

Family

ID=18596249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078910A Pending JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Country Status (1)

Country Link
JP (1) JP2001267301A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395775B1 (en) * 2001-06-28 2003-08-21 동부전자 주식회사 Method for forming a metal line of semiconductor device
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008532259A (en) * 2005-01-19 2008-08-14 ピヴォタル システムズ コーポレーション Determination method at the end of plasma etching of semiconductor wafer with small exposed surface
JP2008244429A (en) * 2007-02-13 2008-10-09 Hitachi High-Technologies Corp Method of plasma-processing and device for plasma-processing
US8546266B2 (en) 2007-02-13 2013-10-01 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2016092342A (en) * 2014-11-11 2016-05-23 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
CN116825628A (en) * 2023-08-30 2023-09-29 粤芯半导体技术股份有限公司 Side wall forming method and semiconductor device
WO2024019020A1 (en) * 2022-07-21 2024-01-25 東京エレクトロン株式会社 Plasma processing device and endpoint detection method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395775B1 (en) * 2001-06-28 2003-08-21 동부전자 주식회사 Method for forming a metal line of semiconductor device
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008532259A (en) * 2005-01-19 2008-08-14 ピヴォタル システムズ コーポレーション Determination method at the end of plasma etching of semiconductor wafer with small exposed surface
JP2008244429A (en) * 2007-02-13 2008-10-09 Hitachi High-Technologies Corp Method of plasma-processing and device for plasma-processing
JP2012212894A (en) * 2007-02-13 2012-11-01 Hitachi High-Technologies Corp Plasma processing method and plasma processing device
JP2013175784A (en) * 2007-02-13 2013-09-05 Hitachi High-Technologies Corp Plasma processing method
US8546266B2 (en) 2007-02-13 2013-10-01 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US9076637B2 (en) 2007-02-13 2015-07-07 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US9997337B2 (en) 2007-02-13 2018-06-12 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2016092342A (en) * 2014-11-11 2016-05-23 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
WO2024019020A1 (en) * 2022-07-21 2024-01-25 東京エレクトロン株式会社 Plasma processing device and endpoint detection method
CN116825628A (en) * 2023-08-30 2023-09-29 粤芯半导体技术股份有限公司 Side wall forming method and semiconductor device

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JP2574094B2 (en) Etching method
JPH06140396A (en) Semiconductor device and manufacture thereof
JP3361918B2 (en) Method for forming fine holes in semiconductor integrated circuit device
JP2001267301A (en) Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JP3067737B2 (en) Plasma etching method for vanadium oxide film
JP2574045B2 (en) Etching method using plasma scattering phenomenon
JP2864967B2 (en) Dry etching method for refractory metal film
JP3003998B2 (en) Dry etching method and method of manufacturing TFT using the method
JP2924948B2 (en) Method for forming polycide gate in semiconductor device
JPH06120173A (en) Method of detecting end point of etching
TW506013B (en) Etching method and apparatus for semiconductor device
JP2000150493A (en) Manufacturing apparatus of semiconductor device
JPH0313744B2 (en)
JP2907314B2 (en) Method for manufacturing semiconductor device
JP2002299705A (en) Method of manufacturing tunnel junction having very small area
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JP2003298049A (en) Manufacturing method for semiconductor device
JP2000077386A (en) Pattern formation method
JP3397715B2 (en) Method for manufacturing semiconductor device
KR0139072B1 (en) Method of fabricating semiconductor device having step of forming play in contact hole
JP2001332510A (en) Semiconductor and its manufacturing method
JPH07283282A (en) Method detecting defect of insulating film
JPH1022271A (en) Manufacture of semiconductor device