JP2001267301A - Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device - Google Patents

Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Info

Publication number
JP2001267301A
JP2001267301A JP2000078910A JP2000078910A JP2001267301A JP 2001267301 A JP2001267301 A JP 2001267301A JP 2000078910 A JP2000078910 A JP 2000078910A JP 2000078910 A JP2000078910 A JP 2000078910A JP 2001267301 A JP2001267301 A JP 2001267301A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
etching
step
method
etched
material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000078910A
Other languages
Japanese (ja)
Inventor
Katsuya Ito
Masaki Nozaki
Hiroyuki Takada
克也 伊藤
正樹 野崎
弘之 高田
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide etching for preventing damages to a ground layer due to overetching. SOLUTION: At etching a material using a two step etching method, a first etching step is terminated before a ground layer is exposed and a system moves to a second etching step, with the condition that etching speed be slower than the first etching step. The termination time of the first etching step is determined by monitoring the etching progress obtained from impedance changes in an etching chamber.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、特にゲート電極材のエッチング方法とその装置に関する。 The present invention relates to relates to a method of manufacturing a semiconductor device, in particular etching process of the gate electrode material and its apparatus.

【0002】 [0002]

【従来の技術】年々、デバイスの高集積化、動作速度の高速化が進む中、パターン形成の際、必要とされるエッチング精度も高くなってきている。 BACKGROUND ART every year, in the integration of devices, is the operation speed proceeds when pattern formation is becoming higher etching precision required.

【0003】従来より、例えばゲート電極のパターニングのため、ゲート電極材をドライエッチングする際は、 Conventionally, for example, for patterning the gate electrode, during dry etching the gate electrode material,
エッチング残りによるデバイスの不良発生を防ぐため、 To prevent failure of the device due to etching residue,
ウェーハ全面に渡って、成膜された膜厚分に対して過剰にエッチングをする、いわゆる「オーバエッチング」を行っている。 Over the entire wafer surface, the excessive etching of the deposited film thickness minutes, is carried out so-called "over-etching".

【0004】また、オーバエッチングを行っている時に、下地膜が過剰にエッチングされないように、多くの場合、二段階エッチング法を採用している。 Further, when performing the over-etching, so that the base film is not excessively etched, often employ a two-stage etching method. この二段階エッチング法とは、被エッチング材をまず比較的エッチング速度が早い条件でエッチングを行い、途中からより下地膜のエッチング速度の遅い条件に切り替え、オーバエッチを行う方法である。 And the two-step etching method is a method in which the etching is executed by first relatively etching speed is high condition etched material, switching to slow condition of the etching rate of more underlying film in the middle, it performs overetch.

【0005】 [0005]

【発明が解決しようとする課題】最近、デバイスの動作速度の高速化への要求に応えて、ゲート酸化膜の薄膜化が進み、デバイスによっては、ゲート酸化膜の膜厚を5 BRIEF Problem to be Solved] Recently, in response to a request to the operating speed of the device, progressed thickness of the gate oxide film, depending on the device, the thickness of the gate oxide film 5
0Å以下にする必要もでてきている。 0Å have come out also needs to be equal to or less than.

【0006】図7(a)〜図7(c)は、従来の二段階エッチング法を用いて、このような薄いゲート酸化膜上にゲート電極パターンを形成する工程の一例を示す図である。 [0008] FIG. 7 (a) ~ FIG. 7 (c), using a conventional two-step etching method is a diagram showing an example of the step of forming the gate electrode pattern in such a thin gate oxide film. 通常、基板上に形成される回路パターン密度は、 Usually, the circuit pattern density formed on the substrate,
基板全域で均一なものではなく、回路パターンの密な部分と粗な部分が混在していることが多い。 Not uniform in the entire substrate, it is often dense portion and a coarse portion of the circuit pattern are mixed. 図中、A領域はゲート電極パターンが密に形成される領域であり、B In the figure, A area is a region where a gate electrode pattern is densely formed, B
領域はゲート電極パターンが粗に形成される領域を示す。 Region indicates a region where a gate electrode pattern is formed on the rough.

【0007】図7(a)に示すように、ゲート電極材のドライエッチング開始前においては、シリコン基板51 [0007] As shown in FIG. 7 (a), before starting the dry etching of the gate electrode material, the silicon substrate 51
0上には、例えば膜厚約30Åのゲート酸化膜520 On 0, for example a gate oxide film having a thickness of about 30 Å 520
と、ゲート酸化膜520上にはゲート電極材として膜厚約2000Åのa−Si530が形成されている。 When, a-Si530 with a thickness of about 2000Å is formed as a gate electrode material on the gate oxide film 520. また、a−Si530上にはパターニングされた反射防止膜540とレジスト550のエッチングマスクパターンが形成されている。 The etching mask pattern of the patterned antireflective film 540 and the resist 550 on the a-Si530 is formed. なお、この反射防止膜540は、レジスト550の露光時に反射による露光精度の劣化を防止するために設けられる膜である。 Incidentally, the anti-reflection film 540 is a film provided to prevent the deterioration of the exposure accuracy due to reflection during exposure of the resist 550.

【0008】a−Si530のエッチングが開始されると、粗な回路パターン領域(B領域)では、密な回路パターン領域(A領域)よりエッチングが早く進行するため、A領域にまだかなりのa−Si膜が残っている時点でB領域では下地層のゲート酸化膜520が露出する。 [0008] etching the a-Si530 is started, crude in the circuit pattern region (B region), to proceed faster etching than dense circuit pattern region (A region), the region A still considerable a- Si film is in the B region remaining time gate oxide film 520 of the underlying layer is exposed.

【0009】従来の二段階エッチング法では、最初のエッチング段階(以下、「第1エッチング段階」と呼ぶ) [0009] In the conventional two-step etching method, first etching step (hereinafter, referred to as "first etching step")
と次のエッチング段階(以下、「第2エッチング段階」 The next etching step (hereinafter referred to as "the second etching step."
と呼ぶ)の切り替え時については、エッチングチャンバー内のプラズマの発光強度をモニターしながら決定していた。 And for the time of switching it is called), were determined while monitoring the emission intensity of the plasma etch chamber. 即ち、ゲート電極材の下地層であるゲート酸化膜が露出する際に起こる所定波長(385nm)の発光強度の変化からゲート電極材のエッチング終点を検出し、 That is, to detect the etching end point of the gate electrode material from a change in the emission intensity of a predetermined wavelength (385 nm) that occurs when the gate oxide film serving as an underlying layer of gate electrode material is exposed,
これをエッチング条件の切り替え時としていた。 This was the time of switching the etching conditions.

【0010】図8は、エッチング時間に対する385n [0010] FIG. 8, 385n to the etching time
mの発光波長の強度変化を示すグラフである。 m is a graph showing the change in intensity of emission wavelengths. 同図に示すように、エッチングがa−Si530から下地のゲート酸化膜520に進行した際の反応生成物の変化による発光強度の変化点Cを第1エッチング段階と第2エッチング段階の切り替え時としていた。 As shown in the figure, the etching is sometimes switching of the first etching step and the second etching step the change point C of the light emission intensity due to the change of the reaction product at the time of traveling from a-Si530 the gate oxide film 520 of the base It had. この従来の検出方法では、原理的にゲート酸化膜の露出が条件となる。 In this prior art detection methods, exposure principle gate oxide film becomes a condition.

【0011】図7(b)は、第1エッチング段階の終点(エッチング条件切り替え点C)時のエッチング状態を示している。 [0011] FIG. 7 (b) shows the etching state in the end point (point switch etching condition C) of the first etching step. 粗な回路パターン領域(B領域)では、下地のゲート酸化膜520が露出し、すでに多少エッチングされている。 The crude circuit pattern region (B region), a gate oxide film 520 of the base is exposed, already slightly etched. 密な回路パターン領域(A領域)では、 The dense circuit pattern region (A region)
エッチングすべきa−Si530がまだ相当量残っている。 a-Si530 to be etched remains still considerable amount.

【0012】密な回路パターン領域(A領域)に残留しているa−Si530は、第2エッチング段階中にもエッチングが進行するが、通常第2エッチング段階のエッチング条件は、第1エッチング段階のエッチング条件に比較してa−Siのエッチング速度が小さいため、オーバエッチングするまでには第1エッチング段階でのエッチング時間の5倍〜10倍の時間を要する。 [0012] a-Si530 remaining in dense circuit pattern region (A region), also etching proceeds in the second etching step, the normal etching conditions of the second etching step, the first etching step since the etching rate as compared to the etching conditions a-Si is small, the before overetching takes 5 times to 10 times the etching time in the first etching step.

【0013】一方、粗な回路パターン領域(B領域)では、すでに下地のゲート酸化膜520表面が多少エッチングされて減っている上に、第2エッチング段階においてエッチング速度は非常に遅いもののゲート酸化膜52 Meanwhile, the coarse circuit pattern region (B region), already on the gate oxide film 520 surface of the underlying has decreased is slightly etched, a gate oxide film of the etching rate is very slow as in the second etching step 52
0のエッチングも進行する。 0 also the progress of the etching. ゲート酸化膜520は非常に薄いため、第2エッチング段階中にゲート酸化膜52 Since the gate oxide film 520 is very thin, a gate oxide film 52 in the second etching step
0自身がエッチングされつくし、Si基板510が露出する虞れがある。 0 itself exhausted is etched, there is a possibility that the Si substrate 510 is exposed. 一旦Si基板510が露出すると、a Once the Si substrate 510 is exposed, a
−Si530とほぼ同じ速度でSi基板510のエッチングが進行する。 Etching of the Si substrate 510 proceeds at approximately the same speed as -Si530.

【0014】この結果、図7(c)に示すように、第2 [0014] Consequently, as shown in FIG. 7 (c), the second
エッチング段階終了時には、密なパターン回路領域(A During the etching step ends, dense pattern circuit area (A
領域)では、a−Si530が良好な形状に加工され、 In the region), a-Si530 is processed in good shape,
ゲート酸化膜520も残留しているが、粗なパターン回路領域(B領域)では、ゲート酸化膜がエッチングされつくし、Si基板510への大幅なエッチングの突き抜けが生じる虞れがある。 Although being the gate oxide film 520 is also residual, the coarse pattern circuit region (B region), a gate oxide film is exhausted is etched, there is a possibility that penetration of significant etching of the Si substrate 510 occurs.

【0015】このようなSi基板へのエッチングの突き抜けは、Si基板中に形成されるべき拡散領域等へダメージを与え、トランジスタ動作そのものを不可能としてしまう虞れがあり、デバイス製造上致命的な不良となる。 The penetration is etched to such an Si substrate, damage to the diffusion region or the like to be formed in the Si substrate, there is a possibility that result in impossible transistor operation itself, the device manufacturing fatal It becomes defective.

【0016】本発明の目的は、上述する課題に鑑み、より高精度にエッチング工程の調整が可能なエッチング方法、エッチング装置、エッチング進行度の検出方法等を提供することである。 An object of the present invention has been made in view of the challenges described above is to provide a more capable etching method adjustment precision in the etching step, an etching apparatus, a detection method of etching progress and the like.

【0017】 [0017]

【課題を解決するための手段】本発明のエッチング進行度検出方法は、ドライエッチング中のエッチングチャンバー内のインピーダンス変化をモニターすることにより、被エッチング材のエッチング量を求めることを特徴とする。 Etching progress detection method of the present invention, in order to solve the problems], by monitoring the impedance change of the etching chamber during the dry etching, and obtains the amount of etching of the material to be etched.

【0018】上記検出方法によれば、被エッチング材のエッチング量に依存するインピーダンス変化を得られるため、連続的に被エッチング材のエッチング進行度を検出できる。 According to the above detection method, since the resulting impedance change which depends on the amount of etching of the material to be etched, it can continuously detect the etching progress of the material to be etched. よって、被エッチング材の残膜厚を任意の膜厚になるよう制御することが可能となる。 Therefore, it is possible to control so that any film thickness remaining film thickness of the material to be etched.

【0019】なお、ここでエッチングチャンバー内のインピーダンスとは、チャンバー内のプラズマの抵抗および該プラズマと被エッチング材が形成されている基板間に形成される空間コンデンサにより主に決定されるインピーダンスをいう。 [0019] Here, the impedance of the etching chamber refers to impedance is mainly determined by the spatial capacitor formed between the substrates plasma resistance and the plasma and the material to be etched in the chamber is formed .

【0020】本発明のエッチング方法は、エッチングチャンバー内のインピーダンス変化をモニターすることにより、被エッチング材のエッチング条件を調整することを特徴とする。 The etching method of the present invention, by monitoring the impedance change of the etching chamber, and adjusting the etching conditions of the etched material.

【0021】上記エッチング方法によれば、エッチングチャンバー内のインピーダンス変化が被エッチング材のエッチング量に依存するので、被エッチング材のエッチング量に応じたエッチング条件に調整し、より精度の高いエッチングを行うことができる。 According to the etching method, the impedance change of the etching chamber is dependent on the amount of etching of the material to be etched, by adjusting the etching conditions according to the amount of etching of the material to be etched, conduct more accurate etching be able to.

【0022】本発明の別のエッチング方法は、被エッチング材の下地層が露出する前にエッチングを終了する第1エッチング段階と、前記第1エッチング段階の終了後、前記第1エッチング段階の終了後、ガス種、圧力、 [0022] Another etching method of the present invention includes a first etching step of terminating the etching before the exposed underlying layer of material to be etched, after the completion of the first etching step, after completion of the first etching step , gas species, pressure,
高周波電力、温度のいずれかの条件が、前記第1エッチング段階と異なる条件で、少なくとも前記下地層が露出するまで前記被エッチング材のエッチングを行う第2エッチング段階とを有することを特徴とする。 RF power, one of the conditions of temperature, in the first etching step, different, and having a second etching step of etching of said object to be etched to at least the underlying layer is exposed.

【0023】上記別のエッチング方法によれば、被エッチング材が残留しているうちに第1エッチング段階からエッチング速度が遅い第2エッチング段階に切り替えるため、過剰なオーバーエッチングによる下地層へのダメージを抑制できる。 According to the further etching process, damage to for switching the etching rate of the first etching step is slower second etch step while the object to be etched is left, the underlying layer by excessive over-etching It can be suppressed.

【0024】なお、上記エッチング方法において、前記第1エッチング段階の終了時を、エッチングチャンバー内のインピーダンス変化をモニターすることにより判断してもよい。 [0024] In the above etching method, a at the end of the first etching stage may be determined by monitoring the impedance change of the etching chamber.

【0025】この場合は、エッチングチャンバー内のインピーダンス変化が、被エッチング材のエッチング量に依存するため、第1エッチング段階を終了するときの被エッチング材の残膜厚を調整できる。 [0025] In this case, the impedance variation within the etch chamber, since it depends on the amount of etching of the material to be etched, can be adjusted residual film thickness of the material to be etched at the time of terminating the first etching step.

【0026】本発明の半導体装置の製造方法は、ゲート電極の加工形成工程において、上述するエッチング方法を用いることである。 The method of manufacturing a semiconductor device of the present invention, in the processing step of forming the gate electrode is to use an etching method to the aforementioned.

【0027】ゲート電極材をエッチングし、ゲート電極を作製する際は、特に下地層となるゲート絶縁膜の膜厚が薄いため、過剰なオーバエッチングがゲート絶縁膜ひいてはゲート絶縁膜下の基板層にダメージを与える虞れがあるため、上述するエッチング方法を用いれば、ゲート絶縁膜のオーバエッチングを抑制できる。 [0027] The gate electrode material is etched, making the gate electrode, in particular since the thickness of the gate insulating film serving as a base layer is thin, excessive over-etching the substrate layer under the gate insulating film and thus the gate insulating film since there is a fear that damage, by using an etching method to the aforementioned, it is possible to suppress over-etching of the gate insulating film.

【0028】本発明のエッチング進行度検出装置は、エッチングチャンバー内に設置された一対の電極間に印加される高周波の電圧および電流を測定する手段と、測定された電圧および電流をデジタル信号に変換するA/D The etching progress detecting device of the present invention, conversion means for measuring the frequency of the voltage and current applied between a pair of electrodes disposed in an etching chamber, the measured voltage and current to a digital signal the A / D
変換機と、前記電流および電圧のデジタル信号よりインピーダンス変化を算出し、このインピーダンス変化より被エッチング材のエッチング量もしくはエッチング残膜量を求める手段とを有することを特徴とする。 And converter, calculates the impedance variation than digital signals of the current and voltage, and having a means for obtaining the etching amount or etching the remaining film of the material to be etched than the impedance change.

【0029】上記エッチング進行度検出装置を既存のエッチング装置等に備えることにより、種々のエッチング装置で、エッチング中に被エッチング材のエッチング進行度をモニターすることが可能となる。 [0029] By providing the etching progress detector to the existing etching apparatus or the like, in various etching apparatus, it becomes possible to monitor the etching progress of the material to be etched during the etching.

【0030】本発明のドライエッチング装置は、ドライエッチング中のエッチングチャンバー内のインピーダンス変化より被エッチング材のエッチング進行度を検出する手段を備えることを特徴とする。 The dry etching apparatus of the present invention is characterized in that it comprises means for detecting the etching progress of the material to be etched than the impedance change of the etching chamber during the dry etching. なお、このエッチング進行度を検出する手段は、エッチングチャンバー内に設置された一対の電極間に印加される高周波の電圧および電流を測定する手段と、測定された電圧および電流をデジタル信号に変換するA/D変換機と、前記電流および電圧のデジタル信号よりインピーダンス変化を算出し、このインピーダンス変化より被エッチング材のエッチング量もしくはエッチング残膜量を求める手段とを有していてもよい。 Incidentally, means for detecting the etching progress converts a means for measuring the frequency of the voltage and current applied between a pair of electrodes disposed in an etching chamber, the measured voltage and current to a digital signal an a / D converter, and calculates the impedance variation than digital signals of the current and voltage, may have a means for obtaining the etching amount or etching the remaining film of the material to be etched than the impedance change.

【0031】上記ドライエッチング装置によれば、エッチング中にインピーダンス変化を基に被エッチング材のエッチングの進行度を把握できるため、より高い精度でエッチング条件の調整を行うことができる。 [0031] According to the dry etching apparatus, it is possible to grasp the degree of progress of etching of the etched material on the basis of the impedance change during the etching, it is possible to adjust the etching condition with higher accuracy.

【0032】 [0032]

【発明の実施の形態】以下、ゲート電極加工のためのR DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, R for the gate electrode processing
IE(Reactive Ion Etching)法によるエッチング工程を例にとり、本発明の実施の形態について説明する。 The IE (Reactive Ion Etching) method using an etching process as an example, describes embodiments of the present invention.

【0033】本実施の形態に係るゲート電極材料のエッチング方法では、従来の所定波長の発光強度をモニターする方法にかえて、エッチングチャンバー内でのインピーダンス変化をモニターする方法を用いて、被エッチング材料のエッチング進行度を検出することを特徴とする。 [0033] In the etching method of the gate electrode material according to the present embodiment, instead of the method for monitoring the emission intensity of a conventional predetermined wavelength, using the method of monitoring the impedance change in the etching chamber, the etched material and detecting the etching progress of. この検出方法を用いることにより、二段階エッチング法を用いた場合において、第1エッチング段階から第2エッチング段階への切り替えを下地層が露出する前に行うことが可能となり、より精度の高い二段階エッチングができる。 By using this detection method, in case of using the two-step etching method, the switching from the first etching stage to the second etching stage makes it possible to carry out before the underlying layer is exposed, more accurate two-stage it is etching.

【0034】以下、図面を参照しながら、本実施の形態について説明する。 [0034] Hereinafter, with reference to the drawings, present embodiment will be described.

【0035】図1(a)〜図1(c)は、本実施の形態のドライエッチング方法を用いて行うゲート電極のパターニングの各工程における基板の部分断面図である。 FIG. 1 (a) ~ FIG. 1 (c) is a partial cross-sectional view of the substrate in each step of patterning the gate electrode performed using a dry etching method of this embodiment.

【0036】まず、図1(a)は、ゲート電極材料のエッチングを開始する際の基板の部分断面図である。 Firstly, FIG. 1 (a) is a partial cross-sectional view of the substrate at the start of etching of the gate electrode material. Si Si
基板110上には、ゲート酸化膜である膜厚約30ÅのSiO 膜120とその上にゲート電極材料である膜厚約2000Å〜2500Åのa−Si膜130が形成されており、さらにその上には、パターニングされた反射防止膜140とレジスト150が形成されている。 On the substrate 110, a gate oxide SiO 2 film having a film in which a thickness of about 30 Å 120 a thickness of about 2000Å~2500Å of the a-Si film 130 is a gate electrode material thereon is formed, further thereon the anti-reflection film 140 and the resist 150 is patterned is formed. なお、レジストマスク下層にある反射防止膜140は、レジストの露光の際に高精度の露光パターンを得るため反射の影響を取り除くものである。 The reflection preventing film 140 on the resist mask underlayer is to eliminate the influence of reflection to obtain a high accuracy of the exposure pattern during exposure of the resist. 反射防止膜140は、 Antireflection film 140,
a−Si膜130のエッチングに先んじて、別のエッチング装置にてエッチング処理が行われており、ゲート電極のエッチングを行う際は、レジストマスクパターンの下層のみに存在している。 Ahead of the etching of the a-Si film 130, the etching process has been performed in a separate etching apparatus, when etching the gate electrode is present only in the lower layer of the resist mask pattern.

【0037】尚、同図中左側は、ゲート電極パターンが密に形成される領域(A領域)であり、同図中右側は、 [0037] Incidentally, the left side in the figure is a region where a gate electrode pattern is densely formed (A region), the right side in the figure,
ゲート電極パターンが粗に形成される領域(B領域)である。 Gate electrode pattern is a region formed in the crude (B region).

【0038】図1(b)は、第1エッチング段階から第2エッチング段階へエッチング条件を切り替える際の基板の部分断面図である。 [0038] FIG. 1 (b) is a partial cross-sectional view of the substrate when switching from the first etching step etching conditions to the second etching step. 即ち、第1エッチング段階の終了時の状態を示す。 That is, the end of the state of the first etching step.

【0039】第1エッチング段階でのa−Si膜130 The a-Si film 130 in the first etching step
のエッチング条件は、例えばエッチングガスとして、H Etching conditions, for example, as an etching gas, H
BrおよびCl の混合ガスを用い、それぞれ流量比を、150sccm、30sccmとする。 A mixed gas of Br and Cl 2, and the respective flow rate, 150 sccm, and 30 sccm. また、チャンバー内圧力は0.5Paとする。 The chamber pressure is set to 0.5 Pa. このときのa−Si a-Si at this time
膜のエッチング速度は約2000Å/分である。 The etching rate of the film is about 2000 Å / min. なお、 It should be noted that,
同じ条件でSiO 膜をエッチングした場合はエッチング速度150Å/分となる。 If the SiO 2 film was etched under the same conditions the etch rate 150 Å / min.

【0040】第2エッチング段階でのa−Si膜130 The a-Si film 130 in the second etching step
のエッチング条件は、例えばエッチングガスとして、H Etching conditions, for example, as an etching gas, H
Brおよび0 の混合ガスを用い、それぞれ流量比を、 With Br and 0 2 of the gas mixture, respectively flow ratio,
158sccm、1.8sccmとする。 158sccm, and 1.8sccm. また、チャンバー内圧力は9.3Paとする。 The chamber pressure is set to 9.3Pa.

【0041】このときのa−Si膜のエッチング速度は約850Å/分である。 The etching rate of the a-Si film at this time was about 850 Å / min. また、この条件下でのSiO In addition, SiO 2 under these conditions
膜のエッチング速度は10Å/分以下となる。 The etching rate of the film becomes 10 Å / min or less.

【0042】このように、第2エッチング段階でのエッチング条件は、過剰なオーバエッチングを抑制するため、下地膜であるSiO 膜のエッチング速度を毎分1 [0042] Thus, the etching conditions in the second etching step, to prevent excessive over-etching, every minute etch rate of the SiO 2 film as a base film 1
0Å程度に抑えられる条件に調整する。 To adjust to the conditions that are suppressed to about 0Å. これに伴い、第2エッチング段階でのa−Siのエッチング速度は、第1エッチング段階の1/3〜1/2程度になる。 Accordingly, the etching rate of a-Si in the second etching step, is about 1 / 3-1 / 2 of the first etching step.

【0043】なお、エッチングガス条件は上述の条件に限らず、種々の条件を用いることができる。 Incidentally, the etching gas conditions is not limited to the above conditions, it is possible to use various conditions. 例えばHB For example, HB
rガスのみを用いてもよい。 It may be used only r gas.

【0044】本実施の形態では、第1エッチング段階と第2エッチング段階の切り替えの判断は、エッチングチャンバー内のインピーダンス変化をモニタリングすることにより、ゲート電極材(a−Si膜130)のエッチングの進行度に合わせて行う。 [0044] In this embodiment, the first etching step and the determination of the switching of the second etching step, by monitoring the impedance change of the etching chamber, the progress of the etching of the gate electrode material (a-Si film 130) carried out in accordance with the time. パターンが粗な領域(B Pattern rough region (B
領域)においても下地層であるSiO 膜120が露出していない状態を確保するため、例えば基板面上のa− To ensure a state where the SiO 2 film 120 serving as an underlying layer even in a region) is not exposed, for example, on the substrate surface a-
Si膜130の残膜の平均厚みが約100Å程度になったところで、第1エッチング段階を終了し、第2エッチング段階に切り替える。 When the average thickness of the residual film of the Si layer 130 becomes about 100 Å, and ends the first etching step is switched to the second etching step.

【0045】図2は、a−Si膜130をエッチングする平行平板型RIE装置のエッチングチャンバー10内の様子を概略的に示したものである。 [0045] Figure 2 illustrates schematically the state of the etching chamber 10 of the parallel plate type RIE apparatus for etching the a-Si film 130. 同図に示すように、上部電極20Aと下部電極20Bとからなる平行平板型RIE装置の例を示す。 As shown in the drawing, showing an example of a parallel plate type RIE apparatus consisting of an upper electrode 20A and the lower electrode 20B. 下部電極20B上にゲート酸化膜(SiO )120、ゲート電極材(a−Si) A gate oxide film on the lower electrode 20B (SiO 2) 120, a gate electrode material (a-Si)
130およびレジスト150等を表面に形成したSi基板110を載置する。 130 and the resist 150 such that placing the Si substrate 110 formed on the surface. 上部電極20Aと下部電極20B Upper electrode 20A and the lower electrode 20B
間に13.56MHzの高周波電圧を印加すると、エッチング中は、上部電極20AとSi基板110表面の間の上部電極側に、エッチングガスや被エッチング材のイオン化されたあるいは中性の活性な励起分子や反応分子等を含むプラズマ領域30が発生する。 Applying a 13.56MHz RF voltage between, during the etching, the upper electrode side between the upper electrode 20A and the Si substrate 110 surface, the etching gas and etched material ionized or neutral active excited molecules plasma region 30 is generated containing or reactant molecules like.

【0046】エッチングチャンバー10内のインピーダンスは、主にプラズマ領域30の抵抗とプラズマ領域3 The impedance of the etching chamber 10 is mainly resistance and plasma region 3 of the plasma region 30
0とSi基板110との空間にできるコンデンサ容量によって決まる。 Determined by the capacitance of the capacitor can be in the space between 0 and the Si substrate 110.

【0047】図3は、エッチング進行中にモニタリングされるエッチングチャンバー内のインピーダンス変化を示すグラフである。 [0047] Figure 3 is a graph showing impedance change of the etching chamber which is monitored during the etching progression. エッチング開始(T0)後、エッチングの進行とともにインピーダンスは徐々に減少し、さらに開始からTII時間を少し過ぎたあたりで急激に変化する。 After starting the etching (T0), the impedance with the progress of etching is gradually decreased, rapidly changes around further slightly past the TII time from the start. この急激な変化は、エッチングが下地のSiO This sharp change, etching of the underlying SiO 2
膜120に達し、被エッチング材の種類が変化することでプラズマ中の反応生成物が変わり、プラズマ領域の抵抗値が急激に変化するためである。 Reaching membrane 120, reaction products in the plasma by the type of material to be etched is changed is changed, because the resistance of the plasma region changes abruptly.

【0048】しかし、エッチング開始からグラフ中の点TIあるいは、点TIIまでの間に注目すれば、この期間は、主にa−Si膜30のみがエッチングされており、 [0048] However, the point TI or in the graph from the etching start, if attention until the point TII, this period is primarily only the a-Si film 30 is etched,
プラズマ中の反応生成物の変化はほとんどなく、ゲート電極材のエッチング量に比例するコンデンサ成分の変化によりインピーダンスが変化している(T0からTI Change of the reaction products in the plasma is little impedance by the change of the capacitor component proportional to the etching amount of the gate electrode material is changed from (T0 TI
I)。 I).

【0049】基板表面のゲート電極材料がエッチングされると、プラズマ領域と基板表面との距離が徐々に変化する。 [0049] When the gate electrode material of the substrate surface is etched, the distance between the plasma region and the substrate surface changes gradually. 主にこの距離の変化が、空間コンデンサ容量の変化を促し、インピーダンス変化として表れる。 Change mainly the distance is, encourage a change in the space capacitance appears as a change in impedance.

【0050】T0からTII間のインピーダンスの変化はゲート電極材のエッチング量に比例するため、エッチング開始時のインピーダンスをr 、ゲート電極材が任意に削れた状態でのインピーダンスをr とすると、これは次の近似式で表すことができる。 The change in the impedance between TII from T0 is proportional to the amount of etching of the gate electrode material, the impedance at the start of etching r 0, when the impedance in a state where the gate electrode material is optionally shaved and r e, This can be expressed by the following approximate equation.

【0051】r =kd+r k:エッチング量に対するインピーダンスの変化率 d:エッチング量 r :エッチング開始時のインピーダンス 上式より、kとr を初期特性として把握しておけばインピーダンスをモニタすることによってゲート電極材であるa−Si130のエッチング量(エッチング残膜厚)、即ちエッチング進行度を検出することができることがわかる。 [0051] r e = kd + r 0 k : rate of change in impedance to the etching amount d: etching amount r 0: than the impedance above formula at the start etching, k and r 0 monitoring the impedance if grasped as an initial characteristic etching amount of a-Si130 is a gate electrode material by (etching residual film thickness), i.e. the etching progress it can be seen that can be detected.

【0052】このように、本実施の形態では、エッチングチャンバー内のインピーダンスをモニターすることによりエッチング量を検出するため、下地層であるゲート酸化膜の露出の有無に関係なく、ゲート電極材のエッチング進行度を検出することができる。 [0052] Thus, in this embodiment, for detecting the amount of etching by monitoring the impedance of the etching chamber, regardless of the exposure of the gate oxide film serving as an underlying layer, etching the gate electrode material it is possible to detect the degree of progress. よって、図3中例えば点I(TI)の時に第1エッチング段階を終了し、 Thus, to exit the first etching step when in FIG. 3, for example a point I (TI),
第2エッチング段階に移行させることができる。 It can be shifted to the second etching step.

【0053】例えば、すでに上述したように、パターン回路が粗な領域(領域B)においてa−Si膜130のエッチング残膜が100Å程度になったところで、エッチング条件を切り替え第2エッチング段階を移行させた場合は、エッチング速度が比較的早い第1エッチング段階では、下層のSiO 膜120はまだエッチングされていない。 [0053] For example, as already mentioned above, where the pattern circuit etching residual film of a-Si film 130 in the rough region (region B) becomes about 100 Å, to shift the second etching stage to switch the etching conditions If the, the etching rate is relatively fast first etching step, the lower layer of SiO 2 film 120 is not yet etched. 第2エッチング段階では、少なくともSiO In the second etching step, at least SiO
膜120に対し選択的にa−Si膜130がエッチングされる条件でしかもエッチング速度が遅いため、途中回路パターンが粗な領域でSiO 膜120が露出しても大幅なエッチングは進みにくい。 For selective a-Si film 130 to 2 film 120 is slower conditions, yet etch rate to be etched, substantial etching be SiO 2 film 120 is exposed the middle circuit pattern in the rough region it is difficult to proceed. よって、従来のようなSi基板110へのエッチングの突き抜けといった事態は回避でき、図1(c)に示すように、下地層へのダメージが少ないa−Si膜130のエッチングが可能となる。 Therefore, situation penetration of etching to conventional such Si substrate 110 can be avoided, as shown in FIG. 1 (c), it is possible to etch the a-Si film 130 less damage to the underlying layer.

【0054】上述の例では、a−Si膜をゲート電極材とする場合のエッチングについて説明したが、ゲート電極材はこれに限られない。 [0054] In the above example has been described etching in the case of a gate electrode material an a-Si film, the gate electrode material is not limited thereto. 例えば多結晶Si膜やWSi For example, a polycrystalline Si film and WSi
膜等をゲート電極材として用いても良い。 Film or the like may be used as the gate electrode material a. 多結晶Si膜の被エッチング材とする場合は、基本的にa−Si膜をエッチングする場合と同じくHBrガスを主成分とするエッチングガスを用い、ほぼ同様なエッチング条件を用いることができる。 If the etched material of the polycrystalline Si film, using an etching gas and also mainly of HBr gas when etching essentially a-Si film, it is possible to use almost the same etching conditions.

【0055】また、WSi膜を用いる場合は、通常a− [0055] In addition, in the case of using a WSi film, usually a-
Si膜や多結晶Si膜との積層でゲート電極を形成するが、この場合は、主に電極材をエッチングする第1エッチング段階において、まずWSi膜をエッチングし、続いてa−Si膜をエッチングすることとなる。 Although the gate electrode is formed of a lamination of a Si film or a polycrystalline Si film, in this case, in a first etching step of etching the main electrode material, a WSi film is etched first, followed by etching the a-Si film and thus to. WSi膜のエッチングは、例えばエッチングガスとしてCl Etching the WSi film, for example, Cl 2 as etching gas,
HCl、HeおよびO からなる混合ガスを用い、それぞれを20sccm、40sccm、100sccm、 HCl, using a mixed gas consisting of He and O 2, respectively 20 sccm, 40 sccm, 100 sccm,
5sccmの流量比とするエッチング条件を用い、続いて行うa−Si膜のエッチングはHBrガスを主成分とする上述するエッチング条件を用いる。 Using the etching conditions that the flow rate ratio of 5 sccm, followed etching of the a-Si film performed in an etching conditions described above as a main component HBr gas. その後、第2エッチング段階として、HBrガスにO やN を加え下地膜のエッチング速度が小さくなるエッチング条件とする。 Thereafter, the second etching step, the etching rate of the underlayer film to O 2 and N 2 addition to the HBr gas and etching conditions is reduced.

【0056】図4は、エッチングチャンバー内のインピーダンス変化からエッチング進行度を検出する手段を備えたドライエッチング装置の構造を示す装置構成図である。 [0056] Figure 4 is an apparatus configuration diagram showing the structure of a dry etching apparatus provided with a means for detecting the etching progress from the impedance change of the etching chamber. 図5は、そのブロック図である。 Figure 5 is a block diagram thereof.

【0057】図4に示すように、ドライエッチング装置は、被エッチング材のエッチングを行う密封容器であるエッチングチャンバー10と、エッチングチャンバー1 [0057] As shown in FIG. 4, a dry etching apparatus, the etching chamber 10 is a sealed container to carry out the etching of the etched member, an etching chamber 1
0内の上部電極20Aおよび下部電極20B間にプラズマを発生させる高周波電源60と、高周波電源60とエッチングチャンバー10の間に設置されるマッチングボックス40を有する。 An upper electrode 20A and the high frequency power source 60 for generating plasma between the lower electrode 20B in the 0, has a matching box 40 which is installed between the high-frequency power source 60 and the etching chamber 10. 図示しないが、エッチングチャンバー10には、ガス供給手段とガス排気手段が備えられており、チャンバー内のエッチングガスや圧力雰囲気等が調整される。 Although not shown, the etching chamber 10 is provided with a gas supply means and the gas exhaust means, the etching gas and pressure atmosphere such as in the chamber is adjusted.

【0058】マッチングボックス40内には、高周波電源側(電源側)からのパワーが損失なくエッチングチャンバー側(負荷側)に注入されるように両者のインピーダンスを調整する整合回路50があり、例えば、負荷側のインピーダンスを、電源側のインピーダンスである5 [0058] The matching box 40, there is a matching circuit 50 for adjusting both the impedance to be injected into the power loss without etching chamber side from the high-frequency power supply side (supply side) (load side), for example, the impedance of the load side, the impedance of the power supply side 5
0Ωに合わせるよう調整される。 It is adjusted to match the 0Ω.

【0059】エッチングの進行度を検出するインピーダンス検出装置は、マッチングボックス内に挿入されたプローブ210と、プローブ210より出力される信号を処理し、モニターに表示するコンピュータ端末220より構成される。 [0059] impedance detection device for detecting the degree of progress of etching, the probe 210 is inserted into the matching box, it processes the signals outputted from the probe 210, composed of the computer terminal 220 to be displayed on the monitor. また、コンピュータ内部もしくは、図5 Also, inside the computer or, 5
に示すようにコンピュータ外部にA/D変換225を備え、プローブ210でモニターしたアナログ信号を一旦デジタル信号に変換してコンピュータ220に入力する。 Comprising an A / D converter 225 to a computer outside as shown in, for input to the computer 220 converts the analog signals monitored by the probe 210 once into a digital signal.

【0060】図6は、プローブ210の構成を示す図である。 [0060] Figure 6 is a diagram showing the structure of the probe 210. 同図に示すように、プローブ210には、高周波回路の電圧と電流を測定するための電流センサ214と電圧センサ212が備えられており、この両者の測定値よりインピーダンスは算出される。 As shown in the figure, the probe 210, the current sensor 214 and voltage sensor 212 for measuring the voltage and current of the RF circuit is provided, the impedance than the measured value of both is calculated. プローブから出力されるアナログ信号はA/D変換器225でデジタル信号に変換され、コンピュータ220に入力される。 Analog signal output from the probe is converted into a digital signal by the A / D converter 225 is input to the computer 220. コンピュータ220では、インピーダンス値を算出し、モニター上にグラフ等に可視化するための処理を行うとともに、測定ノイズに埋もれたインピーダンス変化を検出するための信号処理を行う。 In the computer 220 calculates the impedance value, performs processing for visualizing a graph or the like on the monitor, it performs the signal processing for detecting an impedance change buried in measurement noise.

【0061】以上に説明したように、本実施の形態にかかるエッチング進行度検出方法によれば、エッチングチャンバー内のインピーダンス変化からエッチング量を算出するため、被エッチング材のエッチング量を任意の膜厚で調整できる。 [0061] As described above, according to the etching progress detection method in this embodiment, for calculating the amount of etching from the impedance change of the etching chamber, any thickness the etching amount of the object to be etched in can be adjusted. よって、二段階エッチング方法においては、第1エッチング段階の終点時を被エッチング材が一定膜厚残留した時点に調整することができる。 Therefore, in the two-stage etching method, it is possible to adjust the time the end point of the first etching step at the time the object to be etched is remained constant thickness. 即ち、 In other words,
この方法を用いることにより、高い精度でエッチング条件の調整を自動的に行うことができる。 By using this method, it is possible to automatically adjust the etching condition with a high accuracy.

【0062】なお、上述するエッチング進行度検出方法は、二段階エッチングの場合に限らず、広くドライエッチングを行う場合の被エッチング材のエッチング調整方法として用いることもできる。 [0062] The etching progress degree detection method described above can also be used as an etching method for adjusting the object to be etched in the case of not only the case of two-stage etching, a wide dry etching.

【0063】以上、本発明について、実施の形態に沿って説明したが、本発明は上述する実施の形態に限定されるものではない。 [0063] Although the present invention has been described with reference to the embodiments, the present invention is not limited to the embodiments set above. 種々の改良、改変が可能なことは当業者に明らかである。 Various improvements, capable modifications are apparent to those skilled in the art.

【0064】例えば、上述するエッチング進行度検出方法で対象とする被エッチング材は、ゲート電極材料や導電材料に限られない。 [0064] For example, the material to be etched that is an object of etching progress detection method described above is not limited to the gate electrode material and a conductive material. 非導電性材料であっても、エッチングにより基板表面とプラズマ間の空間コンデンサの変化は生じるため、インピーダンス変化よりエッチング進行度を検出できる。 Even non-conductive material, since the change in the spatial capacitor between the substrate surface and the plasma is produced by etching, it is possible to detect the etching progress than the impedance change.

【0065】また、上述した本実施の形態では、平行平板型のエッチングチャンバーを用いたエッチングについて説明を行っているが、エッチングチャンバーの側面、 [0065] Further, in the present embodiment described above, although been described etching using an etching chamber of a parallel plate type, side etching chamber,
あるいは上面、あるいはその両方に磁石を装備したマグネトロン型のエッチングチャンバーでも同様の効果を得ることができる。 Alternatively the upper surface, or can provide the same effect in the etching chamber of a magnetron-type equipped with a magnet both. この場合、エッチングチャンバーの側面、あるいは上面、あるいはその両方に装備する磁石は、永久磁石でも電磁石でも効果は同様である。 In this case, the magnet equipped side of the etching chamber or the top surface, or both, the effect be a permanent magnet or an electromagnet is similar.

【0066】また、エッチングチャンバーの側面、あるいは上面、あるいはその両方に高周波コイルを装備した誘導結合型のエッチングチャンバーでも同様の効果を得ることができる。 [0066] Further, it is possible to aspects of the etching chamber, or the top surface, or even in an etching chamber of the inductive coupling type equipped with a high-frequency coil to both obtain the same effect.

【0067】また、上述の実施の形態では、プラズマ励起の為にチャンバーに供給する高周波電力の周波数として13.56MHzを用いているが、周波数の値はこれに限られず、任意の値をとることが可能である。 [0067] Further, in the above-described embodiment, although using a 13.56MHz as a high-frequency power frequency supplied to the chamber for plasma excitation, the value of the frequency is not limited to this, take any of the values it is possible. また2 The 2
種類以上の周波数を組み合わせて用いてもよい。 It may be used in combination or more frequencies.

【0068】さらに、上述の実施の形態では、平行平板型電極のうち、高周波を印加する側の電極上に基板を載置するカソードカップル型を示しているが、もう一方の電極側に基板を載置したアノードカップル型装置を用いてもよい。 [0068] Further, in the above embodiment, among the parallel plate electrodes, while indicating the cathode coupled type for mounting a substrate on a side electrode for applying a high frequency, the substrate to the other electrode side an anode-coupled device is placed may be used.

【0069】 [0069]

【発明の効果】以上、説明したように、本発明のドライエッチング装置または、エッチング進行度検出装置を用いて、本発明に係るエッチング進行度検出方法あるいは、エッチング方法を使用すれば、被エッチング材の残膜厚をモニターしながらエッチング条件の終点を自動検出することが可能となるため、下地層を過剰にオーバエッチすることなく、被エッチング材の十分なエッチングが可能となる。 Effect of the Invention] As described above, the present invention dry etching apparatus or by using the etching progress detector, etching progress according to the present invention the detection method or, by using an etching method, the material to be etched it becomes possible to automatically detect the end point of etching conditions while monitoring the residual film thickness, without excessively over-etched underlayer, it is possible to sufficiently etch the material to be etched.

【0070】特に、ゲート電極の加工工程に必要なゲート電極材のエッチング工程で、本発明のエッチング方法を用いた場合は、ゲート絶縁膜の過剰なオーバエッチを防ぎ、デバイスの歩留まりを上げることができる。 [0070] In particular, the etching process of the gate electrode material required for processing steps of the gate electrode, in the case of using the etching method of the present invention is to prevent excessive overetch of the gate insulating film, is possible to increase the yield of the device it can.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本実施の形態におけるエッチング方法を用いたゲート電極材のエッチング工程を示す図である。 1 is a diagram showing an etching process of the gate electrode material using the etching method of this embodiment.

【図2】本実施の形態におけるエッチングチャンバー内の状態を示す概略図である。 It is a schematic diagram showing a state of the etching chamber in FIG. 2 embodiment.

【図3】本実施の形態におけるエッチング時間とエッチングチャンバー内のインピーダンス変化の関係を示すグラフである。 3 is a graph showing the relationship between the impedance change of the etching time and etching chamber according to the present embodiment.

【図4】本実施の形態における、ドライエッチング装置の構造を示す装置構成図である。 In [4] This embodiment is an apparatus configuration diagram showing the structure of a dry etching apparatus.

【図5】本実施の形態における、ドライエッチング装置のブロック図である。 In Figure 5] This embodiment is a block diagram of a dry etching apparatus.

【図6】本実施の形態における、エッチング進行度検出装置が備えるプローブの構造を示す装置構成図である。 In [6] This embodiment is an apparatus configuration diagram showing a structure of a probe comprising the etching progress detector.

【図7】従来のエッチング方法を用いたゲート電極材のエッチング工程を示す図である。 7 is a diagram showing an etching process of the gate electrode material using conventional etching methods.

【図8】従来の発光強度モニターを用いて得られる、エッチング時間と発光強度変化の関係を示すグラフである。 [8] obtained with the conventional light emitting intensity monitor, and is a graph showing the relationship between the etching time and the change in emission intensity.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 エッチングチャンバ 20A 上部電極 20B 下部電極 30 プラズマ 40 マッチングボックス 50 整合回路 60 高周波電源 110 Si基板 120 SiO 膜 130 a−Si膜 140 反射防止膜 150 レジスト 10 etch chamber 20A upper electrode 20B lower electrode 30 Plasma 40 matching box 50 matching circuit 60 high-frequency power supply 110 Si substrate 120 SiO 2 film 130 a-Si film 140 antireflection film 150 resist

フロントページの続き (72)発明者 高田 弘之 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術センター内 Fターム(参考) 4M104 BB01 BB28 CC05 DD67 GG09 HH20 5F004 BA04 BA13 BB11 BB13 CB07 CB15 DA00 DA04 DA26 DA29 DB01 DB03 EA28 EB02 5F040 DA01 DA19 DA30 DB01 DC01 EC07 EC09 FC22 FC23 Front page of the continuation (72) inventor Hiroyuki Takada Yokohama, Kanagawa Prefecture Isogo-ku, Shin'isogo-cho, 33 stock companies Toshiba production technology center in the F-term (reference) 4M104 BB01 BB28 CC05 DD67 GG09 HH20 5F004 BA04 BA13 BB11 BB13 CB07 CB15 DA00 DA04 DA26 DA29 DB01 DB03 EA28 EB02 5F040 DA01 DA19 DA30 DB01 DC01 EC07 EC09 FC22 FC23

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 ドライエッチング中のエッチングチャンバー内のインピーダンス変化より、被エッチング材のエッチング量を求めるエッチング進行度検出方法。 1. A than the impedance change of the etching chamber during the dry etching, etching progress detection method for determining the amount of etching of the material to be etched.
  2. 【請求項2】 エッチングチャンバー内のインピーダンス変化をモニターし、被エッチング材のエッチング条件を調整するエッチング方法。 Wherein monitoring the impedance change of the etching chamber, the etching method of adjusting the etching conditions of the etched material.
  3. 【請求項3】 被エッチング材の下地層が露出する前にエッチングを終了する第1エッチング段階と、 前記第1エッチング段階の終了後、ガス種、圧力、高周波電力、温度のいずれかの条件が、前記第1エッチング段階と異なる条件で、少なくとも前記下地層が露出するまで前記被エッチング材のエッチングを行う第2エッチング段階とを有するエッチング方法。 A first etching step of underlayer 3. A material to be etched is completed etching before exposure, after completion of the first etching step, gas species, pressure, RF power, one of the conditions of temperature the first etching step, different etching method and a second etching step of etching of said object to be etched to at least the underlying layer is exposed.
  4. 【請求項4】 前記第1エッチング段階の終了時を、エッチングチャンバー内のインピーダンス変化をモニターすることにより判断することを特徴とする請求項3に記載のエッチング方法。 4. The etching method of claim 3, the at the end of the first etching step, characterized by determining by monitoring the impedance change of the etching chamber.
  5. 【請求項5】 ゲート電極の加工形成工程において、 ゲート電極材の下地層であるゲート絶縁膜が露出する前に、ゲート電極材のエッチングを終了する第1エッチング段階と、 前記第1エッチング段階の終了後、前記第1エッチング段階よりエッチング速度が遅い条件で、少なくとも前記ゲート絶縁膜が露出するまで前記ゲート電極材のエッチングを行う第2エッチング段階とを有する半導体装置の製造方法。 In the processing step of forming wherein a gate electrode, before the gate insulating film serving as an underlying layer of gate electrode material is exposed, a first etching step of terminating the etching of the gate electrode material, the first etching step after completion, the first etching step than the lower etching rate conditions, a method of manufacturing a semiconductor device and a second etching step of etching the gate electrode material until at least the gate insulating film is exposed.
  6. 【請求項6】 前記第1エッチング段階の終了時を、エッチングチャンバー内のインピーダンス変化をモニターすることにより判断することを特徴とする請求項5に記載の半導体装置の製造方法。 Wherein said at the end of the first etching step, the manufacturing method of a semiconductor device according to claim 5, wherein the determining by monitoring the impedance change of the etching chamber.
  7. 【請求項7】 エッチングチャンバー内に設置された一対の電極間に印加される高周波の電圧および電流を測定する手段と、 測定された電圧および電流をデジタル信号に変換するA 7. A converting means for measuring the frequency of the voltage and current applied between a pair installed in etching chamber electrodes, the measured voltage and current to a digital signal
    /D変換機と、 前記デジタル信号よりインピーダンスを算出し、このインピーダンスの変化より被エッチング材のエッチング量を求める手段とを有するエッチング進行度検出装置。 And / D converter, the calculated impedance from the digital signal, the etching progress detection device and means for determining the amount of etching of the material to be etched than the change in impedance.
  8. 【請求項8】 ドライエッチング中のエッチングチャンバー内のインピーダンス変化より被エッチング材のエッチング進行度を検出する手段を有するドライエッチング装置。 8. A dry etching apparatus having a means for detecting the etching progress of the material to be etched than the impedance change of the etching chamber during the dry etching.
  9. 【請求項9】 前記エッチング進行度を検出する手段は、 エッチングチャンバー内に設置された一対の電極間に印加される高周波の電圧および電流を測定する手段と、 測定された電圧および電流をデジタル信号に変換するA 9. Means of detecting the etching progress includes means for measuring the frequency of the voltage and current applied between a pair of electrodes disposed in an etching chamber, a digital signal the measured voltage and current It is converted to A
    /D変換機と、 前記デジタル信号よりインピーダンスを算出し、このインピーダンスの変化より被エッチング材のエッチング量を求める手段とを有することを特徴とする請求項8に記載のドライエッチング装置。 And / D converter, the calculated impedance from the digital signal, a dry etching apparatus according to claim 8, characterized in that it comprises a means for obtaining the amount of etching of the material to be etched than the change in impedance.
JP2000078910A 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device Pending JP2001267301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000078910A JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078910A JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Publications (1)

Publication Number Publication Date
JP2001267301A true true JP2001267301A (en) 2001-09-28

Family

ID=18596249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078910A Pending JP2001267301A (en) 2000-03-21 2000-03-21 Method for detecting degree of etching, etching method, method of manufacturing semiconductor, device for detection of etching degree and dry etching device

Country Status (1)

Country Link
JP (1) JP2001267301A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008532259A (en) * 2005-01-19 2008-08-14 キーフェル,エルヴェ,シー. End determination method of plasma etching of a small semiconductor wafer exposure surface
JP2008244429A (en) * 2007-02-13 2008-10-09 Hitachi High-Technologies Corp Method of plasma-processing and device for plasma-processing
US8546266B2 (en) 2007-02-13 2013-10-01 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2016092342A (en) * 2014-11-11 2016-05-23 株式会社日立ハイテクノロジーズ The plasma processing apparatus and plasma processing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008532259A (en) * 2005-01-19 2008-08-14 キーフェル,エルヴェ,シー. End determination method of plasma etching of a small semiconductor wafer exposure surface
JP2008244429A (en) * 2007-02-13 2008-10-09 Hitachi High-Technologies Corp Method of plasma-processing and device for plasma-processing
JP2012212894A (en) * 2007-02-13 2012-11-01 Hitachi High-Technologies Corp Plasma processing method and plasma processing device
JP2013175784A (en) * 2007-02-13 2013-09-05 Hitachi High-Technologies Corp Plasma processing method
US8546266B2 (en) 2007-02-13 2013-10-01 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US9076637B2 (en) 2007-02-13 2015-07-07 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US9997337B2 (en) 2007-02-13 2018-06-12 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2016092342A (en) * 2014-11-11 2016-05-23 株式会社日立ハイテクノロジーズ The plasma processing apparatus and plasma processing method

Similar Documents

Publication Publication Date Title
US5405488A (en) System and method for plasma etching endpoint detection
US6677246B2 (en) Endpoint detection in the etching of dielectric layers
US5173151A (en) Method of dry etching in semiconductor device processing
US5500076A (en) Process for dynamic control of the concentration of one or more etchants in a plasma-enhanced etch process for formation of patterned layers of conductive material on integrated circuit structures
US5372673A (en) Method for processing a layer of material while using insitu monitoring and control
US6124212A (en) High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
US6362093B1 (en) Dual damascene method employing sacrificial via fill layer
US5242532A (en) Dual mode plasma etching system and method of plasma endpoint detection
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
US5487811A (en) Process for preparation of semiconductor device
US5747380A (en) Robust end-point detection for contact and via etching
US6531067B1 (en) Method for forming contact hole
US5702562A (en) Dry etching apparatus and method
US5698072A (en) Dry etching method
US4818334A (en) Method of etching a layer including polysilicon
US6017826A (en) Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
US5180464A (en) Dry etching method
US6060328A (en) Methods and arrangements for determining an endpoint for an in-situ local interconnect etching process
US20030024898A1 (en) Method of forming noble metal thin film pattern
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
US6117788A (en) Semiconductor etching methods
US5035768A (en) Novel etch back process for tungsten contact/via filling
US6232209B1 (en) Semiconductor device and manufacturing method thereof
US5397433A (en) Method and apparatus for patterning a metal layer