JP2606617B2

JP2606617B2 - 時間軸の伸長回路

Info

Publication number: JP2606617B2
Application number: JP7182709A
Authority: JP
Inventors: 康二飯島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-07-19
Filing date: 1995-07-19
Publication date: 1997-05-07
Anticipated expiration: 2012-05-07
Also published as: JPH0823516A

Description

【発明の詳細な説明】

【発明の属する技術分野】この発明は、例えば、電子ス
チルカメラやその再生装置において、オーディオ信号の
時間軸を圧縮する場合、時間的な位置のずらし処理を行
うことにより、１つのメモリでその時間軸の伸長を行う
と共に、その際の情報信号の欠落を防止することができ
るようにした時間軸の伸長回路に関するものである。

【０００１】

【従来の技術】電子スチルカメラにおいては、１フィー
ルドのビデオ信号が１本の環状の磁気トラックとしてビ
デオフロッピーに記録される。そして、このようなカメ
ラにおいて、さらに、録音スイッチを押すと、オーディ
オ信号がビデオ信号とは別のトラックに記録されるよう
にしたものが考えられている。

【０００２】この場合、そのオーディオ信号は時間軸長
が例えば１／６４０倍に圧縮されて記録されるととも
に、トラックは１／４単位で使用される。すなわち、１
つのトラックが４つのセクタに分割され、１つのセクタ
に約２．５秒分のオーディオ信号が時間軸圧縮されて記
録されるとともに、必要な数だけのセクタが使用され
る。例えば、１５秒の音声を記録する場合には、１５秒
／２．５秒＝６なので、６セクタ（１．５トラック）が
使用される。

【０００３】図５はそのような電子スチルカメラの一例
を示すもので、この図５に示す電子カメラは、撮像レン
ズ２、シャッタ３、ビデオ信号系１０、オーディオ信号
系２０を有する。この例においては、シャッタ３は電磁
シャッタとされ、ビデオ信号系１０の撮像素子１１は色
分解フィルタを有するＣＣＤとされている。

【０００４】また、ビデオフロッピー４に内蔵された磁
気シートは回転軸５を通じてモータ６によりフィールド
周波数で回転させられるとともに、その磁気シートには
ビデオ信号用の磁気ヘッド１７と、オーディオ信号用の
磁気ヘッド２９とが対接させられる。そして、これらヘ
ッド１７，２９にはモータ３１，３２がそれぞれ機械的
に結合されるとともに、モータ３１, ３２にコントロー
ル３３から所定のドライブ電圧が供給されてヘッド１
７，２９のトラック位置を任意に変更できるようにされ
ている。

【０００５】さらに、このカメラの全体の動作を制御す
るシステムコントローラ４０は、マイクロコンピュータ
により構成されているもので、このシステムコントロー
ラ４０には、撮影用のシャッタスイッチ４１と、音声の
録音スイッチ４２とが接続される。

【０００６】また、例えば回転軸５にパルス発生手段７
が設けられてフロッピー４の磁気シートが１回転するご
とに１つのパルスＰｇが、その回転位相を示す信号とし
て取り出され、このパルスＰｇが整形アンプ８を通じて
システムコントローラ４０に供給されシステムコントロ
ーラ４０からは、スイッチ４１，４２の操作に対応して
所定のタイミングで各種の制御信号が取り出される。

【０００７】さらに、９０はクロック形成回路を示し、
これにはパルスＰｇおよびシステムコントローラ４０か
らの制御信号が供給されて所定のタイミングで各種のク
ロックが形成され、それぞれの回路に供給される。

【０００８】そして、図６に示すように、任意の時点ｔ
₁にシャッタスイッチ４１を押すと、システムコントロ
ーラ４０からシャッタ３に制御信号が供給され、同図Ｂ
に示すように、期間ｔ₁〜ｔ₂にわたってシャッタ３が
開いて被写体１の像がＣＣＤ１１に投影され、ＣＣＤ１
１に電荷像が蓄積される。

【０００９】続いて、同図Ｃ，Ｄに示すように、時点ｔ
₂後の最初のパルスＰｇの時点ｔ₃になると、この時点
ｔ₃から次のパルスＰｇの時点ｔ₄までの１フィールド
期間にわたって、形成回路４４からＣＣＤ１１に読み出
しクロックＲＤＣＫが供給されてＣＣＤ１１からは同図
Ｅに示すように１フィールド分のカラービデオ信号Ｓｃ
が取り出される。

【００１０】そして、この信号Ｓｃが、プリアンプ１２
を通じて映像処理回路１３に供給されて信号Ｓｃから輝
度信号および色信号が取り出され、これら信号が記録回
路１４に供給されて電子スチルカメラおよびビデオフロ
ッピーにおけるフォーマットの記録信号（輝度信号によ
り変調されたＦＭ信号と赤および青の色差信号により変
調された線順次のＦＭ信号との加算信号）Ｓｖとされ
る。そして、この信号Ｓｖがスイッチ回路１５に供給さ
れるとともに、システムコントローラ４０からスイッチ
回路１５に制御信号が供給されて同図Ｆに示すように、
期間ｔ₃〜ｔ₄に信号Ｓｖが取り出され、この信号Ｓｖ
が記録アンプ１６を通じて記録ヘッド１７に供給されて
フロッピー４に１本の環状のトラックとして記録され
る。

【００１１】また、任意の期間に録音スイッチ４２をオ
ンにすると、そのオン期間のオーディオ信号の記録が行
われる。すなわち、内蔵マイクロホン２１からのオーデ
ィオ信号Ｓａが、プリアンプ２２を通じてローパスフィ
ルタ２３に供給されて例えば５ｋＨｚ以下の信号Ｓａに
帯域制限されて取り出され、この信号Ｓａが記録用のノ
イズリダクション回路２４を通じて時間軸圧縮回路２５
に供給される。この圧縮回路２５は、信号Ｓａを、２．
５秒ごとに１／６４０倍に時間軸圧縮するもので、した
がって、圧縮回路２５からは、２．５秒ごとに、その
２．５秒の信号Ｓａがほぼ１／４フィールド期間に時間
軸圧縮された信号Ｓｔが取り出される。なお、時間軸圧
縮前の信号Ｓａの帯域は５ｋＨｚであるから時間軸圧縮
後の信号Ｓｔの帯域は６４０倍の３．２ＭＨｚとなり、
フロッピー４に記録されるビデオ信号とほぼ同じ帯域で
ある。

【００１２】そして、この信号ＳｔがＦＭ変調回路２６
に供給されてＦＭ信号Ｓｆに変換され、この信号Ｓｆが
スイッチ回路２７に供給されるとともに、システムコン
トローラ４０からスイッチ回路２７に制御信号が供給さ
れて信号Ｓｔの期間に信号Ｓｆが取り出され、この信号
Ｓｆが記録アンプ２８を通じて記録ヘッド２９に供給さ
れてフロッピー４の別のトラックに１つの信号Ｓｔが１
つのセクタとして順次記録される。

【００１３】したがって、このようなカメラによれば、
撮影しているときに、その周囲の音やコメントなどを同
時に録音できるので、便利に使用できる。

【００１４】なお、フロッピー５に記録した画面および
音声は、上述とは逆の信号処理により再生できる。（文
献：特開昭５８−２１８００４号公報など）

【００１５】

【発明が解決しようとする課題】ところで、時間軸圧縮
回路２５において、オーディオ信号Ｓａの時間軸を１／
６４０倍に圧縮して信号Ｓｔとするには、図７のように
すればよい。すなわち、もとの信号ＳａがＡ／Ｄコンバ
ータ２５１に供給されて順次デジタル信号Ｓｄに変換さ
れ、図８に示すように、この信号Ｓｄのうち、１／４フ
ィールド期間Ｔｓ（これは、ヘッド２９が１つのセクタ
を走査する期間である）の信号Ｓｄがサブメモリ２５４
に順次書き込まれるとともに、続く（２．５秒−１／４
フィールド期間）Ｔｍの信号Ｓｄがスイッチ回路２５２
を通じてメインメモリ２５３に書き込まれる。そして、
このとき、期間Ｔｓに、メインメモリ２５３の信号Ｓｄ
が書き込み時の６４０倍の速度で読み出されるととも
に、期間Ｔｓの終了時点にサブメモリ２５４の信号Ｓｄ
がスイッチ回路２５２を通じてメインメモリ２５３に瞬
時に転送される。したがって、メインメモリ２５３から
は期間（Ｔｓ＋Ｔｍ）ごとに期間Ｔｓ分ずつ１／６４０
倍に時間軸圧縮されたデジタル信号Ｓｕが取り出される
ことになる。

【００１６】そして、この信号ＳｕがＤ／Ａコンバータ
２５５に供給されて１／６４０倍に時間軸圧縮されたア
ナログ信号Ｓｔが期間Ｔｓごとに取り出され、この信号
Ｓｔがローパスフィルタ２５６を通じて変調回路２６に
供給される。

【００１７】こうして、この時間軸圧縮回路２５によれ
ば、２．５秒ごとに１／６４０倍に時間軸圧縮された信
号Ｓｔを得ることができる。

【００１８】このように時間軸圧縮された信号Ｓｔを信
号Ｓａに時間軸伸長するには、信号の流れを図７とは逆
にするとともに、書き込みと読み出しとを逆にすればよ
い。

【００１９】ところが、この圧縮回路２５においては、
サブメモリ２５４が必要になると共にその容量も大きく
なる。以下、サブメモリ２５４の容量について求める。信号Ｓｕの周波数：２×３．５８ＭＨｚ（色副搬送波周
波数の２倍）信号Ｓｄのビット数：８ビット／１サンプル（従って、
１サンプル１バイトである）とすると、信号Ｓｄの周波
数、即ち、Ａ／Ｄコンバータ２５１におけるサンプリン
グ周波数は、信号Ｓｕの周波数を６４０で割れば次に示
すように求めることができる。

【００２０】２×３．５８ＭＨｚ／６４０≒１１．１９ｋＨｚ従って、１／４フィールド期間Ｔｓにおける信号Ｓｄの
サンプル数ｘは、１秒間のサンプル数が１１．１９ｋＨ
ｚ×１０００個であるから、２．５：２．５×１１１９
０＝１／４フィールドの時間：ｘで求めることができ
る。

【００２１】即ち、ｘは、２７９７５×（１／６０）×
（１／４）÷２．５ｘ≒４６．６個となり、サブメモリ
２５４として４７バイトのものが必要となる。

【００２２】そして、このサブメモリ２５４は、信号Ｓ
ｄのアクセスの関係上、メインメモリ２５３の空きアド
レスを使用することはできず、メインメモリ２５３とは
別個に設けなければならない。

【００２３】しかも、図８に示すように、メインメモリ
２５３及びサブメモリ２５４に対する書き込みおよび読
み出しのタイミングや周波数の関係が複雑になるので、
メインメモリ２５３及びサブメモリ２５４のコントロー
ル回路が複雑になってしまう。

【００２４】そうかといって、メインメモリ２５３だけ
では、図９に示すように、信号Ｓｄの書き込みと、信号
Ｓｕの読み出しとが、２．５秒ごとに１／４フィールド
期間ずつ時間的に重なることになり、そのような処理を
メインメモリ２５３に対して行なうことはできない。

【００２５】従って、時間軸の伸長回路においても同様
の問題が生じる。本発明は、以上の点について考慮した
時間軸の伸長回路を提案しようとするものである。

【００２６】

【課題を解決するための手段】本発明は、情報信号ｎサ
ンプル分に等しい第ｍ番目の単位期間内の第１の周波数
の１／ｎの第２の周波数の圧縮情報信号を、上記第１の
周波数の情報信号の周波数のｎ倍（ｎ＞１）の周波数の
第１のアドレス信号により上記記憶手段に記憶し、該記
憶手段に記憶した情報信号を、第ｍ＋１番目の単位期間
において、上記第１の周波数の情報信号の１サンプルの
期間に等しい第２のアドレス信号で読み出して上記情報
信号の時間軸の伸長を行う時間軸の伸長回路であって、
上記第１の周波数の情報信号の周波数のｎ倍（ｎ＞１）
の周波数の第１のアドレス信号を生成する第１のアドレ
ス信号生成手段と、第１の周波数の情報信号の１サンプ
ルの期間に等しい情報信号の１サンプルの期間に等しい
第２のアドレス信号を生成する第１のアドレス信号生成
手段と、上記第１の周波数の１／ｎの第２の周波数の圧
縮情報信号を記憶するための記憶手段と、上記情報信号
の１サンプルの期間内の所定の１／ｎサイクル期間で定
義されるｎ−１サイクル期間においては上記第１のアド
レス信号生成手段からの第１のアドレス信号を選択し、
この第１のアドレス信号を上記記憶手段に上記情報信号
の書き込み用として供給し、上記情報信号の１サンプル
期間内の残りの１サイクル期間においては、上記第２の
アドレス信号生成手段からの第２のアドレス信号を選択
し、この第２のアドレス信号を上記記憶手段に上記圧縮
情報信号の読み出し用として供給する制御手段と、上記
メモリに対する上記圧縮情報信号の書き込みの際に、上
記所定の１サイクル期間に対応する期間に、上記所定の
１サイクル期間の前若しくは後ろのサイクル期間に対応
する情報信号を、該情報信号の時間的位置をずらすこと
によって出力する時間的位置ずらし手段とを備えたもの
である。すなわち、データの書き込みと読み出しとが時
間的に重なったときには、書き込みと読み出しとのう
ち、速度の遅い方の処理を早い方の処理のタイミングで
行い、早い方についてはそれを実行しないで時間的な位
置のずらし処理により代行する。

【００２７】

【発明の実施の形態】

〔実施例の前提となる技術〕図１及び図２を参照して、
本発明時間軸の伸長回路について説明する前に、図３及
び図４を参照して、前提となる時間軸の圧縮回路につい
て説明する。

【００２８】図３において、ノイズリダクション回路２
４からのオーディオ信号Ｓａが、Ａ／Ｄコンバータ５１
に供給されるとともに、形成回路４４からＡ／Ｄコンバ
ータ５１に例えば上述した周波数１１．１９ｋＨｚのク
ロックが供給されて信号Ｓａは図４Ａに示すようにデジ
タル信号Ｓｄに変換される。なお、この信号Ｓｄは、１
サンプルにつき例えば８ビットの並列信号であり、ま
た、図４Ａにおいて、（ｄ＋ｉ），（ｄ＋（ｉ＋
１）），‥‥は信号Ｓｄのサンプル（データ）の番号を
示す。

【００２９】そして、この信号Ｓｄがメモリ５２のデー
タ入力端子ＤＩに供給される。このメモリ５２は、信号
Ｓｄの２．５秒分の容量（アドレス）を有し、かつ、８
ビット／１番地のものである。

【００３０】さらに、形成回路４４からクロックがアド
レスカウンタ６１，６２にカウント入力として供給され
てカウンタ６１からは図４Ｂに示すように信号Ｓｄに同
期して番地が変化する書き込みアドレス信号ＳＬＡＤが
取り出されるとともに、カウンタ６２からは同図Ｃに示
すように信号ＳＬＡＤに対して６４０倍の速度で番地が
変化する読み出しアドレス信号ＦＳＡＤが取り出され
る。ただし、この場合、信号ＳＬＡＤ，ＦＳＡＤにおい
て、（ｍ＋１），（ｍ＋２），‥‥および（ｎ＋０），
（ｎ＋１），‥‥は信号ＳＬＡＤ，ＦＳＡＤの番地を示
し、これは１番地ずつインクリメントされるが、２．５
秒に対応する番地までインクリメントされたときには、
０秒に対応する番地にリセットされ、再び１番地ずつイ
ンクリメントされるものであり、すなわち、メモリ５２
の容量に対応して循環して変化する。

【００３１】そして、これらアドレス信号ＳＬＡＤ，Ｆ
ＳＡＤがマルチプレクサ６３に供給され、フロッピー４
にオーディオ信号の書き込みが行われない（２．５秒−
（１／４）フィールド期間）Ｔｍにはマルチプレクサ６
３の出力信号ＡＤＲＳとして信号ＳＬＡＤが取り出さ
れ、この信号ＡＤＲＳ（＝ＳＬＡＤ）がメモリ５２のア
ドレス端子ＡＤに供給されるとともに、形成回路４４か
らメモリ５２の書き込み端子ＷＥに書き込み信号ＭＷＲ
Ｔが供給される。したがって、期間Ｔｍにはデジタル信
号Ｓｄがメモリ５２に順次書き込まれていく。

【００３２】そして、フロッピー４にオーディオ信号の
書き込みが行われる１／４フィールド期間Ｔｓには、マ
ルチプレクサ６３からはその出力信号ＡＤＲＳとして図
４Ｄに示すように、１サイクル（期間Ｔｗ）の書き込み
アドレス信号ＳＬＡＤと、連続した６３９サイクル（期
間Ｔｒ）の読み出しアドレス信号ＦＳＡＤとが、交互に
取り出される。即ち、図４Ｄに示すように、メモリ５２
に供給されるアドレス信号ＡＤＲＳは、１サンプルの最
初の１サイクル期間では図４Ｅに示す書き込み信号（ラ
イトイネーブル信号）ＭＷＲＴがアクティブとなるの
で、書き込み用のアドレスとして用いられ残りの６３９
サイクルの期間では図４Ｆに示す読み出し信号（リード
イネーブル信号）ＭＥＭＲがアクティブとなるので、読
み出し用のアドレスとして用いられる。

【００３３】したがって、この信号ＡＤＲＳにおいて
は、書き込みアドレス信号ＳＬＡＤが６４０サイクルご
との期間Ｔｗに１サイクルだけ存在するとともに、その
信号ＳＬＡＤの示す番地は（ｍ＋１），（ｍ＋２），‥
‥のように連続し、一方、読み出しアドレス信号ＦＳＡ
Ｄは、６４０サイクルのうち、期間Ｔｒの６３９サイク
ルは番地が（ｎ＋１），（ｎ＋２），‥‥のように連続
しているが、残る期間Ｔｗの１サイクルは存在せず（こ
こには信号ＳＬＡＤが存在する）、この期間Ｔｗは１番
地とんでいる。

【００３４】そして、この信号ＡＤＲＳがメモリ５２の
アドレス端子ＡＤに供給されるとともに、形成回路４４
からメモリ５２の書き込み端子ＷＥに図４Ｅに示すよう
に、期間Ｔｗに書き込み信号ＭＷＲＴが供給される。し
たがって、期間Ｔｓにおいても、期間Ｔｗに信号Ｓｄ
は、その１サンプルごとに正しくメモリ５２に書き込ま
れていく。

【００３５】さらに、このとき、形成回路４４からメモ
リ５２の読み出し端子ＯＥに図４Ｆに示すように、期間
Ｔｒに、読み出し信号ＭＥＭＲが供給される。したがっ
て、期間Ｔｓには、図４Ｇに示すように、期間Ｔｒに、
信号Ｓｄが１サンプルずつ順に６３９サンプル読み出さ
れることになり、メモリ５２のデータ出力端子ＤＯから
は書き込み時の６４０倍の速度で信号Ｓｕが得られるこ
とになる。ただし、この場合、この信号Ｓｕは、期間Ｔ
ｒごとに抜けがある。これは、図４Ｄに示すように、１
サンプルの期間の先頭の１サイクルの期間においては、
書き込みアドレスにより書き込みが行われるからであ
る。

【００３６】この信号Ｓｕがラッチ５３に供給されると
ともに、形成回路４４からラッチ５３に図４Ｈに示すよ
うに期間Ｔｗには立ち上がらないラッチクロックＦＣＬ
Ｋが供給される。したがって、ラッチ５３からは図４Ｉ
に示すように、期間Ｔｗにはその１サイクル前のデータ
に等しいデータの信号Ｓｕが得られることになる。すな
わち、ラッチ５３からは期間Ｔｗには前値ホールドの行
われた信号Ｓｕが得られる。

【００３７】そして、この信号ＳｕがＤ／Ａコンバータ
５４に供給されるとともに、形成回路４４からクロック
が供給されて１／６４０倍に時間軸の圧縮されたアナロ
グ信号Ｓｔに変換され、この信号Ｓｔがローパスフィル
タ５５に供給されて不要成分が除去されてから変調回路
２６に供給される。

【００３８】以下、図１及び図２を参照して本発明時間
軸の伸長回路について説明する。

【００３９】図１は、フロッピー４からオーディオ信号
Ｓａを再生する場合に、回路２５を時間軸伸長回路とし
て動作させるときである。

【００４０】すなわち、フロッピー４から再生された信
号ＳｆがＦＭ復調回路７１に供給されて時間軸圧縮され
ている信号Ｓｔが２．５秒ごとに１／４フィールド期間
ずつ取り出され、この信号ＳｔがＡ／Ｄコンバータ５１
に供給されて第４図Ａに示すように信号Ｓｕとされ、こ
の信号Ｓｕがメモリ５２のデータ入力端子ＤＩに供給さ
れる。

【００４１】また、カウンタ６１，６２からのアドレス
信号ＦＳＡＤ，ＳＬＡＤがマルチプレクサ６３に供給さ
れてアドレス信号ＡＤＲＳが取り出され、メモリ５２に
供給される。ただし、この場合、再生時には、信号ＦＳ
ＡＤが書き込みアドレス信号、信号ＳＬＡＤが読み出し
アドレス信号となるものである。また、図２Ｂ，Ｃに示
すように、信号ＦＳＡＤの示す番地は、６４０サイクル
ごとに２サイクル期間だけ変化しないようにされる。

【００４２】そして、マルチプレクサ６３からのアドレ
ス信号ＡＤＲＳは、図２Ｄに示すように、６３９サイク
ルの信号ＦＳＡＤ（期間Ｔｗ）と、１サイクルの信号Ｓ
ＬＡＤ（期間Ｔｒ）とが交互に連続したものとされると
ともに、信号ＳＬＡＤは、信号ＦＳＡＤが２サイクル期
間あるときの後半の１サイクル期間Ｔｒに位置するよう
にされる。即ち、図２Ｄに示すように、メモリ５２に供
給されるアドレス信号ＡＤＲＳは、１サンプルの最初の
１サイクル期間では、図２Ｆに示す書き込み信号（ライ
トイネーブル信号）ＭＷＲＴがアクティブとなるので、
読み出し用のアドレスとして用いられ、残りの６３９サ
イクルの期間では、図２Ｅに示す読み出し信号（リード
イネーブル信号）ＭＥＭＲがアクティブとなるので、書
き込み用のアドレスとして用いられる。したがって、こ
の信号ＡＤＲＳにおいては、信号ＦＳＡＤ，ＳＬＡＤは
それぞれにおいて番地が連続している。

【００４３】また、形成回路４４からメモリ５２に、図
２Ｅに示すように、期間Ｔｗに書き込み信号ＭＷＲＴが
供給されるとともに、同図Ｆに示すように、期間Ｔｒに
読み出し信号ＭＥＭＲが供給される。したがって、Ａ／
Ｄコンバータ５１からの信号Ｓｕは、期間Ｔｗに、期間
Ｔｒのサンプル（データ）を除いて順にメモリ５２に書
き込まれるとともに図２Ｇに示すように期間Ｔｒごと
に、すなわち、６４０倍に時間軸伸長された信号Ｓｄと
して順にメモリ５２から読み出される。

【００４４】そして、この読み出された信号Ｓｄがラッ
チ５３に供給されるとともに、形成回路６５からラッチ
５３に図２Ｈに示すように期間Ｔｒごとに立ち上がるラ
ッチクロックＳＣＬＫが供給されてラッチ５３からは同
図Ｉに示すように信号Ｓｄが期間Ｔｗにも連続して取り
出される。そして、この信号ＳｄがＤ／Ａコンバータ５
４に供給されてもとの時間軸長のオーディオ信号Ｓａが
取り出され、この信号Ｓａがローパスフィルタ５７を通
じて再生用のノイズリダクション回路７２に供給されて
もとのオーディオ信号Ｓａが取り出される。

【００４５】なお、フロッピー４から信号Ｓｆの再生が
行われていない（２．５秒−（１／４）フィールド期
間）は、信号Ｓｄの読み出しだけが連続して行われる。

【００４６】その際、図２Ｄに示すように、１サンプル
の期間の先頭の１サイクルの期間においては、図中、斜
線で示すように、読み出しが行われるため、信号Ｓｕは
メモリ５２に書き込まれないが、図２Ｂに示すように、
１サンプルの期間の最後の１サイクルに対応する書き込
みアドレスの幅を２倍にしているので、図２Ｄに示すよ
うに、メモリ５２に供給されるアドレス信号ＡＤＲＳの
内、斜線で示す読み出しアドレスに夫々隣接する左右の
書き込みアドレスは、連続したアドレスとなる。従っ
て、メモリ５２には、信号Ｓｕが連続して書き込まれる
ので、信号Ｓｕが読み出し期間に欠落はするものの、そ
の次の信号Ｓｕで補間されることになる。よって、再生
信号は連続した信号となる。

【００４７】こうして、時間軸伸長が行われるが、この
場合にも、メモリ５２に対する信号の書き込みと読み出
しとが時間的に重なったときには、期間Ｔｒに示すよう
に、速度の遅い信号Ｓｄの読み出しを優先させ、この期
間Ｔｗにおける速度の早い信号Ｓｕの書き込みは続く後
のサンプル（信号Ｓｕ）を１サンプル期間速めることに
より補間して信号Ｓｄを得るようにしているので、メモ
リ５２は２．５秒分のものが１個あればよく、簡単にな
る。

【００４８】以上の説明から明らかなように、図３に示
した回路と図１に示した回路を共通とした場合、圧縮の
場合と伸長の場合とで、スイッチ６３を切り換えるだけ
で済むので、圧縮、伸長を行う場合においてもメモリを
１つで済ませることができると共に、回路構成を最も簡
単とすることができる。

【００４９】なお、図１の例においても、図３の例と同
様にラッチクロックＳＣＬＫの処理により補間を行う
ことができ、また、図３の例においても図１の例と同様
に書き込みアドレス信号ＳＬＡＤの処理により補間を行
うことができる。また、信号の補間として平均値補間な
どを行うこともできる。

【００５０】

【発明の効果】この発明によれば、時間軸伸長が行われ
るが、この場合、特にこの発明によれば、メモリ５２は
２．５秒分の容量があればよく、かつ１個でよい。した
がって、構成が簡単であるとともに、その周辺回路も簡
単である。

【図面の簡単な説明】

【図１】実施の形態を示す時間軸の伸長回路の構成図で
ある。

【図２】図１に示した時間軸の伸長回路の説明に供する
タイミングチャートである。

【図３】本発明の前提となる技術の説明に供する時間軸
の圧縮回路の構成図である。

【図４】図３に示した時間軸の圧縮回路の説明に供する
タイミングチャートである。

【図５】電子スチルカメラの構成例を示す構成図であ
る。

【図６】図５に示した電子スチルカメラの動作を説明す
るためのタイミングチャートである。

【図７】従来の圧縮回路の一例を示す構成図である。

【図８】図７に示した圧縮回路の動作を説明するための
タイミングチャートである。

【図９】メインメモリのみを使用した場合における、図
７に示した圧縮回路の動作を説明するためのタイミング
チャートである。

【符号の説明】

４４形成回路５１Ａ／Ｄコンバータ５２メモリ５３ラッチ５４Ｄ／Ａコンバータ６１，６２カウンタ６３スイッチ

Claims

(57)【特許請求の範囲】

【請求項１】情報信号ｎサンプル分に等しい第ｍ番目
の単位期間内の第１の周波数の１／ｎの第２の周波数の
圧縮情報信号を、上記第１の周波数の情報信号の周波数
のｎ倍（ｎ＞１）の周波数の第１のアドレス信号により
上記記憶手段に記憶し、該記憶手段に記憶した情報信号
を、第ｍ＋１番目の単位期間において、上記第１の周波
数の情報信号の１サンプルの期間に等しい第２のアドレ
ス信号で読み出して上記情報信号の時間軸の伸長を行う
時間軸の伸長回路であって、上記第１の周波数の情報信号の周波数のｎ倍（ｎ＞１）
の周波数の第１のアドレス信号を生成する第１のアドレ
ス信号生成手段と、第１の周波数の情報信号の１サンプルの期間に等しい情
報信号の１サンプルの期間に等しい第２のアドレス信号
を生成する第１のアドレス信号生成手段と、上記第１の周波数の１／ｎの第２の周波数の圧縮情報信
号を記憶するための記憶手段と、上記情報信号の１サンプルの期間内の所定の１／ｎサイ
クル期間で定義されるｎ−１サイクル期間においては上
記第１のアドレス信号生成手段からの第１のアドレス信
号を選択し、この第１のアドレス信号を上記記憶手段に
上記情報信号の書き込み用として供給し、上記情報信号
の１サンプル期間内の残りの１サイクル期間において
は、上記第２のアドレス信号生成手段からの第２のアド
レス信号を選択し、この第２のアドレス信号を上記記憶
手段に上記圧縮情報信号の読み出し用として供給する制
御手段と、上記メモリに対する上記圧縮情報信号の書き込みの際
に、上記所定の１サイクル期間に対応する期間に、上記
所定の１サイクル期間の前若しくは後ろのサイクル期間
に対応する情報信号を、該情報信号の時間的位置をずら
すことによって出力する時間的位置ずらし手段とを備え
た時間軸の伸長回路。