JPS6233367A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPS6233367A JPS6233367A JP60172330A JP17233085A JPS6233367A JP S6233367 A JPS6233367 A JP S6233367A JP 60172330 A JP60172330 A JP 60172330A JP 17233085 A JP17233085 A JP 17233085A JP S6233367 A JPS6233367 A JP S6233367A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- video signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、磁気テープ上にディジタル信号を記録する磁
気記録再生装置に係り、特に静止画像を再生するに好適
な再生回路に関する。
気記録再生装置に係り、特に静止画像を再生するに好適
な再生回路に関する。
８ミリビデオと呼ばれる磁気記録再生装置（以後ＶＴＲ
と称する。）には、いわゆるオーツく一ラップＰＣＭ（
特開昭５８−１６＋５５０９号公報参照）という機能が
ある。これは、磁気テープをシリンダに余分に巻付け（
以後オーハーフ ７７’部あるいはＰＣＭエリアと称す
る。）このオーバーラツプ部に時間圧縮したＰＣＭ音声
信号を自己録するものである。しかし、このＰＣＭエリ
アに映１象信号をパルスコード変１し゛Ｃ記録する点に
ついては配慮がなされていなかった。
と称する。）には、いわゆるオーツく一ラップＰＣＭ（
特開昭５８−１６＋５５０９号公報参照）という機能が
ある。これは、磁気テープをシリンダに余分に巻付け（
以後オーハーフ ７７’部あるいはＰＣＭエリアと称す
る。）このオーバーラツプ部に時間圧縮したＰＣＭ音声
信号を自己録するものである。しかし、このＰＣＭエリ
アに映１象信号をパルスコード変１し゛Ｃ記録する点に
ついては配慮がなされていなかった。
本発明の目的は、８ミリビデオのＰＣＭエリアに記録さ
れた映像信号を再生するに適した磁気記録再生装置を提
供することにある。
れた映像信号を再生するに適した磁気記録再生装置を提
供することにある。
ＰＣＭエリアから再生されるディ７タル信号は、映像信
号のような音声信号よりも広帯域信号の記録を可能にす
る為に、時間軸伸長されている。そこで、本発明では再
生時ディジタル信号を時間圧縮する為に１フレームの映
像信号に相当するメモリを設ける。゛まだ、映像トラン
クから再生でれる映像信号と、ＰＣＭエリアから再生さ
れる映像信号とを切替える選択スイッチを設け、所望の
映像信号を映像信号出力端子から出力できるようにする
。さらに、ＰＣＭエリアから映像信号が再生されている
期間、これを音声信号として出力した場合、不快な音声
となるばかりかスピーカを破損する恐れがある為。
号のような音声信号よりも広帯域信号の記録を可能にす
る為に、時間軸伸長されている。そこで、本発明では再
生時ディジタル信号を時間圧縮する為に１フレームの映
像信号に相当するメモリを設ける。゛まだ、映像トラン
クから再生でれる映像信号と、ＰＣＭエリアから再生さ
れる映像信号とを切替える選択スイッチを設け、所望の
映像信号を映像信号出力端子から出力できるようにする
。さらに、ＰＣＭエリアから映像信号が再生されている
期間、これを音声信号として出力した場合、不快な音声
となるばかりかスピーカを破損する恐れがある為。
音声信号出力を遮断するゲート回路を設ける。
また、操作性を向上させる為に、上記選択スイッチ及び
ゲート回路を制御する制御信号をディ／タル信号と共に
ＰＣＭエリアに記録する。
ゲート回路を制御する制御信号をディ／タル信号と共に
ＰＣＭエリアに記録する。
以下、本発明の実施例について図面を参照して説明して
いく。
いく。
ｉｆ、オーバーラツプＰＣＭについて簡単に説明する。
第２図がシリンダ巻付は図、第３図がテープパターン図
である。１が磁気テープ。
である。１が磁気テープ。
２がシリンダである。図に示すように、磁気テープ１を
シリンダ２に約２１０°巻付け、巻付は角１８０°相当
の期間に映像信号を記録し１巻付は角６０°相当のオー
バーラツプ部にＰＣＭ信号を記録するものでテープバメ
ーンは第３図に示すようになる。
シリンダ２に約２１０°巻付け、巻付は角１８０°相当
の期間に映像信号を記録し１巻付は角６０°相当のオー
バーラツプ部にＰＣＭ信号を記録するものでテープバメ
ーンは第３図に示すようになる。
本発明はこのＰＣＭエリアにディジタル記録された映像
信号を再生する再生回路に関するものである。
信号を再生する再生回路に関するものである。
まず再生系を説明する前に、ＰＣＭエリアに映像信号を
ディジタル記録する方法について説明する。第１４図が
記録回路のブロック図であり図において９１が記録アン
プ、９２が加算器、９３が映像信号処理回路、９４が映
像信号の入力端子９５が音声信号の入力端子、９６が音
声信号処理回路、９７がＡ／Ｄ変換器、９８がスイッチ
、９９がＰＣＭプロセッサ、１００がＦＭ音声処理回路
。
ディジタル記録する方法について説明する。第１４図が
記録回路のブロック図であり図において９１が記録アン
プ、９２が加算器、９３が映像信号処理回路、９４が映
像信号の入力端子９５が音声信号の入力端子、９６が音
声信号処理回路、９７がＡ／Ｄ変換器、９８がスイッチ
、９９がＰＣＭプロセッサ、１００がＦＭ音声処理回路
。
１０１が映像信号の入力端子、１０２がクランプ回路、
１０６がＡ ／ Ｄ変換器、１０４が８ビツトデータを
時系列で１ビツトに変換する変換器、１０５が３２分周
器、１０６が８分周器、１０７がディジタル静上記録装
置？、１０８がリファレンスクロック（ａｆＨ）の入力
端子である。
１０６がＡ ／ Ｄ変換器、１０４が８ビツトデータを
時系列で１ビツトに変換する変換器、１０５が３２分周
器、１０６が８分周器、１０７がディジタル静上記録装
置？、１０８がリファレンスクロック（ａｆＨ）の入力
端子である。
通常、映像トラックには入力端子９４から入力される映
像信号及びＦ’Ｍ音声処理回路１００でＦＭ処理された
音声信号とが記録され、ＰＣＭエリアにはＡ／Ｄ変換器
９７でディジタル信号に変換された音声信号が記録され
る。次にＰＣＭエリアに静止画をディジタル記録する場
合、入力端子１０１から入力される映像信号をランダム
アクセスメモリ（以降ＲＡＭと称する。）１１に書込み
、読出しを行なう事で、約２５６倍に時間伸長した後ス
イッチ９８を介してＰＣＭプロセツｔ９９′に入力され
Ｐ ＣＭ 工ＩＪアに記録される。ＲＡＭ１１による時
間伸長についてもう少し詳しく説明すると、入力端子１
０１から入力された映像信号はクランプ回路１０２で同
期先端をクランプされＡ／Ｄ変換器１０３でサンプリン
グ周波数１０２４ｆＥ（ｆＢは水平周波数）で８ビツト
のディジタル信号に変換され、後段の変換器１０に入力
される。
像信号及びＦ’Ｍ音声処理回路１００でＦＭ処理された
音声信号とが記録され、ＰＣＭエリアにはＡ／Ｄ変換器
９７でディジタル信号に変換された音声信号が記録され
る。次にＰＣＭエリアに静止画をディジタル記録する場
合、入力端子１０１から入力される映像信号をランダム
アクセスメモリ（以降ＲＡＭと称する。）１１に書込み
、読出しを行なう事で、約２５６倍に時間伸長した後ス
イッチ９８を介してＰＣＭプロセツｔ９９′に入力され
Ｐ ＣＭ 工ＩＪアに記録される。ＲＡＭ１１による時
間伸長についてもう少し詳しく説明すると、入力端子１
０１から入力された映像信号はクランプ回路１０２で同
期先端をクランプされＡ／Ｄ変換器１０３でサンプリン
グ周波数１０２４ｆＥ（ｆＢは水平周波数）で８ビツト
のディジタル信号に変換され、後段の変換器１０に入力
される。
変換器１０では、この１ｏ２４ｆＴ１ｘ８ビツトのゲイ
ジｐｙＭ号を２５６ｆａ Ｘ５２ビツトに変換しＲＡＭ
１１に書込む。ＲＡＭ１１に２５６ｆＦ１で書込まれた
データを今度けｆＩＩの周波数で読出して後段の変換器
１４に入力する。変換器１４で（・まｆＩＩ Ｘ５２ビ
ツトのディジタル信号をａｆｎｘ８ビットに変換し出力
する。すなわち、１０２４ ｆＴＩＸ８ビットのディジ
タル信号を４ｆＨ×８ビツト、 １／２５６に時間伸
長した事になる。
ジｐｙＭ号を２５６ｆａ Ｘ５２ビツトに変換しＲＡＭ
１１に書込む。ＲＡＭ１１に２５６ｆＦ１で書込まれた
データを今度けｆＩＩの周波数で読出して後段の変換器
１４に入力する。変換器１４で（・まｆＩＩ Ｘ５２ビ
ツトのディジタル信号をａｆｎｘ８ビットに変換し出力
する。すなわち、１０２４ ｆＴＩＸ８ビットのディジ
タル信号を４ｆＨ×８ビツト、 １／２５６に時間伸
長した事になる。
以上のようにして、静止画像をｐ ＣＭ工１ノアにディ
ジタル記録する事ができる。
ジタル記録する事ができる。
次にこのようにして記録された信号を再生するシステム
の概要を第４図を用いて示す。図中３７５ｆ’ＶＴＲ（
８ミリビデオ）、４が１７ｖ−ムの映像信号に相当する
ディジタル信号の容−龜を有するメモリによって構成さ
れる時間軸圧縮回路、５がディジタル、アナログ変換器
、６〃：モニタである。
の概要を第４図を用いて示す。図中３７５ｆ’ＶＴＲ（
８ミリビデオ）、４が１７ｖ−ムの映像信号に相当する
ディジタル信号の容−龜を有するメモリによって構成さ
れる時間軸圧縮回路、５がディジタル、アナログ変換器
、６〃：モニタである。
すなわち、ＶＴＲ３のＰＣＭエリアから再生されたディ
ジタル信号を映像信号１フレ一ム分（２フィールド）１
時間軸圧縮回路４のメモリ例エバランダムアクセスメモ
リに書込む。今、ＶＴＲ５から出力されるディジタル信
号の周期が約４ｆ！Ｉ（ｆＢは水平周波数）ｘａビット
（ｂｉｔ）であるから１例えば１フレーム相尚のディジ
タル信号が５５７．６にワード（ｗｏｒｄ）ｘ８ビット
である場合、時間軸圧縮回路４で１／２５６に時間圧縮
すると正しい映像信号の周波数となる。この時間軸圧縮
回路４の出力をディジタル、アナログ変換器５でディジ
タル、アナログ変換する事によって、アナログの映像信
号に復元され、モニタ６で見る事が可能となる。また、
ＶｊＲ５から出力されるディジタル信号は１フレーム（
１１５０秒）であるが、時間軸圧縮回路４のメモリから
同じフレームのディジタル信号を繰返し読出す事によっ
て連続した映像信号が得られ、静止画をモニタで楽しむ
事ができる。
ジタル信号を映像信号１フレ一ム分（２フィールド）１
時間軸圧縮回路４のメモリ例エバランダムアクセスメモ
リに書込む。今、ＶＴＲ５から出力されるディジタル信
号の周期が約４ｆ！Ｉ（ｆＢは水平周波数）ｘａビット
（ｂｉｔ）であるから１例えば１フレーム相尚のディジ
タル信号が５５７．６にワード（ｗｏｒｄ）ｘ８ビット
である場合、時間軸圧縮回路４で１／２５６に時間圧縮
すると正しい映像信号の周波数となる。この時間軸圧縮
回路４の出力をディジタル、アナログ変換器５でディジ
タル、アナログ変換する事によって、アナログの映像信
号に復元され、モニタ６で見る事が可能となる。また、
ＶｊＲ５から出力されるディジタル信号は１フレーム（
１１５０秒）であるが、時間軸圧縮回路４のメモリから
同じフレームのディジタル信号を繰返し読出す事によっ
て連続した映像信号が得られ、静止画をモニタで楽しむ
事ができる。
次に時間軸圧縮回路４．及びディジタル、アナログ変換
器５から構成される再生復調回路について第５図を用い
て詳細に説明する。同図において、７及び８がＶＴＲ５
から出力されるディジタル信号及び５ｇ１のクロックの
入力端子。
器５から構成される再生復調回路について第５図を用い
て詳細に説明する。同図において、７及び８がＶＴＲ５
から出力されるディジタル信号及び５ｇ１のクロックの
入力端子。
９が時系列で入力されたディジタル信号を８ビツトのデ
ィ／タル信号に復調する１→８変換器１０が８ビツトの
ディジタル信号を３２ビツトに変換する８→３２変換器
、１１が約４．５Ｍビットのランダムアクセスメモリ（
以後ＲＡＭと称する。）、１２が１→８変僕器９の出力
であるディジタル信号中から制御信号を検出するより検
出器、１３がＲＡＭ１１の書込み、続出しを切替える制
御信号Ｗ ／ Ｒを出力する制御信号出力回路、１４が
ＲＡＭ１１がら読出された３２ビツトのディジタル信号
を８ビツトに変換する６２→８変換器、１５がディジタ
ル信号をアナログ映像信号に変換するディジタル、アナ
ログ変換器（以後Ｄ ／ Ａ変換器と称する。）、１６
がＤ／Ａ変換器１５から出力される映像信号からクロッ
ク成分を除去する低域濾波器（以後ＬＰＦと称する。）
、１７が映像信号の出力端子、１８が制御信号Ｗ／Ｈの
出力端子、１９が第２のクロックの入力端子、 ２０が
再生復調回路２７を駆動するクロックを発生するＰＩ、
Ｌ回路、２１が発振周波数１１０２４ｆの電圧制御発掘
器（以後ＶＣＯと称する。）＋２２が１／２５６分周器
、２６が位相比較器２４及び２５が１／４分周器、２６
が書込み時と読出し時でＲＡＭ１１の駆動周波数を切替
えるスイッチ、６６が再生復調回路である。
ィ／タル信号に復調する１→８変換器１０が８ビツトの
ディジタル信号を３２ビツトに変換する８→３２変換器
、１１が約４．５Ｍビットのランダムアクセスメモリ（
以後ＲＡＭと称する。）、１２が１→８変僕器９の出力
であるディジタル信号中から制御信号を検出するより検
出器、１３がＲＡＭ１１の書込み、続出しを切替える制
御信号Ｗ ／ Ｒを出力する制御信号出力回路、１４が
ＲＡＭ１１がら読出された３２ビツトのディジタル信号
を８ビツトに変換する６２→８変換器、１５がディジタ
ル信号をアナログ映像信号に変換するディジタル、アナ
ログ変換器（以後Ｄ ／ Ａ変換器と称する。）、１６
がＤ／Ａ変換器１５から出力される映像信号からクロッ
ク成分を除去する低域濾波器（以後ＬＰＦと称する。）
、１７が映像信号の出力端子、１８が制御信号Ｗ／Ｈの
出力端子、１９が第２のクロックの入力端子、 ２０が
再生復調回路２７を駆動するクロックを発生するＰＩ、
Ｌ回路、２１が発振周波数１１０２４ｆの電圧制御発掘
器（以後ＶＣＯと称する。）＋２２が１／２５６分周器
、２６が位相比較器２４及び２５が１／４分周器、２６
が書込み時と読出し時でＲＡＭ１１の駆動周波数を切替
えるスイッチ、６６が再生復調回路である。
（扶下、この回路の動作を説明する。
入力端子７カムら入力されたディジタル信号（４ｆＨＸ
８ビツト）は１→８変換器９，８→３２変換器１０を介
してＲＡＭ１１に書込まれる。１゜フレーム相当の書込
みが終了した後、ディジタル信号が読出され３２→８変
換器１４を介して１０２４ｆ１３ｘａビツトでＤＡ変換
器１５に入力される。
８ビツト）は１→８変換器９，８→３２変換器１０を介
してＲＡＭ１１に書込まれる。１゜フレーム相当の書込
みが終了した後、ディジタル信号が読出され３２→８変
換器１４を介して１０２４ｆ１３ｘａビツトでＤＡ変換
器１５に入力される。
Ｄ／Ａ変換器１５でアナログ信号に変換された映像信号
はＬ Ｐ Ｆ １６を介して出力端子１７から出力され
る。
はＬ Ｐ Ｆ １６を介して出力端子１７から出力され
る。
ここで％ＲＡＭ１１の動作について第１２図のタイムチ
ャートを用いて説明する。ＮＴＳＣ方式の映像信号は１
７レームの構成が１２−（Ｌのようになっている。つま
り、ＲＡＭ１１には１フレームの信号を記録しないと、
１フィールドの映像信号を繰返（−読出しを行なうと、
水平岡期信号、及び垂直同期信号の連続性が乱されて、
水平同期乱れによるスキー−や垂直同期乱れによる画面
の縦ゆれなどが生じるのである。しかし一般的にはフレ
ーム構成の静止画よりも、１フィールド構成の静止画の
ほうが画面の安定感が高い場合がある。また、フィール
ド構成とするとＲ，ＡＭｌｌの容量が１／２となる効果
もある。この場合１フィールドの信号を１２−ｂとする
と、垂直帰線消去期間以外の信号を０．５Ｈ（ＩＨば１
水子期間）遅延させると１２−Ｃの信号になる。
ャートを用いて説明する。ＮＴＳＣ方式の映像信号は１
７レームの構成が１２−（Ｌのようになっている。つま
り、ＲＡＭ１１には１フレームの信号を記録しないと、
１フィールドの映像信号を繰返（−読出しを行なうと、
水平岡期信号、及び垂直同期信号の連続性が乱されて、
水平同期乱れによるスキー−や垂直同期乱れによる画面
の縦ゆれなどが生じるのである。しかし一般的にはフレ
ーム構成の静止画よりも、１フィールド構成の静止画の
ほうが画面の安定感が高い場合がある。また、フィール
ド構成とするとＲ，ＡＭｌｌの容量が１／２となる効果
もある。この場合１フィールドの信号を１２−ｂとする
と、垂直帰線消去期間以外の信号を０．５Ｈ（ＩＨば１
水子期間）遅延させると１２−Ｃの信号になる。
これを継ぎ合わせると１２−ｄのように同期信号の連続
した正規の映１象信号となる。このように０．５Ｈの遅
延を行なうと１フィールド構成の静止画が得られる。こ
れを実現する回路を第１３図に示す。８１は０．５Ｈ遅
延線、８２はスイッチ。
した正規の映１象信号となる。このように０．５Ｈの遅
延を行なうと１フィールド構成の静止画が得られる。こ
れを実現する回路を第１３図に示す。８１は０．５Ｈ遅
延線、８２はスイッチ。
８３は出力端子である。
例えばディジタル・領域で０．５Ｈの遅延を行なうには
、Ｄ／Ａ １５の前後 ＲＡ Ｍｌｌの出力で行なえば
良く、アナログ領域で行なうにはＤ／Ａ１５の後段で行
なうと良い。スイッチ８２は０．５Ｈの遅延を行なう期
間だけ０．５Ｈ遅延線８１の出力に接続される。
、Ｄ／Ａ １５の前後 ＲＡ Ｍｌｌの出力で行なえば
良く、アナログ領域で行なうにはＤ／Ａ１５の後段で行
なうと良い。スイッチ８２は０．５Ｈの遅延を行なう期
間だけ０．５Ｈ遅延線８１の出力に接続される。
次にこの再生復調回路６６の各部動作について説明する
。
。
Ｐ Ｌ Ｌ’回路２０はクロック発生器であるがＶＴＲ
３から入力される第２のクロック４ｆＥとＰＬＬを構成
し第２のクロツク４ｆｚＫ同期したクロック、４ｆａ及
び１０２４ｆａで再生復調回路を駆動してｂる。
３から入力される第２のクロック４ｆＥとＰＬＬを構成
し第２のクロツク４ｆｚＫ同期したクロック、４ｆａ及
び１０２４ｆａで再生復調回路を駆動してｂる。
８→６２変換器１０及び５２→８変換器１４は夫夫４ｆ
ＨＸ８ビツトをｆＥ Ｘ ３２ビツトに、２５６ ｆ
Ｈ×３２ビットを１０２４ｆａｘ、８ビツトに変換する
もので、８ピットディジタル信号をＲＡＭ１ｌの書込み
、読出し時だけ６２ビツトとする事によってＲＡＭ１１
の読出し周波数を１０２４ｆＨ（約１６ＭＨｚ）から２
５６ｆａ（約４ＭＨｚ）にする事ができる。この為、高
価な高速スタテックメモリの代わりに安価で大容量のダ
イナミックメモリが使用可能となる。
ＨＸ８ビツトをｆＥ Ｘ ３２ビツトに、２５６ ｆ
Ｈ×３２ビットを１０２４ｆａｘ、８ビツトに変換する
もので、８ピットディジタル信号をＲＡＭ１ｌの書込み
、読出し時だけ６２ビツトとする事によってＲＡＭ１１
の読出し周波数を１０２４ｆＨ（約１６ＭＨｚ）から２
５６ｆａ（約４ＭＨｚ）にする事ができる。この為、高
価な高速スタテックメモリの代わりに安価で大容量のダ
イナミックメモリが使用可能となる。
１→８変換器９は前述したように時系列で入力端子７に
入力されるディジタル信号を８ビツトに変換するもので
ある。゛これは、８ビツトのディジタル信号を時系列で
入力する事によって８端子必要であった入力端子をデー
タ入力及びクロック入力の２端子にする事ができる為で
ある。この１→８変換器９の動作について第６図及び第
７図を用いて説明する。第６図が１→８に換器９の具体
的実施例でおり、第７図はそのタイゴングチャートであ
る。図において、ＤＦ１〜ＤＦ ２０がＤフリップフロ
ップ、６１が８ピントのディジタル信号の出力端子、３
２が４ｆａクロツクの入力端子である。また７−４は入
力端子６２から入力される４ｆ１１クロツク、７−ｂは
入力端子７から入力されるディジタルデータ。
入力されるディジタル信号を８ビツトに変換するもので
ある。゛これは、８ビツトのディジタル信号を時系列で
入力する事によって８端子必要であった入力端子をデー
タ入力及びクロック入力の２端子にする事ができる為で
ある。この１→８変換器９の動作について第６図及び第
７図を用いて説明する。第６図が１→８に換器９の具体
的実施例でおり、第７図はそのタイゴングチャートであ
る。図において、ＤＦ１〜ＤＦ ２０がＤフリップフロ
ップ、６１が８ピントのディジタル信号の出力端子、３
２が４ｆａクロツクの入力端子である。また７−４は入
力端子６２から入力される４ｆ１１クロツク、７−ｂは
入力端子７から入力されるディジタルデータ。
７−ｃｔｄ入力端子８から入力される第１のクロック、
７−ｄ〜７１は夫々Ｄフリップ７０ツブＤＦ１ 、 Ｄ
Ｆ２ 、 ＤＦ３ 、 ＤＦ８ 、 ＤＦ９ 、 ＤＦ
ｌｏ ノ出力信号を示している。すなわちＤフリッグ７
０ツ７’ＤＦ１〜ＤＦｊＱで構成されるシフトレジスタ
にデータ入力として７−ｂ、クロック入力として７−ｃ
を入力するとその出力は７−ｄ−７１に示すようになり
、ＤフリップフロップＤＦ１１〜ＤＦ２０で構成される
ラッチ回路で入力端子３２から入力される４ｆｎクロツ
クによってラッチする事により、時系列で入力されたデ
ィジタル信号が出力端子３１に夫々出力される。
７−ｄ〜７１は夫々Ｄフリップ７０ツブＤＦ１ 、 Ｄ
Ｆ２ 、 ＤＦ３ 、 ＤＦ８ 、 ＤＦ９ 、 ＤＦ
ｌｏ ノ出力信号を示している。すなわちＤフリッグ７
０ツ７’ＤＦ１〜ＤＦｊＱで構成されるシフトレジスタ
にデータ入力として７−ｂ、クロック入力として７−ｃ
を入力するとその出力は７−ｄ−７１に示すようになり
、ＤフリップフロップＤＦ１１〜ＤＦ２０で構成される
ラッチ回路で入力端子３２から入力される４ｆｎクロツ
クによってラッチする事により、時系列で入力されたデ
ィジタル信号が出力端子３１に夫々出力される。
ここでデータ入力及び出力が１０ビツト構成となってい
るが実際に使用するのはこのうちの８ピントである事を
付加えておく。
るが実際に使用するのはこのうちの８ピントである事を
付加えておく。
ここで、再生時にどのようＫして静止画データの始まり
を識別するかを説明する。
を識別するかを説明する。
まず、第１５図に示すように静止画像データ領域の先頭
に同期信号を付加する。この−期信号は、実際の映像信
号に現われないパターンであれば艮い。例えば第１５図
では、ＤＪ（ＭＳＢ）及びＤ＋に、０１０１という同期
信号を付加している。このようなパターンは実際の映像
信号では。
に同期信号を付加する。この−期信号は、実際の映像信
号に現われないパターンであれば艮い。例えば第１５図
では、ＤＪ（ＭＳＢ）及びＤ＋に、０１０１という同期
信号を付加している。このようなパターンは実際の映像
信号では。
周波数ＢＭＨｚ振幅５００ｒｎＶ以上に相当し、通常存
゛在しないパターンである。この同期信号の検出は、例
えば第１６図に示す回路によって行なう。
゛在しないパターンである。この同期信号の検出は、例
えば第１６図に示す回路によって行なう。
図において、１１１〜１１６が入力端子１１４〜１１５
がシフトレジスタ、１１６〜１１７カコンバレータ１１
８がＡＮＤ 、 １１９が出力端子である。嬉１７図タ
イミングチャートを用いて説明する。シフトレジスタ１
１４（１１５）ＫＤｚ（Ｄ＋）及ヒｃＫカ入力されると
、Ｑム〜ＱＩ）が出力される。コンパレータＩ Ｌ６（
１１７）は、Ａ人カとＢ人カとが等しい場合に出力（Ａ
＝Ｂ ）がＨになる。つまり、第１７図に示すようにシ
フトレジスタ１１４〜１１５の出力Ｑム〜ＱＤが夫々’
ｔｏ＋１ｔｏとなった時に出刃（ＩＤｏｕｔ ）が出力
端子１１９に出方され同期信号の検出ができる。
がシフトレジスタ、１１６〜１１７カコンバレータ１１
８がＡＮＤ 、 １１９が出力端子である。嬉１７図タ
イミングチャートを用いて説明する。シフトレジスタ１
１４（１１５）ＫＤｚ（Ｄ＋）及ヒｃＫカ入力されると
、Ｑム〜ＱＩ）が出力される。コンパレータＩ Ｌ６（
１１７）は、Ａ人カとＢ人カとが等しい場合に出力（Ａ
＝Ｂ ）がＨになる。つまり、第１７図に示すようにシ
フトレジスタ１１４〜１１５の出力Ｑム〜ＱＤが夫々’
ｔｏ＋１ｔｏとなった時に出刃（ＩＤｏｕｔ ）が出力
端子１１９に出方され同期信号の検出ができる。
次により検出回路１２．制御信号出方回路１３について
説明する。より検出回路１２は、再生されるディジタル
信号中の制御信号を検出するもので、この制御信号は、
ディジタルデータの開始点を示す信号である。また制御
信号出方回路１６はＲＡ Ｍｉｌの書込み、読出しを切
替えるＷ／Ｒ信号（書込み期間“Ｈ“）を出力するもの
である。このＩＤ検出回路１２及び制御信号出力回路１
６の実施例を第８図に示す。図において、４１が８ビツ
トのディジタル信号を発生するパターン発生器、４２が
コンパレータ、 ４５ｉｉＲ８７１７ツプフロツプ、４
４がＡＮＤゲート、４５がカウンタ、４６がｆｎクロッ
クの入力端子である。
説明する。より検出回路１２は、再生されるディジタル
信号中の制御信号を検出するもので、この制御信号は、
ディジタルデータの開始点を示す信号である。また制御
信号出方回路１６はＲＡ Ｍｉｌの書込み、読出しを切
替えるＷ／Ｒ信号（書込み期間“Ｈ“）を出力するもの
である。このＩＤ検出回路１２及び制御信号出力回路１
６の実施例を第８図に示す。図において、４１が８ビツ
トのディジタル信号を発生するパターン発生器、４２が
コンパレータ、 ４５ｉｉＲ８７１７ツプフロツプ、４
４がＡＮＤゲート、４５がカウンタ、４６がｆｎクロッ
クの入力端子である。
１→８変換器９の出力とパターン発生器４１の出力をコ
ンパレータ４２で比較する事により、１→８変換器９の
出力中に含まれるパターン発生器４１の出カバターンを
検出する。これが制御信号の検出である。検出された制
御信号は制御信号出力回路１３に入力される。この動作
を第９図を参照して説明する。９− ａが入力端子４６
から入力されるｆｎクロック、９−ｂがコン六レータ４
２からＲ８７リツプフロツプ４３に入力される制御信号
、９−ＣがＲ１３７１Ｊツブ７０ツブ４３の出力である
Ｗ／Ｒ信号、９−ｄがＡ Ｎ Ｄ ４４の出力信号、９
−ｅがカウンタ４５のキャリー出力である。すなわち、
制御信号９−ｂがＲＳフリップフロップ４３に入力され
出力が“Ｈ“状態になった時点でカウンタ４５がｆｎク
ロックをカウント開始し、所定数カウント終了しキャリ
ー出力によってＲＳフリップ７０ツブ４３がリセットさ
れるまでＷ／Ｒ信号は“Ｈ″となる。カウンタ４５のカ
ウント数を１３４．４にと設定する事によりＷ／Ｒ信号
はＲＡＭ１１の書込み期間″Ｈ“となる。
ンパレータ４２で比較する事により、１→８変換器９の
出力中に含まれるパターン発生器４１の出カバターンを
検出する。これが制御信号の検出である。検出された制
御信号は制御信号出力回路１３に入力される。この動作
を第９図を参照して説明する。９− ａが入力端子４６
から入力されるｆｎクロック、９−ｂがコン六レータ４
２からＲ８７リツプフロツプ４３に入力される制御信号
、９−ＣがＲ１３７１Ｊツブ７０ツブ４３の出力である
Ｗ／Ｒ信号、９−ｄがＡ Ｎ Ｄ ４４の出力信号、９
−ｅがカウンタ４５のキャリー出力である。すなわち、
制御信号９−ｂがＲＳフリップフロップ４３に入力され
出力が“Ｈ“状態になった時点でカウンタ４５がｆｎク
ロックをカウント開始し、所定数カウント終了しキャリ
ー出力によってＲＳフリップ７０ツブ４３がリセットさ
れるまでＷ／Ｒ信号は“Ｈ″となる。カウンタ４５のカ
ウント数を１３４．４にと設定する事によりＷ／Ｒ信号
はＲＡＭ１１の書込み期間″Ｈ“となる。
次に、本発明の主要部分である、ＶＴＲ５と再生復調回
路２７とのインターフェース部分について説明する。第
１図がＶＴＲ３と再生復調回路２７とのインターフェー
スを説明する図である。
路２７とのインターフェース部分について説明する。第
１図がＶＴＲ３と再生復調回路２７とのインターフェー
スを説明する図である。
図において、５１が磁気テープ、５２が磁気ヘッド、５
６が再生アンプ、５４が映像信号処理回路、５５が音声
信号処理回路、５６がＦＭ音声処理回路、５７がＰＣＭ
音声処理回路、５８がＦ’Ｍ音声かＰＣＭ音声かを選択
出力するスイッチ。
６が再生アンプ、５４が映像信号処理回路、５５が音声
信号処理回路、５６がＦＭ音声処理回路、５７がＰＣＭ
音声処理回路、５８がＦ’Ｍ音声かＰＣＭ音声かを選択
出力するスイッチ。
５９が映像信号の出力端子、６０が音声信号の出力端子
、６１がスイッチ５８を切替える制御信号の入力端子、
６２がディジタル信号の出力端子。
、６１がスイッチ５８を切替える制御信号の入力端子、
６２がディジタル信号の出力端子。
６５が第１のクロックの出力端子、６４が第２のクロッ
クの出力端子、６６が再生復調回路、６７がスイッチ６
９及びゲート回路６８を制御する出力制御回路、６８が
音声信号を遮断するゲート回路、６９がＶＴＲ５から再
生される映像信号とＰＣＭエリアから再生される静止画
像とを選択出力するスイッチ、７０が映像信号の入力端
子。
クの出力端子、６６が再生復調回路、６７がスイッチ６
９及びゲート回路６８を制御する出力制御回路、６８が
音声信号を遮断するゲート回路、６９がＶＴＲ５から再
生される映像信号とＰＣＭエリアから再生される静止画
像とを選択出力するスイッチ、７０が映像信号の入力端
子。
７１が音声信号の入力端子、７２が映像信号の出力端子
、７５が音声信号の出力端子、７４が静止画再生用アダ
プタ、７５が映像切替信号の入力端子である。
、７５が音声信号の出力端子、７４が静止画再生用アダ
プタ、７５が映像切替信号の入力端子である。
ＶＴＲ３から再生される映像信号は、一度静止画再生用
アダブタフ４に入力され、スイッチ６９を介し、出力端
子７２からモニタへと供給される。
アダブタフ４に入力され、スイッチ６９を介し、出力端
子７２からモニタへと供給される。
また音声信号は、ＶＴＲ３から静止画再生用アダプタ７
４に入力され、ゲート回路６８を介し、出力端子７３か
らスピーカへと供給される。そしてスイッチ６９及びゲ
ート回路６８は出力制御回路６７によって制御される。
４に入力され、ゲート回路６８を介し、出力端子７３か
らスピーカへと供給される。そしてスイッチ６９及びゲ
ート回路６８は出力制御回路６７によって制御される。
すなわち、ディジタル信号をＲＡＭ１１に書込み終了し
、静止画復調画像を出力できるようになるとスイッチ６
９を切替えて、静止画復調画像をモニタに供給する。同
時に静止画のディジタル信号がＶＴＲ３から再生される
のを検出すると音声信号をゲート回路６８で遮断し、ス
ピーカから不快な音声が発生するのを防止する。また、
通常のＶＴＲの映像信号を楽しむ場合は、入力端子７５
から映像切替信号を入力し、常時ＶＴＲの映１象信号を
七二夕に供給するとともに音声信号をスピーカに供給す
るものである。
、静止画復調画像を出力できるようになるとスイッチ６
９を切替えて、静止画復調画像をモニタに供給する。同
時に静止画のディジタル信号がＶＴＲ３から再生される
のを検出すると音声信号をゲート回路６８で遮断し、ス
ピーカから不快な音声が発生するのを防止する。また、
通常のＶＴＲの映像信号を楽しむ場合は、入力端子７５
から映像切替信号を入力し、常時ＶＴＲの映１象信号を
七二夕に供給するとともに音声信号をスピーカに供給す
るものである。
同様にＶＴＲ５と時間軸圧縮回路６６とのインターフェ
ース部の他の一実施例を第１０図に示す。
ース部の他の一実施例を第１０図に示す。
本実ｌ！Ａ例はＶＴＲ５側に、Ｗ／Ｒ信号の入力端子８
１及び静止画復調画像の入力端子８２を設けて、スイッ
チ６９をＶＴＲ側に取り込んだ実施例である。
１及び静止画復調画像の入力端子８２を設けて、スイッ
チ６９をＶＴＲ側に取り込んだ実施例である。
また、第１１図に示す実施例は−・−トコビーとのイン
ターフェースを示すものである。一般に静止画庫の記録
再生装置ではハードコピー機が不可欠である。ハードコ
ピー機は通常、映像信号を入力して、フレームメモリを
利用してコピーを行なうものである。そこで、第１１図
実施例に示すようにアナログ映像信号ではなく、ディジ
タル信号で再生復調回路６６と７・−トコビー機７５と
を接続するよう構成する。これによって映像信号の受は
渡しをアナログ領域で行なう場合に生じるＥｌ ／ Ｎ
劣化を防止する事ができるばかリカ、ハードコピー機と
フレームメモリの兼用化も可能となる。
ターフェースを示すものである。一般に静止画庫の記録
再生装置ではハードコピー機が不可欠である。ハードコ
ピー機は通常、映像信号を入力して、フレームメモリを
利用してコピーを行なうものである。そこで、第１１図
実施例に示すようにアナログ映像信号ではなく、ディジ
タル信号で再生復調回路６６と７・−トコビー機７５と
を接続するよう構成する。これによって映像信号の受は
渡しをアナログ領域で行なう場合に生じるＥｌ ／ Ｎ
劣化を防止する事ができるばかリカ、ハードコピー機と
フレームメモリの兼用化も可能となる。
本発明によれば、８ミリビデオのＰＣＭエリアにディジ
タル信号で記録された静止画映像信号を再生する事がで
きる。また、音声信号の出力段にゲート回路を設けた事
によって、静止画像再生中に不快な音声を生じない。
タル信号で記録された静止画映像信号を再生する事がで
きる。また、音声信号の出力段にゲート回路を設けた事
によって、静止画像再生中に不快な音声を生じない。
第１図は、本発明の一実施例を示すブロック図、第２図
は、本発明で使用するＶＴＲのテープヘッド系の概略の
一例を示す説明図、第５図ハ、テープパターンの一例を
示す説明図、第４図は１本発明の一実施例の全体のシス
テムを示すブロック図、第５図は、再生復調回路の一実
施例を示すブロック図、第６図は、ディジタル信号の１
−８変換器の一実施例を示す＠路図、第７図は、その動
作説明用のタイピングチャート図、第８図は、より検出
回路及び制御信号出力回路の一実施例を示すブロック図
、第９図は動作説明用のタイミングチャート図、第１０
図は再生復調回路の他の一実施例を示すブロック図第１
１図は、さらに他の一実施例を示すブロック図、第１２
図は、ＲＡＭの動作を説明するためのタイミングチャー
ト図、８１３図は、１フィールド構成の静止画信号を得
る一実施例を示すブロック図、第１４図は、記録回路の
一例を示すブロック図、第１５図は、静止画データの始
まりを識別する動作を説明するためのタイミングチャー
ト図、第１６図は、同期信号検出回路の一例を示すブロ
ック図、第１７図はその動作説明用のタイミングチャー
ト図である。 符号の説明 ３ ・・・ ＶＴＲ ６６・・・クレームメモリ ７４・・・再生復調回路 ６７・・・出力制御回路 ６８・・・ゲート回梧 ５８．６９・・・スイッチ
は、本発明で使用するＶＴＲのテープヘッド系の概略の
一例を示す説明図、第５図ハ、テープパターンの一例を
示す説明図、第４図は１本発明の一実施例の全体のシス
テムを示すブロック図、第５図は、再生復調回路の一実
施例を示すブロック図、第６図は、ディジタル信号の１
−８変換器の一実施例を示す＠路図、第７図は、その動
作説明用のタイピングチャート図、第８図は、より検出
回路及び制御信号出力回路の一実施例を示すブロック図
、第９図は動作説明用のタイミングチャート図、第１０
図は再生復調回路の他の一実施例を示すブロック図第１
１図は、さらに他の一実施例を示すブロック図、第１２
図は、ＲＡＭの動作を説明するためのタイミングチャー
ト図、８１３図は、１フィールド構成の静止画信号を得
る一実施例を示すブロック図、第１４図は、記録回路の
一例を示すブロック図、第１５図は、静止画データの始
まりを識別する動作を説明するためのタイミングチャー
ト図、第１６図は、同期信号検出回路の一例を示すブロ
ック図、第１７図はその動作説明用のタイミングチャー
ト図である。 符号の説明 ３ ・・・ ＶＴＲ ６６・・・クレームメモリ ７４・・・再生復調回路 ６７・・・出力制御回路 ６８・・・ゲート回梧 ５８．６９・・・スイッチ
Claims (5)
- （１）回転ヘッドにより、第１の映像信号が記録される
磁気テープ上斜めに形成されるトラックの延長線上に所
定時間ずつ時間軸圧縮されたディジタル信号を記録可能
とした磁気記録再生装置において、再生されるディジタ
ル信号を時間軸圧縮する手段と、時間軸圧縮されたディ
ジタル信号をアナログ信号に変換するディジタルアナロ
グ変換器を具備する事を特徴とする磁気記録再生装置。 - （２）特許請求の範囲第（１）項において、前記ディジ
タル信号が第２の映像信号をアナログ、ディジタル変換
したものであつて、前記ディジタル信号を時間軸圧縮す
る手段が、少なくとも１フィールドの映像信号に相当す
るディジタル信号が記憶可能なメモリーから構成される
事を特徴とする磁気記録再生装置。 - （３）特許請求の範囲第（１）項又は第（２）項におい
て、前記第１の映像信号と、前記アナログ、ディジタル
変換器から出力される第２の映像信号のうち所望の信号
を映像信号出力端子に供給する選択スイッチを具備する
事を特徴とする磁気記録再生装置。 - （４）特許請求の範囲第（１）〜（３）項のいずれかに
おいて、音声信号の出力段に該音声信号を遮断するゲー
ト回路を設け、少なくとも前記第２の映像信号を出力し
ている期間、音声信号を遮断するように構成した事を特
徴とする磁気記録再生装置。 - （５）特許請求の範囲第（３）項又は第（４）項におい
て、前記ディジタル信号と共に制御信号を記録し、再生
時、該制御信号を用いて前記選択スイッチ及びゲート回
路を制御するよう構成した事を特徴とする磁気記録再生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172330A JPS6233367A (ja) | 1985-08-07 | 1985-08-07 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172330A JPS6233367A (ja) | 1985-08-07 | 1985-08-07 | 磁気記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233367A true JPS6233367A (ja) | 1987-02-13 |
Family
ID=15939902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172330A Pending JPS6233367A (ja) | 1985-08-07 | 1985-08-07 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233367A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334770A (ja) * | 1986-07-28 | 1988-02-15 | Canon Inc | 画像記録再生装置 |
| JPH0638845A (ja) * | 1992-07-20 | 1994-02-15 | Yokoyama Seisakusho:Kk | 引出しのロック装置 |
| US5351154A (en) * | 1990-01-24 | 1994-09-27 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus |
| US9808061B2 (en) | 2010-08-31 | 2017-11-07 | Jemella Ltd. | Hair styling appliance |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164383A (ja) * | 1982-03-25 | 1983-09-29 | Sony Corp | ビデオ信号記録装置 |
| JPS59216387A (ja) * | 1983-05-23 | 1984-12-06 | Mitsubishi Electric Corp | 静止画アダプタ |
-
1985
- 1985-08-07 JP JP60172330A patent/JPS6233367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164383A (ja) * | 1982-03-25 | 1983-09-29 | Sony Corp | ビデオ信号記録装置 |
| JPS59216387A (ja) * | 1983-05-23 | 1984-12-06 | Mitsubishi Electric Corp | 静止画アダプタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334770A (ja) * | 1986-07-28 | 1988-02-15 | Canon Inc | 画像記録再生装置 |
| US5351154A (en) * | 1990-01-24 | 1994-09-27 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus |
| JPH0638845A (ja) * | 1992-07-20 | 1994-02-15 | Yokoyama Seisakusho:Kk | 引出しのロック装置 |
| US9808061B2 (en) | 2010-08-31 | 2017-11-07 | Jemella Ltd. | Hair styling appliance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0615244B1 (en) | System for non-linear video editing | |
| JP2002032975A (ja) | データ記録装置及び方法、データ記録再生装置及び方法、並びに、ディスク状記録媒体 | |
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| JP3548245B2 (ja) | 情報記録再生装置、情報再生装置、及び情報再生方法 | |
| JPS6233367A (ja) | 磁気記録再生装置 | |
| EP0469806A2 (en) | Apparatus and methods for recording video signals on magnetic tape | |
| JP2685901B2 (ja) | ディジタル信号の信号処理装置 | |
| JP2594255B2 (ja) | 磁気記録再生装置 | |
| JP2735289B2 (ja) | ディジタル信号の信号処理装置 | |
| JP3521495B2 (ja) | 音声信号記録方法、音声信号再生装置、及び音声信号記録再生方法 | |
| KR100469878B1 (ko) | 기록 재생 장치 | |
| JP2638642B2 (ja) | ディジタル信号の信号処理装置 | |
| JP2678063B2 (ja) | ディジタル信号の信号処理装置 | |
| JP2703934B2 (ja) | ビデオデータ記録再生装置 | |
| JP2799704B2 (ja) | 画像記録再生装置 | |
| JPH0828060B2 (ja) | ディジタルオーディオテープレコーダ | |
| JP2565218B2 (ja) | 磁気記録再生装置 | |
| JP2771155B2 (ja) | 記録装置 | |
| JP2593219B2 (ja) | ディジタル信号の記録再生方法 | |
| JP2606617B2 (ja) | 時間軸の伸長回路 | |
| JP2635768B2 (ja) | ディジタル信号の信号処理方法およびその信号処理装置 | |
| JP2735290B2 (ja) | ディジタル信号の信号処理装置 | |
| JPH0294175A (ja) | 画像記録再生装置 | |
| JP2786481B2 (ja) | ディジタル信号の信号処理装置 | |
| JPH04305870A (ja) | 記録再生装置 |