JP2596395Y2 - 雑音遮蔽基板 - Google Patents
雑音遮蔽基板Info
- Publication number
- JP2596395Y2 JP2596395Y2 JP1992042227U JP4222792U JP2596395Y2 JP 2596395 Y2 JP2596395 Y2 JP 2596395Y2 JP 1992042227 U JP1992042227 U JP 1992042227U JP 4222792 U JP4222792 U JP 4222792U JP 2596395 Y2 JP2596395 Y2 JP 2596395Y2
- Authority
- JP
- Japan
- Prior art keywords
- copper paste
- noise
- analog
- layer
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【0001】
【産業上の利用分野】本考案は、外部への雑音の発生の
抑制や、外部からの雑音の影響を防止する雑音遮蔽基板
に関する。
抑制や、外部からの雑音の影響を防止する雑音遮蔽基板
に関する。
【0002】
【従来の技術】従来、電子部品などの雑音対策として
は、プリント配線基板上に設けられた銅パターンやアー
スパターンなどの配線パターン上に、絶縁樹脂層を形成
した後、銅ペースト層で覆う方法が用いられてきた。こ
れは、プリント配線基板を加工するときに、銅ペースト
処理を行うものであった。
は、プリント配線基板上に設けられた銅パターンやアー
スパターンなどの配線パターン上に、絶縁樹脂層を形成
した後、銅ペースト層で覆う方法が用いられてきた。こ
れは、プリント配線基板を加工するときに、銅ペースト
処理を行うものであった。
【0003】
【考案が解決しようとする課題】図3は、従来のやり方
で、雑音対策が施された基板の例である。図3から分か
るように、銅ペースト層35で覆われるのは、アースパ
ターン34や銅箔パターン36などの配線パターンのみ
である。集積回路31などの電子部品は、銅ペースト層
で、被覆されていない。このため、電子部品のボディ、
リード線38及びスルーホール37からの放射ノイズ
が、外部に漏洩していた。また、外部からの雑音を拾う
こともあった。尚、32は絶縁樹脂層,33はオーバー
コート,39はプリント配線基板である。
で、雑音対策が施された基板の例である。図3から分か
るように、銅ペースト層35で覆われるのは、アースパ
ターン34や銅箔パターン36などの配線パターンのみ
である。集積回路31などの電子部品は、銅ペースト層
で、被覆されていない。このため、電子部品のボディ、
リード線38及びスルーホール37からの放射ノイズ
が、外部に漏洩していた。また、外部からの雑音を拾う
こともあった。尚、32は絶縁樹脂層,33はオーバー
コート,39はプリント配線基板である。
【0004】本考案は、電子部品からの雑音の発生を防
止し、外部からの雑音の影響を低減した基板を提供する
ものである。
止し、外部からの雑音の影響を低減した基板を提供する
ものである。
【0005】
【課題を解決するための手段】本考案は、その上にアナ
ログ電子部品とディジタル電子部品が領域を分けて搭載
された基板において、各領域ごとにそれぞれの電子部品
を、樹脂層などの絶縁物を介して銅ペーストなどの導電
層で被覆し、かつ前記導電層をそれぞれ領域ごとにアー
スに接続したことを特徴とする雑音遮蔽基板。
ログ電子部品とディジタル電子部品が領域を分けて搭載
された基板において、各領域ごとにそれぞれの電子部品
を、樹脂層などの絶縁物を介して銅ペーストなどの導電
層で被覆し、かつ前記導電層をそれぞれ領域ごとにアー
スに接続したことを特徴とする雑音遮蔽基板。
【0006】
【作用】プリント配線基板上に、電子部品を取り付けた
後、電子部品を銅ペーストなどで覆う。これによって、
外部からの雑音の影響や、外部への雑音の漏洩を防止で
きる。
後、電子部品を銅ペーストなどで覆う。これによって、
外部からの雑音の影響や、外部への雑音の漏洩を防止で
きる。
【0007】以下、図1及び図2を用いて本考案の実施
例を、詳細に説明する。図1は、本発明の一実施例の雑
音遮蔽基板を示す図である。11は集積回路、12は絶
縁樹脂層、13はオーバーコート、14はアースパター
ン、15は銅ペースト層、16はアース接続部、18は
リード線、19はプリント配線基板である。
例を、詳細に説明する。図1は、本発明の一実施例の雑
音遮蔽基板を示す図である。11は集積回路、12は絶
縁樹脂層、13はオーバーコート、14はアースパター
ン、15は銅ペースト層、16はアース接続部、18は
リード線、19はプリント配線基板である。
【0008】集積回路11は、銅ペースト層15で覆わ
れている。この銅ペースト層15は、配線パターンのあ
るプリント配線基板に設けられたアースパターン14へ
と接続されている。
れている。この銅ペースト層15は、配線パターンのあ
るプリント配線基板に設けられたアースパターン14へ
と接続されている。
【0009】以下、図1の動作を説明する。集積回路1
1より発生した雑音は、集積回路11上に設けられた銅
ペースト層15に伝わる。銅ペースト層15は、アース
パターン14に接続されているので、発生した雑音はア
ースパターン14に落ちる。電磁波成分は、銅ペースト
層15により遮蔽される。また、外部からの雑音は、銅
ペースト層15によって遮断され、集積回路11に影響
を与えることはない。
1より発生した雑音は、集積回路11上に設けられた銅
ペースト層15に伝わる。銅ペースト層15は、アース
パターン14に接続されているので、発生した雑音はア
ースパターン14に落ちる。電磁波成分は、銅ペースト
層15により遮蔽される。また、外部からの雑音は、銅
ペースト層15によって遮断され、集積回路11に影響
を与えることはない。
【0010】図2は、本発明の別の実施例を示す図で、
アナログ部品とディジタル部品が設けられている。21
はディジタル部品、22はアナログ部品、23は銅ペー
スト層、24は銅ペースト層、25はディジタル用のア
ースパターン、26はアナログ用のアースパターンであ
る。
アナログ部品とディジタル部品が設けられている。21
はディジタル部品、22はアナログ部品、23は銅ペー
スト層、24は銅ペースト層、25はディジタル用のア
ースパターン、26はアナログ用のアースパターンであ
る。
【0011】図2より分かるように、ディジタル部品2
1とアナログ部品22はそれぞれ分離して、銅ペースト
層23,24で覆われている。これらは別々に、ディジ
タル用およびアナログ用のアースパターン25,26に
落とされる。
1とアナログ部品22はそれぞれ分離して、銅ペースト
層23,24で覆われている。これらは別々に、ディジ
タル用およびアナログ用のアースパターン25,26に
落とされる。
【0012】以下、図2の動作を説明する。ディジタル
部品21より発生した雑音は、銅ペースト層23に伝わ
り、ディジタル用のアースパターン25に落ちる。アナ
ログ部品22より発生した雑音は、銅ペースト層24に
伝わり、アナログ用のアースパターン26に落ちる。デ
ィジタル部品21とアナログ部品22は、分離して銅ペ
ースト層23,24で覆われているので干渉することは
ない。
部品21より発生した雑音は、銅ペースト層23に伝わ
り、ディジタル用のアースパターン25に落ちる。アナ
ログ部品22より発生した雑音は、銅ペースト層24に
伝わり、アナログ用のアースパターン26に落ちる。デ
ィジタル部品21とアナログ部品22は、分離して銅ペ
ースト層23,24で覆われているので干渉することは
ない。
【0013】このように、ディジタル部品21とアナロ
グ部品22で分離して、銅ペースト層23,24で覆
い、アースに落とすので、小型化によってディジタル部
品とアナログ部品とが接近する場合の雑音遮蔽用として
有効である。
グ部品22で分離して、銅ペースト層23,24で覆
い、アースに落とすので、小型化によってディジタル部
品とアナログ部品とが接近する場合の雑音遮蔽用として
有効である。
【0014】
【考案の効果】以上、実施例で詳細に説明したように、
本考案は、アナログ電子部品とディジタル電子部品と
が、それぞれ領域を分けて搭載された基板において、各
領域ごとに、それぞれ絶縁物を介して銅ペーストなど導
電層で被覆し、かつ各領域ごとに該導電層をアース接続
するので、一般的にノイズ量の多いディジタル電子部品
からのノイズがアナログ電子部品に影響を及ぼすことを
良好に防止できる。また、もちろん、アナログ電子部品
からのノイズがディジタル電子部品に影響を及ぼすこと
も防止できる。つまり、種類とか位相の異なったノイズ
の発生源同士を相互に干渉することなくノイズ遮蔽する
ことができる。
本考案は、アナログ電子部品とディジタル電子部品と
が、それぞれ領域を分けて搭載された基板において、各
領域ごとに、それぞれ絶縁物を介して銅ペーストなど導
電層で被覆し、かつ各領域ごとに該導電層をアース接続
するので、一般的にノイズ量の多いディジタル電子部品
からのノイズがアナログ電子部品に影響を及ぼすことを
良好に防止できる。また、もちろん、アナログ電子部品
からのノイズがディジタル電子部品に影響を及ぼすこと
も防止できる。つまり、種類とか位相の異なったノイズ
の発生源同士を相互に干渉することなくノイズ遮蔽する
ことができる。
【図1】本発明の一実施例の雑音遮蔽基板を示す図であ
る。
る。
【図2】本発明の別の実施例の雑音遮蔽基板を示す図で
ある。
ある。
【図3】従来の雑音遮蔽基板を示す図である。
11,31 集積回路 12,32 絶縁樹脂層 13,33 オーバーコート 14,34 アースパターン 15,35 銅ペースト層 16 アース接続部 37 スルーホール 18,38 リード線 19,39 プリント配線基板 21 ディジタル部品 22 アナログ部品 23 銅ペースト層 24 銅ペースト層 25 ディジタル用のアースパターン 26 アナログ用のアースパターン 36 銅箔パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 9/00
Claims (1)
- 【請求項1】 その上に、アナログ電子部品とディジタ
ル電子部品が領域を分けて搭載された基板において、各
領域ごとにそれぞれの電子部品を、樹脂層などの絶縁物
を介して銅ペーストなどの導電層で被覆し、かつ前記導
電層をそれぞれ領域ごとにアースに接続したことを特徴
とする雑音遮蔽基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992042227U JP2596395Y2 (ja) | 1992-05-27 | 1992-05-27 | 雑音遮蔽基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992042227U JP2596395Y2 (ja) | 1992-05-27 | 1992-05-27 | 雑音遮蔽基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0595098U JPH0595098U (ja) | 1993-12-24 |
JP2596395Y2 true JP2596395Y2 (ja) | 1999-06-14 |
Family
ID=12630151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1992042227U Expired - Lifetime JP2596395Y2 (ja) | 1992-05-27 | 1992-05-27 | 雑音遮蔽基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2596395Y2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6343495U (ja) * | 1986-09-04 | 1988-03-23 | ||
JPH03214691A (ja) * | 1990-01-18 | 1991-09-19 | Fujitsu Ltd | フレキシブルプリント板の集積回路実装構造 |
-
1992
- 1992-05-27 JP JP1992042227U patent/JP2596395Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0595098U (ja) | 1993-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5030800A (en) | Printed wiring board with an electronic wave shielding layer | |
US5586011A (en) | Side plated electromagnetic interference shield strip for a printed circuit board | |
US5341274A (en) | Printed circuit board with enhanced EMI suppression | |
CA2084496A1 (en) | Emi internal shield apparatus and methods | |
US5043526A (en) | Printed circuit board capable of preventing electromagnetic interference | |
US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
JP2516314Y2 (ja) | 電磁波シールドプリント配線板 | |
JP3295862B2 (ja) | 多層プリント板の電波対策パターン | |
JP2596395Y2 (ja) | 雑音遮蔽基板 | |
JPH05191056A (ja) | プリント配線基板 | |
JPH08204377A (ja) | 遮蔽体 | |
JP3082579B2 (ja) | シールドケース | |
GB2259189A (en) | Shielding printed wiring boards | |
EP0385689B1 (en) | Printed circuit board capable of preventing electromagnetic interference | |
JP2793824B2 (ja) | 電子回路基板 | |
JPS59188992A (ja) | プリント配線基板 | |
JPH021914Y2 (ja) | ||
JP2785502B2 (ja) | プリント基板 | |
JPH098417A (ja) | 固体撮像素子用基板 | |
JPH11238993A (ja) | 部品実装プリント基板及び部品実装プリント基板の実装方法 | |
JPH03179796A (ja) | ハイブリッド集積回路 | |
JP2580232B2 (ja) | 多層プリント基板 | |
JPH021920Y2 (ja) | ||
JPH02103990A (ja) | プリント配線板 | |
US4857375A (en) | Shielding of semiconductor module |