JP2596247B2 - 半導体装置の成形用金型 - Google Patents

半導体装置の成形用金型

Info

Publication number
JP2596247B2
JP2596247B2 JP3073775A JP7377591A JP2596247B2 JP 2596247 B2 JP2596247 B2 JP 2596247B2 JP 3073775 A JP3073775 A JP 3073775A JP 7377591 A JP7377591 A JP 7377591A JP 2596247 B2 JP2596247 B2 JP 2596247B2
Authority
JP
Japan
Prior art keywords
mold
heat sink
resin
molding
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3073775A
Other languages
English (en)
Other versions
JPH04286135A (ja
Inventor
和浩 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3073775A priority Critical patent/JP2596247B2/ja
Publication of JPH04286135A publication Critical patent/JPH04286135A/ja
Application granted granted Critical
Publication of JP2596247B2 publication Critical patent/JP2596247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置を製造するた
めの装置に関し、特に樹脂封止型半導体装置のモールド
成形工程で使用する成形金型に関する。
【0002】
【従来の技術】従来、許容損失の大きなパワートランジ
スタ等の半導体チップを搭載する半導体装置では、半導
体チップで発生される熱を放熱するために、1〜2mm程
度の厚さの金属製放熱板上に半導体チップを搭載してい
る。更に、近年では、この金属製放熱板を用いた半導体
装置の全体を高熱伝導タイプのエポキシ樹脂により樹脂
封止した半導体装置も提案されている。このため、この
種の半導体装置の製造に際しては、半導体チップを搭載
した金属性放熱板を成形用金型のキャビティ内に支持さ
せ、ゲート口からキャビティ内に樹脂を圧入することで
モールド成形を行っている。
【0003】しかし、金属製放熱板は銅等で構成されて
大質量であるため、自重によって成形用金型内で重力方
向に撓み易く、キャビティ内での位置精度が確保できな
いという問題がある。このため、従来では図4に示す成
形用金型が用いられている。図4(a)は成形前の状
態、図4(b)は成形時の状態を夫々示す断面図であ
る。即ち、上金型11と下金型12でキャビティ13を
画成し、半導体チップ2を搭載した金属性放熱板1をこ
れら金型11,12間に挟むように支持させる。このと
き、各金型11,12には突起17,18を設けてお
き、これらの突起17,18で金属製放熱板1を上下か
ら支持することでその撓みを防止させている。3はアル
ミニウムワイヤ、4はリードであり、又15はキャビテ
ィ13内に樹脂を注入するためのゲート口である。
【0004】
【発明が解決しようとする課題】このような従来の成形
用金型では、金属製放熱板1を上下の金型11,12に
設けた突起17,18によって支持するため、キャビテ
ィ13内での金属製放熱板1の位置精度を向上すること
ができる。しかしながら、この突起17,18が存在す
る部分には樹脂が注入されないため、成形後の製半導体
装置にはこの部分に穴が生じ、この穴を通して金属性放
熱板1が露呈され、半導体装置の耐水性が劣化される。
特に、この種の半導体装置では、半導体チップ2を保護
する上で金属性放熱板1の上側の樹脂厚を厚く形成する
ために下側の樹脂厚が薄くなり、この下側における穴の
沿面距離が短くなり、半導体装置の絶縁耐圧が低下され
るという問題がある。本発明の目的は、このような絶縁
耐圧の低下を防止した半導体装置をモールド成形するこ
とができる成形用金型を提供することにある。
【0005】
【課題を解決するための手段】本発明の成形用金型は、
金属性放熱板の表面側に位置される金型には、金属性放
熱板の表面に当接される突起を形成し、反対側に位置さ
れる金型にはキャビティ内に樹脂を注入させるためのゲ
ート口と、注入される樹脂の流れを整流して金属性放熱
板に対する注入圧力を発生させる整流ブロックとを設け
ている。この場合、整流ブロックはゲート口の両側に配
置することができる。
【0006】
【作用】本発明によれば、樹脂の注入圧力と突起とで金
属性放熱板をキャビティ内に支持させるとともに、金属
性放熱板の裏面側の樹脂に穴が生じることを防止してそ
の絶縁耐圧を向上させる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例の成形用金型を示す断面
図であり、(a)は成形前の状態、(b)は成形時の状
態を夫々示す図である。又、図2(a)及び(b)は夫
々上金型、下金型の斜視図である。これらの図におい
て、金属製放熱板1の表面に半導体チップ2が半田等で
接着され、アルミニウムワイヤ3で相互に電気接続を行
っている。又、金属製放熱板1には外部電極となるリー
ド4が導出されている。そして、この金属性放熱板1は
上金型11と下金型12とで画成されるキャビティ13
内に配置される。上金型11には金属性放熱板1の表面
に当接される突起14が一体に設けられる。この突起1
4の下側先端は円錐状に形成される。又、下金型12に
はキャビティ13内に樹脂を注入するためのゲート口1
5が設けられるとともに、このゲート口の両側には注入
される樹脂の流れを規制して注入圧力を増大させるため
の整流ブロック16が設けられる。
【0008】したがって、この成形用金型により樹脂モ
ールドを行うと、ゲート口15からキャビティ内に注入
されるエポキシ樹脂は、整流ブロック16により流れが
整流されることで注入圧力が増大されながらキャビティ
13内の金属性放熱板1の裏面側に注入される。これに
より、金属製放熱板1にはエポキシ樹脂によって上方に
押し上げる力が発生し、その表面が上金型11に設けら
れた突起14に押し付けられる。これにより、金属性放
熱板1は裏面側からの注入圧力と突起14との間に挟ま
れた状態でその姿勢が保持され、その状態でエポキシ樹
脂によりモールド成形されることになる。したがって、
下金型12に突起を設けなくとも金属性放熱板1をキャ
ビティ13内に安定に支持させた状態で成形を行うこと
ができる。又、成形された半導体装置では、表面側に比
較して樹脂厚が小さく形成される裏面側の樹脂に突起に
よる穴が生じることがなく、沿面距離が小さくなること
が回避でき、半導体装置の絶縁耐圧の低下が防止され
る。
【0009】図3(a)及び(b)は本発明の第2実施
例の成形用金型の上金型と下金型の斜視図である。この
実施例では、下金型12に設ける整流ブロック16Aが
三角柱状となっており、ゲート口15から注入されるエ
ポキシ樹脂を滑らかに金属性放熱板1の下側に導入さ
せ、金属性放熱板1の裏面側に加えられる注入圧力を効
果的に発生させることが可能となる。
【0010】
【発明の効果】以上説明したように本発明は、金属性放
熱板の表面側の金型に突起を形成し、反対側の金型にゲ
ート口と整流ブロックとを設け、整流ブロックにより樹
脂の流れを整流して注入圧力を生じることで、この圧力
と突起とで金属性放熱板をキャビティ内に安定に支持さ
せ、かつ金属性放熱板の裏面側の樹脂に穴が生じること
が防止できるので、金属性放熱板を精度良く樹脂内にモ
ールド成形できるとともに、沿面距離が小さくなること
を防止して半導体装置の絶縁耐圧を向上することができ
る効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例を示し、(a)は成形前の
状態を示す断面図、(b)は成形時の状態を示す断面図
である。
【図2】本発明の第1実施例の成形用金型を示し、
(a)は上金型の斜視図、(b)は下金型の斜視図であ
る。
【図3】本発明の第2実施例の成形用金型を示し、
(a)は上金型の斜視図、(b)は下金型の斜視図であ
る。
【図4】従来の成形用金型を示し、(a)は成形前の状
態を示す断面図、(b)は成形時の状態を示す断面図で
ある。
【符号の説明】
1 金属性放熱板 2 半導体チップ 11 上金型 12 下金型 13 キャビティ 14 突起 15 ゲート口 16,16A 整流ブロック

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面上に半導体チップを搭載した金属性
    放熱板を、上金型と下金型の間に画成されるキャビティ
    内に配設して樹脂のモールド成形を行うようにした半導
    体装置の成形用金型において、前記金属性放熱板の表面
    側に位置される金型には、前記金属性放熱板の表面に当
    接される突起を形成し、反対側に位置される金型にはキ
    ャビティ内に樹脂を注入させるためのゲート口と、注入
    される樹脂の流れを整流して金属性放熱板に対する注入
    圧力を発生させる整流ブロックとを設けたことを特徴と
    する半導体装置の成形用金型。
  2. 【請求項2】 整流ブロックはゲート口の両側に配置し
    てなる請求項1の半導体装置の成形用金型。
JP3073775A 1991-03-14 1991-03-14 半導体装置の成形用金型 Expired - Fee Related JP2596247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3073775A JP2596247B2 (ja) 1991-03-14 1991-03-14 半導体装置の成形用金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3073775A JP2596247B2 (ja) 1991-03-14 1991-03-14 半導体装置の成形用金型

Publications (2)

Publication Number Publication Date
JPH04286135A JPH04286135A (ja) 1992-10-12
JP2596247B2 true JP2596247B2 (ja) 1997-04-02

Family

ID=13527921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3073775A Expired - Fee Related JP2596247B2 (ja) 1991-03-14 1991-03-14 半導体装置の成形用金型

Country Status (1)

Country Link
JP (1) JP2596247B2 (ja)

Also Published As

Publication number Publication date
JPH04286135A (ja) 1992-10-12

Similar Documents

Publication Publication Date Title
EP0059926B1 (en) A method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4868349A (en) Plastic molded pin-grid-array power package
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US6566164B1 (en) Exposed copper strap in a semiconductor package
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2007165425A (ja) 半導体装置
US4503452A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
EP0069390B1 (en) Lead frame for plastic encapsulated semiconductor device
JP2596247B2 (ja) 半導体装置の成形用金型
JPH0548955B2 (ja)
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JP2665172B2 (ja) 半導体装置の製造方法
JP2007258435A (ja) 半導体装置
JP2004095965A (ja) 樹脂封止形半導体装置
JP2552887Y2 (ja) 絶縁物被覆電子部品
JP2601033B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2626619B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000068430A (ja) ヒートシンクを備えた樹脂封止型半導体装置
JPS6350863B2 (ja)
JPS6288347A (ja) 樹脂封止型半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
JPH0555410A (ja) 半導体装置
JPH065687B2 (ja) 樹脂封止型半導体装置の製造方法
JPS647496B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees