JP2591782B2 - 補助記憶装置に対する入出力の負荷分散制御方式 - Google Patents
補助記憶装置に対する入出力の負荷分散制御方式Info
- Publication number
- JP2591782B2 JP2591782B2 JP7481788A JP7481788A JP2591782B2 JP 2591782 B2 JP2591782 B2 JP 2591782B2 JP 7481788 A JP7481788 A JP 7481788A JP 7481788 A JP7481788 A JP 7481788A JP 2591782 B2 JP2591782 B2 JP 2591782B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary storage
- input
- output
- control device
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，計算機システムの補助記憶装置に対する入
出力の負荷分散制御方式に関し，特に，データ高速転送
処理を行なうための緩衝バッファを有する補助記憶制御
装置を介して，補助記憶装置に対する，入出力要求を行
う経路の決定方法に関する。
出力の負荷分散制御方式に関し，特に，データ高速転送
処理を行なうための緩衝バッファを有する補助記憶制御
装置を介して，補助記憶装置に対する，入出力要求を行
う経路の決定方法に関する。
従来，補助記憶装置に対する入出力経路の決定は上位
装置である補助記憶制御装置毎に，当該補助記憶制御装
置の下位装置である複数の補助記憶装置に要求した入出
力回数を累積し，値の一番低い値を示す補助記憶制御装
置からの入出力経路を設定していた。
装置である補助記憶制御装置毎に，当該補助記憶制御装
置の下位装置である複数の補助記憶装置に要求した入出
力回数を累積し，値の一番低い値を示す補助記憶制御装
置からの入出力経路を設定していた。
上述した従来の補助記憶装置に対する入出力経路の決
定方式は，入出力動作が補助記憶制御装置と補助記憶装
置間で同期をとって行われる場合，どの補助記憶制御装
置を使用する経路で入出力を行うかを決定する手段とし
ては有効であった。しかしながら，補助記憶制御装置
が，データ高速転送処理を可能とする為の緩衝バッファ
を有しており，個々のバッファが補助記憶制御装置毎に
存在している場合，入出力動作が補助記憶制御装置と補
助記憶装置間で非同期に行われる為，どの補助記憶制御
装置を使用するかを入出力に使用した補助記憶制御装置
の累積値から決定したのではデータの高速転送処理が出
来なくなる欠点がある。
定方式は，入出力動作が補助記憶制御装置と補助記憶装
置間で同期をとって行われる場合，どの補助記憶制御装
置を使用する経路で入出力を行うかを決定する手段とし
ては有効であった。しかしながら，補助記憶制御装置
が，データ高速転送処理を可能とする為の緩衝バッファ
を有しており，個々のバッファが補助記憶制御装置毎に
存在している場合，入出力動作が補助記憶制御装置と補
助記憶装置間で非同期に行われる為，どの補助記憶制御
装置を使用するかを入出力に使用した補助記憶制御装置
の累積値から決定したのではデータの高速転送処理が出
来なくなる欠点がある。
本発明の課題は，上記欠点を除去し，入出力動作が補
助記憶制御装置と補助記憶装置との間で非同期に行なわ
れる場合に，データの高速転送処理が可能な，入出力装
置の負荷分散制御方式を提供することにある。
助記憶制御装置と補助記憶装置との間で非同期に行なわ
れる場合に，データの高速転送処理が可能な，入出力装
置の負荷分散制御方式を提供することにある。
本発明によれば，バッファリング機能を有する補助記
憶制御装置を介して補助記憶装置に対して，入出力を行
う際，その直前に当該補助記憶装置に対して入出力動作
を行った入出力経路を退避テーブルから取り出す入力手
段と，前記補助記憶装置に対して入出力要求を行う出力
手段と，前記補助記憶制御装置に設けられ，要求された
入出力経路での実行可否チェックを，該補助記憶制御装
置のバッファ使用状況及び該補助記憶制御装置の負荷状
態判断処理により行う判別手段と，実行不適当と判断さ
れた時の代替経路の選択を行う入出力経路再決定手段
と，前記補助記憶装置に対して入出力要求を行った入出
力経路を前記退避テーブルに記憶する手段を具備したこ
とを特徴とする，補助記憶装置に対する入出力の負荷分
散制御方式が得られる。
憶制御装置を介して補助記憶装置に対して，入出力を行
う際，その直前に当該補助記憶装置に対して入出力動作
を行った入出力経路を退避テーブルから取り出す入力手
段と，前記補助記憶装置に対して入出力要求を行う出力
手段と，前記補助記憶制御装置に設けられ，要求された
入出力経路での実行可否チェックを，該補助記憶制御装
置のバッファ使用状況及び該補助記憶制御装置の負荷状
態判断処理により行う判別手段と，実行不適当と判断さ
れた時の代替経路の選択を行う入出力経路再決定手段
と，前記補助記憶装置に対して入出力要求を行った入出
力経路を前記退避テーブルに記憶する手段を具備したこ
とを特徴とする，補助記憶装置に対する入出力の負荷分
散制御方式が得られる。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図を参照すると，本発明の一実施例による補助記
憶装置に対する入出力の負荷分散制御方式は，バッファ
リング機能を有する補助記憶制御装置６を介して補助記
憶装置７に対して，入出力動作を行う際，その直前に当
該補助記憶装置７に対して入出力動作を行った入出力経
路を入出力経路退避テーブル２から取り出す入力手段１
と，前記補助記憶装置７に対して入出力要求を行う出力
手段３と，補助記憶制御装置６に設けられ，要求された
入出力経路での実行可否チェックを，該補助記憶制御装
置６のバッファ使用状況及び該補助記憶制御装置６の負
荷状態判断処理により行う判別手段５と，実行不適当と
判断された時の代替経路の選択を行う入出力経路再決定
手段８と，前記補助記憶装置７に対して入出力要求を行
った入出力経路を前記退避テーブル２に記憶する入出力
経路選択結果記憶手段９を具備したことを特徴とする。
憶装置に対する入出力の負荷分散制御方式は，バッファ
リング機能を有する補助記憶制御装置６を介して補助記
憶装置７に対して，入出力動作を行う際，その直前に当
該補助記憶装置７に対して入出力動作を行った入出力経
路を入出力経路退避テーブル２から取り出す入力手段１
と，前記補助記憶装置７に対して入出力要求を行う出力
手段３と，補助記憶制御装置６に設けられ，要求された
入出力経路での実行可否チェックを，該補助記憶制御装
置６のバッファ使用状況及び該補助記憶制御装置６の負
荷状態判断処理により行う判別手段５と，実行不適当と
判断された時の代替経路の選択を行う入出力経路再決定
手段８と，前記補助記憶装置７に対して入出力要求を行
った入出力経路を前記退避テーブル２に記憶する入出力
経路選択結果記憶手段９を具備したことを特徴とする。
入力手段1,出力手段3,入出力経路再決定手段8,及び入
出力経路選択結果記憶手段９は，中央処理装置10に設け
られている。入出力経路退避テーブル２は主記憶装置11
に設けられている。なお，第１図において,4はバッファ
制御手段である。
出力経路選択結果記憶手段９は，中央処理装置10に設け
られている。入出力経路退避テーブル２は主記憶装置11
に設けられている。なお，第１図において,4はバッファ
制御手段である。
第２図を参照すると，補助記憶制御装置６（第１図）
は，一対の補助記憶制御装置12及び13からなる。補助記
憶制御装置12は，入出力動作を高速化する為のバッファ
リング機能を可能とするためのバッファ12aを有し，補
助記憶装置７に対して読み取り，書き込みを制御する。
補助記憶制御装置13は，同様に，バッファ13aを有し，
補助記憶装置７に対して読み取り，書き込みを制御す
る。
は，一対の補助記憶制御装置12及び13からなる。補助記
憶制御装置12は，入出力動作を高速化する為のバッファ
リング機能を可能とするためのバッファ12aを有し，補
助記憶装置７に対して読み取り，書き込みを制御する。
補助記憶制御装置13は，同様に，バッファ13aを有し，
補助記憶装置７に対して読み取り，書き込みを制御す
る。
第３図は，バッファリング機能を有する補助記憶制御
装置12,13下の補助記憶装置７に対する入出力経路を決
定する処理の一例を示す流れ図である。次に第３図によ
り本実施例の動作を説明する。
装置12,13下の補助記憶装置７に対する入出力経路を決
定する処理の一例を示す流れ図である。次に第３図によ
り本実施例の動作を説明する。
補助記憶装置７に対する入出力経路を決定する時，直
前に同一装置に対して入出力動作が行われた経路を主記
憶装置11から取り込む（S1）。
前に同一装置に対して入出力動作が行われた経路を主記
憶装置11から取り込む（S1）。
取り込まれた経路より，補助記憶装置７に入出力要求
を行う（S2）。補助記憶装置７に対して出された入出力
要求は，補助記憶制御装置12を介して補助記憶装置７に
出される。
を行う（S2）。補助記憶装置７に対して出された入出力
要求は，補助記憶制御装置12を介して補助記憶装置７に
出される。
補助記憶制御装置12では，入出力要求された補助記憶
装置７に対するバッファ12a内に，補助記憶装置７への
未書き込み分として残されている有効データが有るか，
または既にバッファ12aに先読み込みされた有効データ
が有るか否かのチェックを行う（S3）。バッファ12a内
に有効データがある場合，補助記憶制御装置12は，要求
された入出力経路に従って補助記憶装置７へ入出力動作
を実行させる（S10）。入出力の実行は，主記憶装置11
内のバッファ領域11aと補助記憶制御装置12内のバッフ
ァ12aとの間でのデータ転送により完結させる。
装置７に対するバッファ12a内に，補助記憶装置７への
未書き込み分として残されている有効データが有るか，
または既にバッファ12aに先読み込みされた有効データ
が有るか否かのチェックを行う（S3）。バッファ12a内
に有効データがある場合，補助記憶制御装置12は，要求
された入出力経路に従って補助記憶装置７へ入出力動作
を実行させる（S10）。入出力の実行は，主記憶装置11
内のバッファ領域11aと補助記憶制御装置12内のバッフ
ァ12aとの間でのデータ転送により完結させる。
補助記憶制御装置12のバッファ12a内に有効データが
存在しなかった時，補助記憶装置７の上位装置である他
の補助記憶制御装置13のバッファ13a内に補助記憶装置
７に対する有効データが存在するか否かのチェックを行
う（S4）。他の補助記憶制御装置13のバッファ13a内に
補助記憶装置７に対する有効データが存在する時，代替
入出力経路を設定するように中央処理装置10に対し要求
する（S6）。
存在しなかった時，補助記憶装置７の上位装置である他
の補助記憶制御装置13のバッファ13a内に補助記憶装置
７に対する有効データが存在するか否かのチェックを行
う（S4）。他の補助記憶制御装置13のバッファ13a内に
補助記憶装置７に対する有効データが存在する時，代替
入出力経路を設定するように中央処理装置10に対し要求
する（S6）。
補助記憶装置７に関する有効データが，上位装置であ
る全ての補助記憶制御装置12及び13内のバッファに存在
しなかった時，補助記憶制御装置12は，他の配下の補助
記憶装置によるバッファの使用率を考慮し，自らが高負
荷状態にあるか否かを判断する（S5）。
る全ての補助記憶制御装置12及び13内のバッファに存在
しなかった時，補助記憶制御装置12は，他の配下の補助
記憶装置によるバッファの使用率を考慮し，自らが高負
荷状態にあるか否かを判断する（S5）。
自らが高負荷状態にあると判断した時，代替入出力経
路を設定するように中央処理装置10に対し要求する（S
6）。
路を設定するように中央処理装置10に対し要求する（S
6）。
自らが高負荷状態ではないと判断したとき，補助記憶
制御装置12は要求された入出力経路により補助記憶装置
７に対し，入出力動作の実行要求を行う（S13）。
制御装置12は要求された入出力経路により補助記憶装置
７に対し，入出力動作の実行要求を行う（S13）。
代替入出力経路の設定要求に対して，補助記憶装置７
に至る全ての経路をチェックし，代替経路があるか否か
の判断を行う（S7）。
に至る全ての経路をチェックし，代替経路があるか否か
の判断を行う（S7）。
補助記憶装置７に至る補助記憶制御装置13が存在する
時，入出力経路の再設定を行い，再実行を試みる（S2へ
戻る）。
時，入出力経路の再設定を行い，再実行を試みる（S2へ
戻る）。
代替入出力経路の設定要求に対して，補助記憶装置７
に至る全ての経路をチェックし，代替経路がない時，強
制的に補助記憶装置７に対して入出力要求を行う（S
9）。
に至る全ての経路をチェックし，代替経路がない時，強
制的に補助記憶装置７に対して入出力要求を行う（S
9）。
なお，強制モード下では補助記憶制御装置12は負荷状
態のチェックを行わず，補助記憶装置７に対して入出力
動作を実行させる（S10）。
態のチェックを行わず，補助記憶装置７に対して入出力
動作を実行させる（S10）。
補助記憶装置７に対する入出力動作要求時，設定され
た経路を主記憶装置11に記憶しておく。この記憶された
経路は，次の補助記憶装置７に対する入出力動作を行う
際の経路として使用する。
た経路を主記憶装置11に記憶しておく。この記憶された
経路は，次の補助記憶装置７に対する入出力動作を行う
際の経路として使用する。
当処理により，従来の中央処理装置から監視が出来な
い補助記憶制御装置内のバッファ使用率（補助記憶制御
装置の負荷状態）を動的に中央処理装置に報告される事
により，効率の良い負荷分散処理が可能である。
い補助記憶制御装置内のバッファ使用率（補助記憶制御
装置の負荷状態）を動的に中央処理装置に報告される事
により，効率の良い負荷分散処理が可能である。
以上説明したように，本発明は，バッファリング機能
を有する補助記憶制御装置のように，中央処理装置との
間でデータ転送が非同期に行われる装置に対する，入出
力経路決定の際に，補助記憶制御装置内のバッファ使用
率（補助記憶制御装置の負荷状態）を動的に中央処理装
置に報告される事により，効率の良い負荷分散処理が可
能となる。
を有する補助記憶制御装置のように，中央処理装置との
間でデータ転送が非同期に行われる装置に対する，入出
力経路決定の際に，補助記憶制御装置内のバッファ使用
率（補助記憶制御装置の負荷状態）を動的に中央処理装
置に報告される事により，効率の良い負荷分散処理が可
能となる。
また，直前の入出力経路を主記憶装置上に記憶し，当
経路を再使用することによりバッファの連続使用が可能
となり，効率の良いバッファ使用が実現できる。
経路を再使用することによりバッファの連続使用が可能
となり，効率の良いバッファ使用が実現できる。
第１図は本発明一実施例の機能を説明するための図，第
２図は本発明の実施例のブロック図，第３図は上記実施
例による処理の流れ図である。 図において， １……入出力経路を退避テーブルから得る入力手段,2…
…入出力経路の退避テーブル,3……補助記憶制御装置に
対する入出力動作を要求する出力手段,4……補助記憶制
御装置のバッファ制御手段（中央処理装置とは非同期に
補助記憶装置とデータの転送を行う）,5……バッファの
使用状況等のチェックを行う判別手段,6……補助記憶制
御装置,7……補助記憶装置,8……入出力経路再決定手
段,9……入出力経路選択結果記憶手段,10……中央処理
装置,11……主記憶装置,11a……主記憶装置内の入出力
用バッファ領域,12……補助記憶制御装置,12a……補助
記憶制御装置12内の緩衝バッファ,13……補助記憶制御
装置,13a……補助記憶制御装置13内の緩衝バッファ。
２図は本発明の実施例のブロック図，第３図は上記実施
例による処理の流れ図である。 図において， １……入出力経路を退避テーブルから得る入力手段,2…
…入出力経路の退避テーブル,3……補助記憶制御装置に
対する入出力動作を要求する出力手段,4……補助記憶制
御装置のバッファ制御手段（中央処理装置とは非同期に
補助記憶装置とデータの転送を行う）,5……バッファの
使用状況等のチェックを行う判別手段,6……補助記憶制
御装置,7……補助記憶装置,8……入出力経路再決定手
段,9……入出力経路選択結果記憶手段,10……中央処理
装置,11……主記憶装置,11a……主記憶装置内の入出力
用バッファ領域,12……補助記憶制御装置,12a……補助
記憶制御装置12内の緩衝バッファ,13……補助記憶制御
装置,13a……補助記憶制御装置13内の緩衝バッファ。
Claims (1)
- 【請求項１】バッファリング機能を有する補助記憶制御
装置を介して補助記憶装置に対して，入出力動作を行う
際，その直前に当該補助記憶装置に対して入出力動作を
行った入出力経路を退避テーブルから取り出す入力手段
と，前記補助記憶装置に対して入出力要求を行う出力手
段と，前記補助記憶制御装置に設けられ，要求された入
出力経路での実行可否チェックを，該補助記憶制御装置
のバッファ使用状況及び該補助記憶制御装置の負荷状態
判断処理により行う判別手段と，実行不適当と判断され
た時の代替経路の選択を行う入出力経路再決定手段と，
前記補助記憶装置に対して入出力要求を行った入出力経
路を前記退避テーブルに記憶する手段を具備したことを
特徴とする，補助記憶装置に対する入出力の負荷分散制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7481788A JP2591782B2 (ja) | 1988-03-30 | 1988-03-30 | 補助記憶装置に対する入出力の負荷分散制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7481788A JP2591782B2 (ja) | 1988-03-30 | 1988-03-30 | 補助記憶装置に対する入出力の負荷分散制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248257A JPH01248257A (ja) | 1989-10-03 |
| JP2591782B2 true JP2591782B2 (ja) | 1997-03-19 |
Family
ID=13558244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7481788A Expired - Fee Related JP2591782B2 (ja) | 1988-03-30 | 1988-03-30 | 補助記憶装置に対する入出力の負荷分散制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591782B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4236936B2 (ja) | 2001-04-26 | 2009-03-11 | ザ・ボーイング・カンパニー | ネットワークバスを介して少なくとも１つのネットワークデバイスと通信するためのシステム及び方法 |
-
1988
- 1988-03-30 JP JP7481788A patent/JP2591782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01248257A (ja) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272600B1 (en) | Memory request reordering in a data processing system | |
| JP2591782B2 (ja) | 補助記憶装置に対する入出力の負荷分散制御方式 | |
| JP3405244B2 (ja) | データ処理負荷分散システム | |
| JPH0551933B2 (ja) | ||
| JP3138985B2 (ja) | 仮想計算機 | |
| JPH0793198A (ja) | コンピュータシステム | |
| JP2636470B2 (ja) | データ転送パス選択方法 | |
| JPH03196345A (ja) | データ入出力方式 | |
| JP2994917B2 (ja) | 記憶システム | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JP2571298B2 (ja) | データ管理制御方式 | |
| JPS58222364A (ja) | 端末システムにおけるデイスク装置のアクセス制御方式 | |
| JP3061001B2 (ja) | 計算機システムにおけるメモリ割り当て方式 | |
| JP2517977B2 (ja) | 仮想計算機における入出力割込み制御方式 | |
| JPH08272739A (ja) | オンライン・レスポンス向上方法 | |
| JP2562515B2 (ja) | 直接アクセス記憶装置の選択処理方式 | |
| JPH07230358A (ja) | 多重化ボリューム装置 | |
| JP2675026B2 (ja) | 計算機システムにおけるファイルの実行方法 | |
| JP3705656B2 (ja) | データ処理装置 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPS6389951A (ja) | キヤツシユメモリ装置 | |
| JPH0895928A (ja) | メモリ共有方式 | |
| JPH0242549A (ja) | ライトアフタ型デイスクキヤツシユ制御装置 | |
| JPH01220046A (ja) | 排他制御方法 | |
| JPH10320278A (ja) | メモリコントローラ及びコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |