JP2589844B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2589844B2 JP2589844B2 JP7380190A JP7380190A JP2589844B2 JP 2589844 B2 JP2589844 B2 JP 2589844B2 JP 7380190 A JP7380190 A JP 7380190A JP 7380190 A JP7380190 A JP 7380190A JP 2589844 B2 JP2589844 B2 JP 2589844B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- semiconductor device
- insulating substrate
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、液晶画像表示装置などに用いる半導体装置
の製造方法に関する。
の製造方法に関する。
従来の技術 以下に従来の半導体装置の製造方法について説明す
る。第２図に従来の半導体装置の製造工程図を示す。ま
ず第２図（ａ）に示すように石英等の絶縁基板21上に選
択的にポリシリコン層22を形成する。次に第２図（ｂ）
に示すようにポリシリコン層22の表面にゲート酸化膜23
を形成する。次に第２図（ｃ）に示すように上面にポリ
シリコン層24を形成した後、パターニングをして不要部
分のポリシリコン層22を除去して第２図（ｄ）に示すよ
うにゲート電極および配線25を形成する。最後にセルフ
アラインでりん（Ｐ）またはほう素（Ｂ）などをイオン
注入してソース・ドレイン26を形成する。
る。第２図に従来の半導体装置の製造工程図を示す。ま
ず第２図（ａ）に示すように石英等の絶縁基板21上に選
択的にポリシリコン層22を形成する。次に第２図（ｂ）
に示すようにポリシリコン層22の表面にゲート酸化膜23
を形成する。次に第２図（ｃ）に示すように上面にポリ
シリコン層24を形成した後、パターニングをして不要部
分のポリシリコン層22を除去して第２図（ｄ）に示すよ
うにゲート電極および配線25を形成する。最後にセルフ
アラインでりん（Ｐ）またはほう素（Ｂ）などをイオン
注入してソース・ドレイン26を形成する。
発明が解決しようとする課題 しかしながら、このような従来の製造方法では、絶縁
基板上に回路が形成されているため、イオン注入すると
帯電が起こり、電荷がにげることができなくなり、ゲー
ト酸化膜23を破壊してしまうという欠点があった。
基板上に回路が形成されているため、イオン注入すると
帯電が起こり、電荷がにげることができなくなり、ゲー
ト酸化膜23を破壊してしまうという欠点があった。
本発明は上記欠点に鑑み、イオン注入時の帯電を防止
できる半導体装置の製造方法の提供を目的とする。
できる半導体装置の製造方法の提供を目的とする。
課題を解決するための手段 上記の目的を達成するために本発明の半導体装置の製
造方法は、絶縁基板の上面に第１のポリシリコン層を形
成し、この第１のポリシリコン層の表面にゲート酸化膜
を形成し、絶縁基板とゲート酸化膜で被覆されたポリシ
リコン層の全周に第２のポリシリコン層を形成し、その
第２のポリシリコン層に不純物の拡散処理を施して導電
性ポリシリコン層を形成し、その導電性ポリシリコン層
の上面のみにパターニングを行ってゲート電極および配
線を形成し、下面の導電性ポリシリコン層とイオン注入
装置のプレートとを接触させて上面の第１のポリシリコ
ン層にイオン注入を行ってソース・ドレインを形成し、
絶縁基板の下面および側面の導電性ポリシリコン層を除
去するものである。
造方法は、絶縁基板の上面に第１のポリシリコン層を形
成し、この第１のポリシリコン層の表面にゲート酸化膜
を形成し、絶縁基板とゲート酸化膜で被覆されたポリシ
リコン層の全周に第２のポリシリコン層を形成し、その
第２のポリシリコン層に不純物の拡散処理を施して導電
性ポリシリコン層を形成し、その導電性ポリシリコン層
の上面のみにパターニングを行ってゲート電極および配
線を形成し、下面の導電性ポリシリコン層とイオン注入
装置のプレートとを接触させて上面の第１のポリシリコ
ン層にイオン注入を行ってソース・ドレインを形成し、
絶縁基板の下面および側面の導電性ポリシリコン層を除
去するものである。
作用 上記の製造方法により、ゲート電極および配線の第２
のポリシリコン層は絶縁基板下面に形成された第２のポ
リシリコン層とつながっている。この状態でイオン注入
を行うと、基板上に帯電しようとしても、電荷はゲート
電極または配線の第２のポリシリコン層を伝わり下面の
第２のポリシリコン層を経てイオン注入装置のプレート
の方へにげることになる。
のポリシリコン層は絶縁基板下面に形成された第２のポ
リシリコン層とつながっている。この状態でイオン注入
を行うと、基板上に帯電しようとしても、電荷はゲート
電極または配線の第２のポリシリコン層を伝わり下面の
第２のポリシリコン層を経てイオン注入装置のプレート
の方へにげることになる。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
まず第１図（ａ）のように、石英等の絶縁基板１の上
面に減圧化学蒸着法により膜厚2000Åのポリシリコン層
２を選択的に形成する。次に第１図（ｂ）のように膜厚
1300Åのゲート酸化膜３を熱酸化により形成する。次に
第１図（ｃ）に示すように減圧化学蒸着法により絶縁基
板１とゲート酸化膜３で被覆されたポリシリコン層２の
全周に膜厚3000Åのポリシリコン層４を形成し、さらに
全周のポリシリコン層４にりん（Ｐ）拡散を施し導電性
を持たせる。次に導電性ポリシリコン層４の上面のみパ
ターニングを行いゲート電極または配線５を形成する。
これらのゲート電極または配線５の一部終端が第１図
（ｄ）に示すように下面の導電性のポリシリコン層４と
つながっている。この下面側の導電性のポリシリコン層
４をイオン注入装置の導電性を有する基板ホルダ７と接
続させた状態でソース・ドレイン形成用のほう素（Ｂ）
のイオン注入をセルフアラインで行いＰ形のソース・ド
レイン６を形成する。イオン注入後に絶縁基板１の下面
および側面の導電性ポリシリコン層４を除去し第１図
（ｅ）の半導体装置とする。
面に減圧化学蒸着法により膜厚2000Åのポリシリコン層
２を選択的に形成する。次に第１図（ｂ）のように膜厚
1300Åのゲート酸化膜３を熱酸化により形成する。次に
第１図（ｃ）に示すように減圧化学蒸着法により絶縁基
板１とゲート酸化膜３で被覆されたポリシリコン層２の
全周に膜厚3000Åのポリシリコン層４を形成し、さらに
全周のポリシリコン層４にりん（Ｐ）拡散を施し導電性
を持たせる。次に導電性ポリシリコン層４の上面のみパ
ターニングを行いゲート電極または配線５を形成する。
これらのゲート電極または配線５の一部終端が第１図
（ｄ）に示すように下面の導電性のポリシリコン層４と
つながっている。この下面側の導電性のポリシリコン層
４をイオン注入装置の導電性を有する基板ホルダ７と接
続させた状態でソース・ドレイン形成用のほう素（Ｂ）
のイオン注入をセルフアラインで行いＰ形のソース・ド
レイン６を形成する。イオン注入後に絶縁基板１の下面
および側面の導電性ポリシリコン層４を除去し第１図
（ｅ）の半導体装置とする。
上記の製造方法によれば、絶縁基板１の上面と下面と
はりん拡散を行った導電性ポリシリコン層４でつながっ
ているので、イオン注入時に電荷は基板ホルダ７へにげ
るため帯電によるゲート酸化膜の破壊が起こらなくな
る。
はりん拡散を行った導電性ポリシリコン層４でつながっ
ているので、イオン注入時に電荷は基板ホルダ７へにげ
るため帯電によるゲート酸化膜の破壊が起こらなくな
る。
なお、本実施例では１個のＰチャネルの半導体装置の
製造方法について述べたが、個数は１個に限定するもの
でなく、またＰチャネルに代えてｎチャネルの半導体装
置も類似の製造方法でできる。
製造方法について述べたが、個数は１個に限定するもの
でなく、またＰチャネルに代えてｎチャネルの半導体装
置も類似の製造方法でできる。
発明の効果 以上のように本発明の半導体装置の製造方法の特徴
は、ゲート電極および配線となる上面の導電性ポリシリ
コン層４が下面にまで形成されており、この状態でソー
ス・ドレイン用のイオン注入を行うところにある。この
ような製造方法を用いることにより、イオン注入時に絶
縁基板が帯電することがなくなり、その結果ゲート酸化
膜の破壊がなくなり、半導体装置の歩留りが向上し、そ
の実用的効果は大なるものがある。
は、ゲート電極および配線となる上面の導電性ポリシリ
コン層４が下面にまで形成されており、この状態でソー
ス・ドレイン用のイオン注入を行うところにある。この
ような製造方法を用いることにより、イオン注入時に絶
縁基板が帯電することがなくなり、その結果ゲート酸化
膜の破壊がなくなり、半導体装置の歩留りが向上し、そ
の実用的効果は大なるものがある。
第１図（ａ）〜（ｅ）は本発明の半導体装置の製造方法
の工程図、第２図（ａ）〜（ｄ）は従来の半導体装置の
製造方法の工程図である。 １……絶縁基板、２……ポリシリコン層、３……ゲート
酸化膜、４……ポリシリコン層（導電性ポリシリコン
層）、５……ゲート電極または配線、６……ソース・ド
レイン、７……基板ホルダ。
の工程図、第２図（ａ）〜（ｄ）は従来の半導体装置の
製造方法の工程図である。 １……絶縁基板、２……ポリシリコン層、３……ゲート
酸化膜、４……ポリシリコン層（導電性ポリシリコン
層）、５……ゲート電極または配線、６……ソース・ド
レイン、７……基板ホルダ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千田 耕司 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭59−104173（ＪＰ，Ａ) 特開 昭60−133757（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁基板の上面に第１のポリシリコン層を
形成し、前記第１のポリシリコン層の表面にゲート酸化
膜を形成し、前記絶縁基板と前記ゲート酸化膜で被覆さ
れた前記第１のポリシリコン層の全周に第２のポリシリ
コン層を形成し、前記第２のポリシリコン層に不純物の
拡散処理を施して導電性ポリシリコン層とし、その導電
性ポリシリコン層の上面のみにパターニングを行ってゲ
ート電極および配線を形成し、裏面の前記導電性ポリシ
リコン層とイオン注入装置の導電体部分とを接触させて
上面の前記第１のポリシリコン層にイオン注入を行って
ソース・ドレインを形成し、前記絶縁基板の下面および
側面の前記導電性ポリシリコン層を除去する半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7380190A JP2589844B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7380190A JP2589844B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03273647A JPH03273647A (ja) | 1991-12-04 |
| JP2589844B2 true JP2589844B2 (ja) | 1997-03-12 |
Family
ID=13528642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7380190A Expired - Fee Related JP2589844B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589844B2 (ja) |
-
1990
- 1990-03-23 JP JP7380190A patent/JP2589844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03273647A (ja) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4810666A (en) | Method for manufacturing a mosic having self-aligned contact holes | |
| KR950012767A (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0645603A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| JP2553704B2 (ja) | 半導体装置の製造方法 | |
| JP2589844B2 (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JP2993080B2 (ja) | 相補型薄膜トランジスタの製造方法 | |
| JPH0228377A (ja) | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 | |
| JPH01283828A (ja) | 半導体装置の製造方法 | |
| JPH05267665A (ja) | 薄膜トランジスタ | |
| JPH0621364A (ja) | 半導体装置 | |
| JP3456790B2 (ja) | 半導体装置の製造方法及び選択エッチング用シリコン基板カセット | |
| JPH09232582A (ja) | 薄膜トランジスタの製造方法 | |
| KR100198596B1 (ko) | 씨모스 트랜지스터의 제조방법 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3255752B2 (ja) | 半導体装置の製造方法 | |
| KR100204423B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0263154A (ja) | 半導体装置の製造方法 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 | |
| JP2668929B2 (ja) | 半導体装置の製造方法 | |
| JP3241914B2 (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH01102968A (ja) | 液晶パネル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071205 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091205 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091205 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |