JP2585359Y2 - シャッタの入力信号処理回路 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は、１連又は２連で使用
される２連シャッタを集中制御するシステムにおいて、
制御用端末のシャッタ全閉信号の入力処理を行うシャッ
タの入力信号処理回路に関するものである。

【０００２】

【従来の技術】図２は従来のシャッタの入力信号処理回
路の構成図であり、１は操作信号入力用コネクタ、２は
第１のシャッタのオープン指令信号入力用端子、３は第
２のシャッタのオープン指令信号入力用端子、４は第１
のシャッタのストップ指令信号入力用端子、５は第２の
シャッタのストップ指令信号入力用端子、６は第１のシ
ャッタのクローズ指令信号入力用端子、７は第２のシャ
ッタのクローズ指令信号入力用端子、８はスリットカー
テン（内部が透けて見える装飾用）第１の指令信号入力
端子、９は第２のスリットカーテン指令信号入力端子、
１０は第１のシャッタオープン指令信号入力端子２から
の信号を伝達するダイオード、１１は第２のシャッタの
オープン指令信号入力用端子３からの信号を伝達するダ
イオードであり、入力端子４〜入力端子９に接続された
ダイオードも同じものなので符号を省略する。１２は前
述したオープン、ストップ、クローズ、スリット・カー
テンの指令信号を一定の（例えば２４Ｖ）レベルに調整
して伝送する指令信号入力回路、１３は指令信号入力回
路１２からの入力を処理しＣＰＵ（主制御）に伝送し、
またＣＰＵからの指令を処理するとともに閉モニタから
の全閉信号を判定しＣＰＵに伝送するＭＰＵ、１４は２
つのシャッタ開閉システム全体を制御し、駆動部へ指令
するＣＰＵ、１５は第１、第２のシャッタの全閉信号入
力用の閉モニタ入力用コネクタ、１６は第１のシャッタ
全閉信号入力用のコネクタ１５の第１端子、１７は第２
のシャッタ全閉信号入力用のコネクタ１５の第２端子で
ある。

【０００３】１８はそれぞれ第１，２の全閉信号入力バ
イアス抵抗、１９，２０は同じくバイアス保持用コンデ
ンサとダイオード、２１は第１の全閉信号レベルシフト
用のトランジスタ、２２は第２の全閉信号レベルシフト
用のトランジスタ、２３はバイアス抵抗、２４はＭＰＵ
１３の判別回路を切り替えて１つのシャッタを使用する
１連使用の場合と２つのシャッタを使用する２連使用の
場合を区別するセレクト・スイッチである。また２５、
２６はシャッタの全閉か否かを判断するためのＭＰＵ１
３の端子、２７はセレクト・スイッチ２４の切替信号入
力用の端子である。

【０００４】次に動作について説明する。１連使用、２
連使用のいずれの場合でも、操作部（図示していない）
の押釦スイッチ等からクローズを指示するとクローズ信
号入力用端子６，７からダイオードを通して指令信号が
指令信号入力回路１２に伝達され、信号パルスは波形整
形されたのちＭＰＵ１３に伝送される。ＭＰＵ１３では
信号を確認したのち指令内容をＣＰＵ１４に伝送、ＣＰ
Ｕ１４は指令内容にもとづき駆動部に指令してシャッタ
をクローズさせる。

【０００５】２連使用の場合、第１のシャッタ、第２の
シャッタともクローズし終わると、閉モニタ入力コネク
タ１５に全閉を検出するリミットスイッチ等（図示して
いない）から全閉信号が入力され、バイアス抵抗１８を
通してコンデンサ１９によって保持されレベルシフト用
のトランジスタ２１，２２の回路でレベルシフトされた
第１、第２のシャッタの各信号がＭＰＵ１３で論理処理
をうけ判別されて、ＣＰＵ１４に伝送されて第１、２の
シャッタの全閉が始めて確認される。ところで端子２
５，２６に入力された信号だけで両シャッタの開閉状態
を検出すると以下のような不具合が生じる。 即ち、全閉
信号をＬ（ロー）レベルとした場合、ＭＰＵ１３の端子
２５及び端子２６にＨ（ハイ）レベルの信号が入力され
れば、第１のシャッタ及び第２のシャッタが全閉してい
ると判定されるが、例えば第１端子１６だけを全閉信号
入力用の端子として使用している場合（１連使用）にＭ
ＰＵ１３が２連使用と判断したときは、１つのシャッタ
が正常に開いたにもかかわらずＭＰＵ１３の端子２５、
端子２６のうち、一方の端子にＬレベルの信号、もう一
方の端子にＨレベルの信号が入力されるので、Ｈレベル
の信号が入力された端子側のシャッタに異常が生じてそ
のシャッタが開かないと判定される。その反対に全閉信
号をＨレベルとした場合、ＭＰＵ１３の端子２５及び端
子２６にＬレベルの信号が入力されれば、第１のシャッ
タ及び第２のシャッタが全閉したと判定されるが、例え
ば１連使用の場合にＭＰＵ１３が２連使用と判断したと
きは、１つのシャッタが正常に閉じたにもかかわらずＭ
ＰＵ１３の端子２５、端子２６のうち、一方の端子にＬ
レベルの信号、もう一方の端子にＨレベルの信号が入力
されるので、Ｈレベルの信号が入力された端子側のシャ
ッタはいつまでたっても全閉しないと判定される。従っ
て、従来はセレクト・スイッチ２４をオン又はオフする
ことによりＭＰＵ１３の判別回路を切り替え、１連使用
なのか２連使用なのかをはっきりと区別し、第１、第２
のシャッタが全閉したか否かを判定するようにしてい
る。尚、セレクト・スイッチ２４をオンしたときは端子
２７にはＬレベルの信号が入力され、オフしたときはＨ
レベルの信号が入力されるが、端子２７にＬレベルの信
号が入力されたときに１連使用と判定してもよいし、２
連使用と判定してもよい。

【０００６】

【考案が解決しようとする課題】従来のシャッタの入力
信号処理回路は以上の様に構成されているので、現場で
シャッタの取付工事を施工した際に１連使用か２連使用
かの選択用のセレクトスイッチ２４を必らず切り替えな
ければならない。この切り替えを忘れると前述したよう
な不都合が生じ、ＣＰＵ１４は確認を出せずＭＰＵ１３
に対して繰返えしを指令することになり、誤動作のため
の施工クレームが発生するなどの課題があった。この考
案は上記のような課題を解消するためになされたもの
で、閉モニタ入力の全閉信号の処理回路を整理機能化し
て、現場で切替処理の手間を要しないシャッタの入力信
号処理回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】この考案に係るシャッタ
の入力信号処理回路は、第１と第２のシャッタの閉モニ
タ信号入力用にそれぞれ２端子ずつを持ったコネクタ
と、このコネクタのそれぞれ第１の端子に接続され上記
第１と第２のシャッタの閉モニタ入力信号を論理積とし
て処理するＡＮＤゲート用の２個のダイオードと、上記
コネクタのそれぞれ第２の端子に接続され、上記ＡＮＤ
ゲートをバイアスする２個のバイアス抵抗と、上記ＡＮ
Ｄゲート出力をレベル調整するレベルシフト回路とを備
えたものである。

【０００８】

【作用】この考案におけるシャッタの入力信号処理回路
は、第１のシャッタの閉モニタ入力信号と第２のシャッ
タの閉モニタ入力信号をＡＮＤゲートにより論理積とし
て処理するので、第１と第２のシャッタの全閉を検知す
ることができる。

【０００９】

【実施例】次にこの考案の一実施例を図に基づいて説明
する。図１はこの考案のシャッタの入力信号処理回路の
構成図であり、３０は第１のシャッタのコネクタ１５の
閉モニタ入力信号の第１端子、３１は同じく第２端子、
３２は第２のシャッタのコネクタ１５の閉モニタ入力信
号の第１端子、３３は同じく第２端子、３４は第１シャ
ッタ用の第２端子３１に接続され１端はアースされるゲ
ート用バイアス抵抗、３５は第２のシャッタ用の第２端
子３３に接続されるゲート用バイアス抵抗、３６は第１
シャッタ用の第１端子３０に接続されるＡＮＤゲート用
ダイオード、３７は第２のシャッタ用の第１端子３２に
接続されるＡＮＤゲート用ダイオード、３８はレベルシ
フト回路のベース電流プルアップ用の抵抗、３９はＡＮ
Ｄゲートの出力をレベルシフトするＰＮＰトランジス
タ、４０はレベルシフトの出力信号をＭＰＵ１３の判定
回路に入力する負荷抵抗、４１はトランジスタ３９のノ
イズキャンセラコンデンサ、４２はトランジスタ３９の
バイアス抵抗、４３はＭＰＵ１３の端子であり、他の符
号は従来例と同一である。

【００１０】次に動作について説明する。シャッタの開
閉に関する基本的な動作は従来例と同じなので説明を省
略する。第１のシャッタの閉モニタ信号出力用コネクタ
（図示せず）にコネクタ１５が接続され、コネクタ１５
が接続完了時点で第１のシャッタの閉モニタ入力信号用
端子３０と端子３１は短絡される。また、ＣＰＵ１４よ
り駆動部へ２連クローズ指令が伝達され、第１，２のシ
ャッタが全閉して全閉信号がそれぞれ発せられると、コ
ネクタ１５の第１，２端子３０，３１に、第１のシャッ
タ用全閉信号が入力する。同様に２連で使用する場合、
第２のシャッタの閉モニタ信号出力用コネクタ（図示せ
ず）にコネクタ１５が接続され、コネクタ１５が接続完
了時点でコネクタ１５の第２のシャッタ用端子３２と端
子３３は短絡され、第２のシャッタの全閉信号が入力す
る。第１，２シャッタの全閉信号によって、バイアス抵
抗３４，３５の両端にバイアス電圧が発生するものの、
ダイオード３６，３７で構成するＡＮＤゲートの出力は
Ｈとなり、ＡＮＤゲートの出力パルスＨがトランジスタ
３９のベースに入力されてトランジスタ３９はオフして
レベルシフトされ、ＭＰＵ１３の端子４３にＬレベルの
信号が入力され、ＭＰＵ１３を通して第１，２のシャッ
タが全閉したことがＣＰＵ１４に伝達され、ＣＰＵ１４
は２つのシャッタの全閉を確認する。次に、第１のシャ
ッタ、第２のシャッタ側から全閉信号が入力されなかっ
たときは、端子３０と端子３１間又は端子３２と端子３
３間が短絡されたままなので、ＡＮＤゲートの出力はＬ
レベルとなり、トランジスタ３９がオンしてＭＰＵ１ ３
の端子４３にはＨレベルの信号が入力され、第１，２の
シャッタのいずれかは全閉していないと判定される。ま
た端子３０、３１にだけ第１のシャッタ用のコネクタが
接続され、端子３２，３３にはコネクタが接続されない
１連使用の場合、バイアス抵抗３５はオープンとなって
自動的に１連使用の判定動作となり、従来技術のような
不都合は生じない。

【００１１】この様にこの考案の場合は、２連使用の場
合、閉モニタ入力信号処理段で第１，第２のシャッタの
全閉信号が両方入力しなければＡＮＤゲートからＨレベ
ルの出力は無く、閉モニタ入力信号処理段で２つのシャ
ッタの全閉を検知するので従来のセレクトスイッチ２４
を設けることなく全てのシャッタが全閉していることが
判定でき、ＭＰＵ１３の切り替えスイッチを現場で切り
替える従来のような作業を行う必要はなくなる。

【００１２】

【考案の効果】以上のようにこの考案のシャッタの入力
信号処理回路は、２連シャッタのそれぞれの全閉出力に
よってＡＮＤゲートが動作する様に構成したので、従来
のような１，２連切り替えスイッチを設けなくてもよく
なり、１，２連切り替えスイッチの切り替え忘れによる
誤動作という従来の課題は解消され、さらにＭＰＵの入
力ポートの削減と部品点数の削減を計ることができる。

【図面の簡単な説明】

【図１】この考案の一実施例であるシャッタの入力信号
処理回路の構成図である。

【図２】従来のシャッタの入力信号処理回路の構成図で
ある。

【符号の説明】

１５ 閉モニタ信号入力用コネクタ ３０ 閉モニタ入力信号用第１端子 ３１ 第１シャッタ閉モニタ入力信号用第２端子 ３２ 第２シャッタ閉モニタ入力信号用第１端子 ３３ 第２シャッタ閉モニタ入力信号用第２端子 ３４ ゲートバイアス抵抗 ３５ ゲートバイアス抵抗 ３６ ＡＮＤゲート用ダイオード ３７ ＡＮＤゲート用ダイオード ３８ プルアップ抵抗 ３９ レベルシフトトランジスタ ４０ 負荷抵抗 ４１ ノイズキャンセラコンデンサ ４２ バイアス抵抗

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 第１と第２のシャッタの閉モニタ信号入
   力用にそれぞれ２端子ずつを持ったコネクタと、このコ
   ネクタのそれぞれ第１の端子に接続され上記第１と第２
   のシャッタの閉モニタ入力信号を論理積として処理する
   ＡＮＤゲート用の２個のダイオードと、上記コネクタの
   それぞれ第２の端子に接続され上記ＡＮＤゲートをバイ
   アスする２個のバイアス抵抗と、上記ＡＮＤゲート出力
   をレベル調整するレベルシフト回路と、を備えたシャッ
   タの入力信号処理回路。