JP2576847B2 - 記憶制御装置及び関連する方法 - Google Patents

記憶制御装置及び関連する方法

Info

Publication number
JP2576847B2
JP2576847B2 JP6316451A JP31645194A JP2576847B2 JP 2576847 B2 JP2576847 B2 JP 2576847B2 JP 6316451 A JP6316451 A JP 6316451A JP 31645194 A JP31645194 A JP 31645194A JP 2576847 B2 JP2576847 B2 JP 2576847B2
Authority
JP
Japan
Prior art keywords
storage
primary
storage subsystem
data
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6316451A
Other languages
English (en)
Other versions
JPH07248988A (ja
Inventor
ロジャー・グレゴリー・ハットホーン
ブレット・ウェイン・ホーリィ
ジェームズ・リンカーン・イスキヤン
ウィリアム・フランク・ミカ
アシム・リマン・クレシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07248988A publication Critical patent/JPH07248988A/ja
Application granted granted Critical
Publication of JP2576847B2 publication Critical patent/JP2576847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G06F11/2076—Synchronous techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2064—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring while ensuring consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に遠隔データ・シャ
ドーイング（shadowing）に関し、特に通信リンクが複
数モードにより動作可能な遠隔データ・シャドーイング
に関する。
【０００２】
【従来の技術】データ処理システムは処理データと共
に、通常、大量のデータ（またはレコード）を記憶する
ことを要求され、これらのデータは効率的にアクセス、
変更及び再記憶される。データ記憶装置は効率的且つコ
スト有効なデータ記憶装置を提供するために、通常、複
数のレベルに或いは階層的に分割される。第１のまたは
最高のレベルのデータ記憶装置は電子メモリを含み、通
常は動的ランダム・アクセス・メモリまたは静的ランダ
ム・アクセス・メモリ（ＤＲＡＭまたはＳＲＡＭ）が使
用される。電子メモリは半導体集積回路の形態を取り、
そこでは数百万バイトのデータが各回路上に記憶され、
こうしたバイト・データへのアクセスがナノ秒のオーダ
で実行される。電子メモリはそのアクセスが完全に電子
的であるので、データに対する最速のアクセスを提供す
る。
【０００３】第２のレベルのデータ記憶装置は、通常、
直接アクセス記憶装置（ＤＡＳＤ）を含む。ＤＡＳＤ記
憶装置は例えば磁気または光ディスクを含み、これら
は"１"及び"０"を表すビット・データを、ミクロン・サ
イズの磁気的または光学的に変更されたスポットとし
て、ディスク表面上に記憶する。磁気ＤＡＳＤは残留磁
気材料により覆われる１個または複数のディスクを含
む。ディスクは保護された環境において回転式に実装さ
れる。各ディスクは多くの同心円トラック、または近接
する円に分割される。データは各トラックに沿って直列
にビット毎に記憶される。ヘッド・ディスク・アセンブ
リ（ＨＤＡ）として知られるアクセス機構は、通常、１
個または複数の読取り／書込みヘッドを含み、ディスク
が読取り／書込みヘッドを通過して回転する間に、トラ
ックを横断して移動し、データをディスク表面にまたは
ディスク表面から転送するように各ＤＡＳＤ内に提供さ
れる。ＤＡＳＤはギガバイトのデータを記憶し、こうし
たデータへのアクセスは、通常、ミリ秒のオーダ（電子
メモリよりも遅いオーダ）で実行される。ＤＡＳＤ上に
記憶されるデータへのアクセスは、ディスク及びＨＤＡ
を所望のデータ記憶位置に物理的に位置決めする必要に
より、低速である。
【０００４】第３のまたはより低レベルのデータ記憶装
置は、テープまたはテープ・ライブラリ及びＤＡＳＤラ
イブラリを含む。この記憶レベルでは、ライブラリ内の
データへのアクセスはより低速である。なぜなら、ロボ
ットまたはオペレータが必要なデータ記憶媒体を選択
し、ロードする必要があるからである。こうした記憶装
置の利点は、テラバイトのデータ記憶などの超大容量デ
ータ記憶に対するコストを低減することである。テープ
記憶装置は、しばしばバックアップの目的に使用され
る。すなわち、階層の第２レベルに記憶されるデータが
磁気テープ上における安全な保存により再生される。現
状ではテープ上またはライブラリ内に記憶されるデータ
へのアクセスは、秒のオーダである。
【０００５】データ損失は業務にとって致命的となり得
るため、バックアップ・データ・コピーを有すること
は、多くの業務において必須である。１次記憶レベルに
おいて失われたデータを回復するために要する時間もま
た、回復を考慮する場合に重要である。テープまたはラ
イブラリによるバックアップのスピードの改善として、
２重コピー（dual copy）がある。２重コピーの例とし
て、追加のＤＡＳＤの提供が挙げられ、この場合、デー
タが追加のＤＡＳＤに書込まれる（時にミラーリング
（mirroring）として参照される）。１次ＤＡＳＤが故
障すると、２次ＤＡＳＤに頼ることになる。このアプロ
ーチの欠点は、２倍の数のＤＡＳＤを必要とすることで
ある。
【０００６】記憶装置の数を２倍にする必要を克服する
別のデータ・バックアップ方法では、データをＲＡＩＤ
（redundant array of inexpensive devices）構成に書
込む。この例では、データは多くのＤＡＳＤの間で配分
されて書込まれる。単一のＤＡＳＤが故障すると、失わ
れたデータが残りのデータ及び誤り訂正プロシージャに
より回復される。今日、複数の異なるＲＡＩＤ構成が使
用可能である。
【０００７】上述のバックアップ・ソルーションは、一
般に記憶装置または媒体が故障した場合のデータの回復
には十分である。これらのバックアップ方法は、装置故
障のためにのみ有用である。なぜなら、２次データが１
次データのミラー、すなわち２次データが１次データと
同じボリューム通し番号（VOLSER）及びＤＡＳＤアドレ
スを有するからである。それに対してシステム故障回復
は、ミラーの２次データを用いて達成することはできな
い。従って、例えば火事、爆発、大暴風などのシステム
全体または敷地さえも破壊するような災害が発生した場
合に、データを回復するための保護が必要とされる。災
害回復のためには、１次データから離れた位置にデータ
の２次コピーが記憶されることが必要である。災害保護
を提供する既知の方法に、毎日または毎週などの周期で
データをテープにバックアップすることが挙げられる。
テープは次に輸送機関に詰め込められ、通常、１次デー
タ位置から数キロメートル離れた安全な記憶領域に運ば
れる。このバックアップ計画の問題としては、バックア
ップ・データを取り出すために数日を要し、その間に数
時間または数日分のデータが失われる可能性があり、更
に不運な場合には、記憶位置が同じ様な災害により破壊
される可能性さえある。ある程度改善されたバックアッ
プ方法では、毎晩データをバックアップ位置に伝送す
る。これはデータがより離れた位置に記憶されることを
可能にする。しかしながら、この場合にも、２重コピー
・ソルーションの場合のように、バックアップが連続的
に発生しないために、バックアップの間に１日のある程
度が失われる。従って、かなりな量のデータが失われる
ことになり、このことは特定のユーザにとっては受入れ
ることができない可能性がある。
【０００８】より大きな度合いの保護を提供するバック
アップ・ソルーションは、１次ＤＡＳＤ上に記憶される
１次データを２次位置または遠隔位置にシャドーイング
する遠隔２重コピーである。１次位置と２次位置との間
を隔てる距離は、ユーザにとって受諾可能なリスクのレ
ベルに依存し、同期データ通信のために、単に防火壁を
介するだけの場合から、数キロメートルに及ぶ場合まで
ある。２次または遠隔位置はバックアップ・データ・コ
ピーを提供する以外に、１次システムが使用不能になっ
た場合に、１次システムの処理を引継ぐための十分なシ
ステム情報を有さなければならない。このことは単一の
記憶制御装置が、データを１次サイト及び２次サイトの
１次ＤＡＳＤストリング及び２次ＤＡＳＤストリングの
両方には書込まないことに部分的に起因する。代わりに
１次データは、１次記憶制御装置に接続される１次ＤＡ
ＳＤストリング上に記憶され、２次データは、２次記憶
制御装置に接続される２次ＤＡＳＤストリング上に記憶
される。
【０００９】遠隔２重コピーは、２つの一般的なカテゴ
リすなわち同期及び非同期に分類される。同期遠隔コピ
ーは１次データを２次位置に送信し、１次ＤＡＳＤ入出
力オペレーションを終了する以前に、こうしたデータの
受理を確認する（１次ホストにチャネル終了（ＣＥ：ch
annel end）／装置終了（ＤＥ：device end）を提供す
る）。従って、同期遠隔コピーは２次確認を待機するこ
とにより、１次ＤＡＳＤ入出力応答時間を遅延させる。
１次入出力応答遅延は、１次システムと２次システムと
の間の距離（遠隔距離を数１０キロメートルに制限する
ファクタ）に比例して増加する。しかしながら、同期遠
隔コピーは比較的小さなシステム・オーバヘッドによ
り、２次サイトにおいて順次的に一貫性のあるデータを
提供する。
【００１０】非同期遠隔コピーは、より良好な１次アプ
リケーション・システム性能を提供する。なぜならデー
タが２次サイトにおいて確認される以前に、１次ＤＡＳ
Ｄ入出力オペレーション（チャネル終了（ＣＥ）／装置
終了（ＤＥ）を１次ホストに提供する）が実行されるか
らである。従って、１次ＤＡＳＤ入出力応答時間が２次
サイトとの距離に依存せず、２次サイトは１次サイトか
ら数千キロメートル離れていてもよい。しかしながら、
データ・シーケンスの一貫性を保証するために、より大
きなシステム・オーバヘッドが要求される。なぜなら、
２次サイトにおいて受信されるデータが、しばしば１次
ＤＡＳＤ上に書込まれるデータとは異なる順序で到来す
るからである。１次サイトにおける故障により、１次位
置と２次位置との間を通過中のデータの一部が失われる
可能性がある。
【００１１】災害回復のための同期実時間遠隔コピーで
は、コピーされるＤＡＳＤボリュームがセットを形成す
ることが要求される。こうしたセットの形成は、更に各
セットを構成するこれらのボリューム（VORSER）及び１
次サイトと等価であることを識別するために、２次サイ
トへの十分なシステム情報の提供を要求する。重要な点
は、２次サイトのボリュームが１次サイトのボリューム
と"２重対（duplex pair）"を形成し、２次サイトは１
つまたは複数のボリュームがセットとの同期から逸脱す
る、すなわち"故障２重（failed duplex）"の発生を認
識しなければならない点である。接続故障は非同期遠隔
コピーの場合よりも、同期遠隔コピーの場合により可視
的となる。なぜなら１次ＤＡＳＤ入出力が遅延される間
に、別のパスが再試行されるからである。１次サイトは
コピーを中止または延期して、１次サイトを継続させる
ことが可能であり、その間、２次サイトの更新はキュー
に待機される。１次サイトはこうした更新をマークする
ことにより、２次サイトが同期を外れていることを示
す。
【００１２】しかしながら、２次ＤＡＳＤが存在してア
クセス可能な場合の、２次サイトと１次サイトとの間の
接続の維持は内容の同期を保証しない。２次サイトは多
数の理由により、１次サイトとの同期を逸する可能性が
ある。２次サイトは２重対が形成されるとき、初期に同
期を逸し、初期データ・コピーが実行されるとき、同期
に達する。１次サイトは１次サイトが更新データを２次
サイトに書込み不能な場合、２重対をブレークする。こ
うした場合、１次サイトは延期２重対状態の下で更新を
１次ＤＡＳＤに書込み、更新アプリケーションが継続さ
れる。１次サイトはこのように、すなわち２重対が復元
されるまで現災害保護コピー無しに、実行を継続され
る。２重対が回復すると２次サイトはすぐには同期しな
い。保留の更新を適用した後、２次サイトは同期に復帰
する。１次サイトはまた、そのボリュームに対する延期
コマンドを１次ＤＡＳＤに発行することにより、２次サ
イトを同期から逸脱させることができる。延期コマンド
の終了後、２次サイトは１次サイトと再同期され、２重
対が再確立され、保留の更新がコピーされる。同期はオ
ンライン保守によっても逸脱可能である。
【００１３】２次ボリュームが１次ボリュームとの同期
から逸脱すると、２次ボリュームは２次システム回復及
び１次アプリケーションの再開にとって使用可能でな
い。２次サイトにおける同期外れボリュームは、そのよ
うに識別されなければならず、２次サイト回復引継処理
が同期外れボリュームを識別し、アプリケーションのア
クセスを拒否する必要がある（ボリュームのオフライン
を強要するか、それらのVOLSERを変更する）。２次サイ
トは１次サイト・ホストがアクセス不能な任意の瞬間
に、１次サイトを回復するために呼出される可能性があ
る。従って、２次サイトは全てのボリュームの同期状態
に関する全ての関連情報を必要とする。
【００１４】最近導入されたデータ災害回復ソルーショ
ンに遠隔２重コピーがあり、そこではデータは遠隔的に
バックアップされるだけでなく、連続的にバックアップ
される。このソルーションでは、あるホスト・プロセッ
サから別のホスト・プロセッサに、或いはある記憶制御
装置から別の記憶制御装置に、またはそれらの特定の組
合わせにより、２重データを同期式に通信するために、
各ホスト・プロセッサまたは記憶制御装置を接続するた
めの高価な通信リンクが要求される。こうした通信リン
クには、例えば数１０キロメートルに及ぶシリアル通信
パスを提供するエンタープライズ・システム接続（ＥＳ
ＣＯＮ：Enterprise Systems Connection）光ファイバ
・リンクが含まれる。
【００１５】典型的な遠隔２重コピー・システムでは、
複数の１次プロセッサが複数のシリアルまたはパラレル
通信リンクにより、複数の１次記憶制御装置に接続さ
れ、各々は１次ＤＡＳＤのストリングに接続される。類
似の処理システムが遠隔２次サイトに存在してもよい。
更に１次プロセッサを２次プロセッサまたは２次記憶制
御装置に接続するために、多くの通信リンクが要求され
たりする。また１次記憶制御装置が２次記憶制御装置ま
たは２次プロセッサに接続されたりする。各通信リンク
は、遠隔２重コピー・システムにおける実質的な費用を
もたらす。この費用は１次プロセッサと２次記憶サブシ
ステムとの間、及び１次記憶サブシステムと２次記憶サ
ブシステムとの間の通信リンクが、実質的な時間、非活
動状態であるにも関わらず、今日、２つの別々の専用の
通信リンクを必要とする事実により、一層悪化する。
【００１６】従って、必要な通信リンク数を低減するた
めにホスト・プロセッサから記憶制御装置へ、またはあ
る記憶制御装置から別の記憶制御装置へ、動的にインタ
フェース可能な共用通信リンクにより、１次処理位置に
おけるデータに一致するデータの実時間更新を提供する
方法及び装置の提供が望まれる。
【００１７】
【発明が解決しようとする課題】本発明の目的は、ホス
ト・プロセッサと記憶制御装置との間、または記憶制御
装置間で通信するための改善された設計及び方法を提供
することである。
【００１８】本発明の別の目的は、動的に変更可能なリ
ンク・レベル機構を提供することである。
【００１９】
【課題を解決するための手段】本発明の第１の態様によ
れば、ホスト・プロセッサと第１の記憶サブシステム
間、第２の記憶サブシステムとホスト・プロセッサ間、
及び第１及び第２の記憶サブシステム間を、少なくとも
１つの通信リンク及び少なくとも１つの動的スイッチに
より一緒に結合して通信する方法が提供される。ホスト
・プロセッサ及び各第１及び第２の記憶サブシステム
は、少なくとも１つのリンク・レベル機構を有する。本
方法は、次に示すマシン実行ステップを含む。まず、パ
スの初期化ステップであり、ホスト・プロセッサ・リン
ク・レベル機構がチャネルとして構成され、第１及び第
２の記憶サブシステムのリンク・レベル機構が、各々、
制御装置リンク・レベル機構として構成される。次にホ
スト・プロセッサと第１及び第２の記憶制御装置との間
のパスが構成される。第１の記憶サブシステムは、第１
の記憶サブシステムと第２の記憶サブシステムとの間の
論理パスを確立し、そこでは第１の記憶サブシステムの
リンク・レベル機構が、チャネル・リンク・レベル機構
として動的に再構成され、第１の記憶サブシステムが第
２の記憶サブシステムに対してホストとして機能する。
パス制御が確立されると、第１の記憶サブシステムがパ
ス制御確立（ＥＰＣ：establish pathing control）フ
レームを第２の記憶制御装置に伝送する。
【００２０】本発明の別の態様によれば、記憶制御装置
がホスト・プロセッサ及び別の記憶制御装置と、エンタ
ープライズ・システム接続（ＥＳＣＯＮ）リンクを介し
て通信する。ホスト・プロセッサはチャネル・リンク・
レベル機構を有する。記憶制御装置は、ＥＳＣＯＮリン
クに接続するためのシリアル・アダプタと、記憶制御装
置を記憶装置に結合する記憶パスとを含む。記憶制御装
置におけるリンク・レベル機構は、ホスト・プロセッサ
とＥＳＣＯＮリンクを介して通信する制御装置リンク・
レベル機構として、動的に再構成され、更に別の記憶制
御装置ともＥＳＣＯＮリンクを介して通信するチャネル
・リンク・レベル機構として、動的に再構成される。こ
の時、記憶制御装置は別の記憶制御装置に対して、ホス
トとして機能する。
【００２１】本発明の上述の目的、特徴及び利点が、以
降で述べられる本発明の特定の実施例に関する説明か
ら、より明らかとなろう。
【００２２】
【実施例】図１を参照すると、典型的なデータ処理シス
テムが示され、例えばIBM System/370またはIBM System
/9000（ES/9000）プロセッサなどの、データを計算及び
処理し、また例えばデータ機能記憶管理サブシステム／
多重仮想システム（ＤＦＳＭＳ／ＭＶＳ）ソフトウェア
などを実行するホスト・プロセッサ１１０、及びそれに
接続されるＩＢＭ３９９０記憶制御装置などの少なくと
も１つの記憶制御装置１２５が含まれる。記憶制御装置
１２５は更に、ＩＢＭ３３８０またはＩＢＭ３３９０Ｄ
ＡＳＤなどの直接アクセス記憶装置（ＤＡＳＤ）７５に
接続される。記憶サブシステムは記憶制御装置１２５及
びＤＡＳＤ７５から形成される。実質的な計算能力はホ
スト・プロセッサ１１０により提供され、記憶制御装置
１２５は、効率的に転送、ステージ／デステージ及び変
換するための、また一般に大規模データベースをアクセ
スするために必要な機能を提供する。記憶サブシステム
は通信リンク１２１を介してホスト・プロセッサ１１０
に接続され、通信リンク１２１はホスト・プロセッサ１
１０のチャネル１２０、及び記憶制御装置１２５のポー
トＡ乃至Ｄ、及びＥ乃至Ｆ１３０に接続される。通信リ
ンク１２１はパラレル・リンクまたはシリアル・リンク
のいずれかであり、例えばエンタープライズ・システム
接続（ＥＳＣＯＮ）シリアル光ファイバ・リンクであ
る。ＥＳＣＯＮリンク１２１は、ＥＳＣＯＮ Ｉ／Ｏイ
ンタフェース（ＩＢＭ発行番号ＳＡ２２−７２０２）に
詳細に述べられている。
【００２３】記憶制御装置１２５は２重クラスタ１６０
及び１６１を含み、２重クラスタ１６０及び１６１は別
々の電源（図示せず）を有し、更に通信インタフェース
を提供するポートＡ乃至Ｄ、及びＥ乃至Ｆ１３０を含
む。不揮発性記憶装置１７０及びキャッシュ１４５の両
者は、一時データ記憶のために提供され、両方のクラス
タ１６０、１６１にアクセス可能である。記憶パス０乃
至３（１４０）はＤＡＳＤ７５への必要なパスを提供す
る。極めて重要なプロダクト・データがＶＰＤ９５及び
９６に保持される。記憶制御装置１２５に類似の記憶制
御装置が、米国特許第５０５１８８７号で述べられてい
る。
【００２４】図２を参照すると、１次サイト２６０及び
２次サイト２７０を有する遠隔２重コピー・システム２
００が示され、２次サイト２７０は１次サイト２６０か
ら例えば２０キロメートル離れて配置される。１次サイ
ト２６０はホストまたは１次プロセッサ２０１（以降１
次ホスト２０１として参照される）を含み、これは例え
ばＤＦＳＭＳ／ＭＶＳオペレーティング・ソフトウェア
及び幾つかのアプリケーション・プログラムをその上で
実行するIBM Enterprise Systems/9000（ES/9000）プロ
セッサなどである。複数の１次記憶制御装置２２２、２
２５（例えばＩＢＭ３９９０モデル６記憶制御装置）
が、動的スイッチ２０５（例えばIBM ESCON Director）
を介して、１次ホスト２０１に接続される。既知のよう
に、幾つかの１次ホスト２０１が複数の１次記憶制御装
置２２２、２２５に接続される。１次ＤＡＳＤ２２３、
２２６（例えばＩＢＭ３３９０ＤＡＳＤ）は、複数の１
次記憶制御装置２２２、２２５に接続される。複数の１
次ＤＡＳＤ２２３、２２６を、複数の１次記憶制御装置
２２２、２２５に接続することが可能である。複数の１
次記憶制御装置２２２、２２５及び接続される１次ＤＡ
ＳＤ２２３、２２６は１次記憶サブシステムを形成す
る。また各１次記憶制御装置２２２、２２５、及び対応
する１次ＤＡＳＤ２２３、２２６が単一のユニットとし
て統合されてもよい。
【００２５】１次ホスト２０１は、１次ホスト・チャネ
ル２０２から通信リンク２４１（例えばシリアル通信リ
ンク）を介して、動的スイッチ２０５のポート（図示せ
ず）に接続される。同様に、動的スイッチ２０５のポー
トは、１次記憶制御装置２２２、２２５のポート２２
１、２２４（リンク・レベル機構としても知られる）
に、それぞれ通信リンク（例えばＥＳＣＯＮリンク）２
５０、２４９を介して接続される。１次ホスト２０１は
通信リンク２４１、２４９及び２５０、並びに動的スイ
ッチ２０５を使用し、各１次記憶制御装置２２２、２２
５と通信する。
【００２６】２次サイト２７０は、ホストまたは２次プ
ロセッサ２１１（以降では２次ホスト２１１として参照
される）を含み、これは例えばＤＦＳＭＳ／ＭＶＳオペ
レーティング・ソフトウェアを実行するIBM ES/9000で
ある。複数の２次記憶制御装置（例えばＩＢＭ３９９０
モデル６記憶制御装置）２３２、２３５が接続され、動
的スイッチ２１５（例えばIBM ESCON Director）を介し
て、２次ホスト２１１に接続される。既知のように、幾
つかの２次ホスト２１１が複数の２次記憶制御装置２３
２、２３５に接続される。２次ＤＡＳＤ２３３、２３６
（例えばＩＢＭ３３９０ＤＡＳＤ）は、複数の２次記憶
制御装置２３２、２３５に接続される。複数の２次ＤＡ
ＳＤ２３３、２３６を、複数の２次記憶制御装置２３
２、２３５に接続することが可能である。複数の２次記
憶制御装置２３２、２３５及び接続される２次ＤＡＳＤ
２３３、２３６は、２次記憶サブシステムを形成する。
【００２７】２次ホスト２１１は、２次ホスト・チャネ
ル２１２から通信リンク２４４（例えばシリアル通信リ
ンク）を介して、動的スイッチ２１５のポート（図示せ
ず）に接続される。同様に、動的スイッチ２１５のポー
トは、２次記憶制御装置２３２、２３５のポート２３
１、２３４に、それぞれ通信リンク（例えばＥＳＣＯＮ
リンク）２４６、２４５を介して接続される。２次ホス
ト２１１は通信リンク２４４、２４５及び２４６、並び
に動的スイッチ２１５を使用し、各２次記憶制御装置２
３２、２３５と通信する。
【００２８】通信は２つの機構を介して、１次サイト２
６０と２次サイト２７０との間で発生する。最初に、１
次ホストが、１次ホスト・チャネル２０２と動的スイッ
チ２１５とを接続するチャネル・リンク２４３を介し
て、２次サイト２７０に接続される。同様に、２次ホス
トが、２次ホスト・チャネル２１２と動的スイッチ２０
５とを接続するチャネル・リンク２４２を介して、１次
サイト２６０に接続される。第２に、通信リンク２４７
が１次記憶制御装置２２２を２次記憶制御装置２３５
に、それぞれのポート２２１及び２３４を介して接続す
る。同様に、通信リンク２４８が１次記憶制御装置２２
５を２次記憶制御装置２３２に、それぞれのポート２２
４及び２３１を介して接続する。
【００２９】１次ホスト２０１はこのようにして、任意
の２次記憶制御装置２３２、２３５または２次ホスト２
１１と、動的スイッチ２０５または２１５を介して、通
信することができる。同様に２次ホスト２１１は、任意
の１次記憶制御装置２２２、２２５または１次ホスト２
０１と、動的スイッチ２０５または２１５を介して、通
信することができる。更に１次記憶制御装置２２２、２
２５は、２次記憶制御装置２３２、２３５とそれぞれ通
信することができる。従って１次ホスト２０１は、バッ
クアップのためのデータまたはレコードを、直接２次記
憶サブシステムに送信することができる（しかしなが
ら、これは要求される１次ホスト資源により適切でない
ことも有り得る）。より好適には、１次記憶制御装置２
２２、２２５が、バックアップのためのデータまたはレ
コードを、それぞれ２次記憶制御装置２３２、２３５に
直接送信する。この通信では、１次ホストがデータまた
はレコードが２次記憶制御装置２３２、２３５のキャッ
シュ（図１参照）に受信されるまで待機するだけでよい
ので、より迅速である。
【００３０】遠隔２重コピー・システム２００の改善す
べき領域は、要求される通信リンク２４１乃至２５０の
数及び関連するコストと考えられる。更に１次記憶制御
装置のポート（Ａ、Ｂ）２２１、２２４、及び２次記憶
制御装置のポート（Ｃ、Ｄ）２３１、２３４は専用の制
御装置リンク・レベル機構であり、チャネル・リンク・
レベル機構として通信することができない。同様に１次
記憶制御装置のポート（Ｃ、Ｄ）２２１、２２４は専用
のチャネル・リンク・レベル機構であり（１次ホスト・
チャネル２０２と通信できない）、２次記憶制御装置の
ポート（Ａ、Ｂ）２３１、２３４は専用の制御装置リン
ク・レベル機構である。
【００３１】図３は、遠隔２重コピー・システム２００
と類似ではあるが、改善された遠隔２重コピー・システ
ム３００を示す。通信リンク２４７及び２４８は省か
れ、通信リンク３５１により置換される。通信リンク３
５１は動的スイッチ３０５と３１５との間に接続され
る。通信リンクの数が低減するだけでなく、１次及び２
次記憶制御装置上の追加のポートが他の通信用に開放さ
れ、例えば２次ホスト・チャネル３１２を２次記憶制御
装置３３５に接続する通信リンク３５２（シリアルまた
はパラレル）が使用可能になる。通信リンクの数の低減
は、記憶制御装置のポートまたはリンク・レベル機構を
２重機能リンク・レベル機構に変更することにより可能
となる。例えば、１次及び２次記憶制御装置のポート３
２１、３２４、３３１及び３３４が、チャネルまたは制
御装置リンク・レベル機構のいずれかとして通信するよ
うに動的にセットされる。これにより１次記憶制御装置
３２２はポートＡ３２１を介して、通信リンク３５０、
動的スイッチ３０５及び通信リンク３４１により、１次
ホスト３０１と通信することができる。この時、ポート
Ａ３２１は制御装置リンク・レベル機構である。また１
次記憶制御装置３２２は、同一のポートＡ３２１を介し
て、通信リンク３５０、動的スイッチ３０５、通信リン
ク３５１、動的スイッチ３１５、及び通信リンク３４６
により、２次記憶制御装置３３２とも通信することがで
きる。この時、ポートＡ３２１はチャネル・リンク・レ
ベル機構として機能する。
【００３２】図４は、本発明の好適な実施例により、１
次サイト３６０と２次サイト３７０との間の遠隔コピー
・セッション（図３参照）を開始する方法を示す流れ図
である。遠隔コピー・セッションはステップ４０１で開
始し、ここで１次ホスト３０１が、遠隔または２次記憶
制御装置を遠隔コピー・セッションに設定するためのサ
ブシステム機能実行（ＰＳＦ：perform subsystem func
tion）命令を発行する。ステップ４０１では、更に１次
プロセッサ３０１が１次サイト３６０及び２次サイト３
７０間で使用されるパスを定義し、また１次記憶制御装
置３２５が定義されたパスを初期化する。
【００３３】ステップ４０２では、１次記憶制御装置３
２５が２次記憶制御装置、例えば２次記憶制御装置３３
５と通信できるように、１次記憶制御装置３２５がパス
を構成する。ステップ４０３では、期待される２次記憶
制御装置３３５の特性が、１次記憶制御装置３２５に保
管される。こうした特性には、リンク・アドレス、通し
番号、サブシステム識別（ＳＳＩＤ）などが含まれる。
パス接続を識別すると、１次記憶制御装置３２５はステ
ップ４０４で、各論理パスの利用及び冗長性をチェック
する（同一の論理パスが既に別の２次記憶制御装置への
論理パスとして定義されているかどうか）。定義された
論理パスが既に定義済みであると、ステップ４０７が１
次記憶制御装置３２５を介して、アクションの修正を促
す適切なエラー・メッセージを１次プロセッサ３０１の
オペレータに通知する。
【００３４】論理パス定義が許可されると、ステップ４
０６は２次記憶制御装置３３５への論理パスを確立し、
その論理パス上の通信が許可される。ステップ４０８
で、１次記憶制御装置３２５が２次記憶制御装置３３５
に、ステップ４０３で保管された特性に関し、更には２
次記憶制御装置３３５のステータスに関する情報、例え
ばキャッシュまたは不揮発性記憶装置（ＮＶＳ）が活動
状態かどうかなどを問い合わせる。ステップ４０９で
は、２次記憶制御装置３３５が実際に目的の２次記憶制
御装置であることを保証するために、２次記憶制御装置
３３５の特性が、ステップ４０３で導出された期待特性
に一致するかどうかを判断する。特性が不一致の場合、
ステップ４１０で、１次記憶制御装置３２５を介して、
１次ホスト３０１のオペレータにエラー・メッセージを
通知する。それ以外では、ステップ４１１がステップ４
０９からＯＫを受信し、ステップ４１１が１次ホスト３
０１に、遠隔コピー・パスの初期化が成功裡に完了した
ことを示す。この初期化処理の間、ポート３３４（Ａ乃
至Ｂ）は制御装置リンク・レベル機構モードで機能す
る。
【００３５】図５を参照すると、例えば１次ＤＡＳＤ３
２６及び２次ＤＡＳＤ３３６内の１次装置及び２次装置
が遠隔コピーとして確立される。ステップ５０１は２重
対を形成する実際の装置を指定する。確立された装置の
装置パラメータ、例えば１次及び２次装置アドレス、装
置タイプ及び通し番号などが、ステップ５０２で確認さ
れる。１次記憶制御装置３２５はステップ５０３で、２
次記憶制御装置に接続しようと試み、指定された２次装
置が存在することを確認する。ステップ５０４は接続が
成功したかどうかを判断し、否定の場合、ステップ５１
０が適切なエラー・メッセージを１次ホスト３０１のオ
ペレータに通知する。接続が成功した場合、ステップ５
０５により、２次装置パラメータが１次記憶制御装置３
２５により検索される。
【００３６】ステップ５０６では、２重対を形成するよ
うに確立された１次及び２次装置が互換かどうか、すな
わち１次装置に書込まれたデータが２次装置にシャドー
イング可能かどうかを判断する。非互換な装置が確立さ
れたと判断されると、ステップ５１０でエラー・メッセ
ージが通知される。装置の互換性が見い出されると、ス
テップ５０７が２次ステータス更新コマンドを実行する
か、より詳細には、１次装置と２次装置との間の保留の
２重対を開始するための"２重化保留開始（GoDuplex Pe
nding）"命令が２次装置に発行される。ステップ５０８
は試行された"２重化保留"命令の結果をテストし、失敗
の場合、ステップ５１０で適切なエラー・メッセージを
発行する。２次装置において"２重化保留"命令が成功し
た場合、ステップ５０９が対応する１次装置を２重化保
留にセットし、適切な終了ステータスがステップ５１１
で１次プロセッサ３０１に提供される。
【００３７】１次及び２次装置間で２重化保留を確立
後、実際のデータシャドーイングの開始の準備が整う。
ステップ５１２では、１次記憶制御装置３２５がシャド
ーイングされるデータを２次記憶制御装置３３５に送信
する。データは適宜、レコード、トラックまたはトラッ
クのグループとして送信される。受信データは、例えば
ＤＡＳＤ高速書込みの場合、２次記憶制御装置３３５の
キャッシュまたは不揮発性記憶装置（ＮＶＳ）に記憶さ
れる。ステップ５１３は、２次コピーが２次記憶制御装
置３３５及び２次ＤＡＳＤ３３６に成功裡に書込まれる
と、１次記憶制御装置３２５にそのことを知らせる。受
信データが２次ＤＡＳＤに成功裡に書込まれると、１次
及び２次装置対に対する全２重（full duplex）が確立
される。全２重はステップ５１４で示される。受信デー
タはその後、実際に２次装置に書込まれる。ステップ５
０１乃至ステップ５１４は、確立される各１次／２次対
に対して繰返される。２重対の確立後、各参加２次装置
またはボリュームは、通常のデータ・アクセスから保護
される。但し２重対を終了若しくは延期する、またはス
テータスを獲得する特定の制御コマンドの受信は許可さ
れる。ステップ５１２で、ポート３２４（Ａ乃至Ｂ）
が、後述のように、チャネル・リンク・レベル機構モー
ドで動作する。
【００３８】図６は、１次記憶制御装置において、遠隔
２重コピー処理のためにホスト書込みコマンドを代行受
信するステップを示す。これは１次記憶制御装置３２５
が、２次記憶制御装置３３５にとってホストとして機能
しインタフェースするために要求される。ステップ６０
１で、２重対モードで動作中に１次記憶制御装置３２５
が、１次記憶制御装置３２５の２重対装置への１次ホス
ト３０１の書込みコマンドを代行受信する。ステップ６
０２は、クリティカル・データを１次装置に書込むこと
が適切かどうかを判断するために、ユニット・チェック
書込み入出力フラグ（Unit Check Write I/O flag）が
セットされているかどうかを判断する。ユニット・チェ
ック書込み入出力フラグがセットされていないと、デー
タは１次キャッシュまたはＮＶＳに書込まれ、その後、
１次装置に書込まれる。データはステップ６０４が書込
みドメインの終りに達したことを示すまで、ステップ６
０１からステップ６０３を繰返すことにより、１次キャ
ッシュまたはＮＶＳ（及び最終的には１次装置）に書込
まれる。変更されたその書込みデータが１次キャッシュ
及びＮＶＳ内でマークされたそれぞれの位置においてマ
ークされ、変更データが２次記憶制御装置３３５に送信
される必要があることを示す。
【００３９】１次ホスト３０１の書込みコマンドを処理
し、データを１次記憶制御装置３２５に記憶すると、ス
テップ６０５が以前に確立されたパスに従い、選択２次
記憶制御装置３３５及び対応する装置との接続を確立す
る。２次記憶制御装置３３５との接続が成功裡に確立さ
れると、ステップ６０６は遠隔コピーへの移行を許可
し、ステップ６０８でマークまたは変更されたデータが
２次記憶制御装置に送信され、送信データが２次記憶制
御装置３３５に記憶される。ステップ６０９は、マーク
または変更されたデータが、２次記憶制御装置３３５に
成功裡に書込まれたかどうかを判断する。２次記憶制御
装置３３５に成功裡に書込まれると、ステップ６１１で
１次記憶制御装置３２５にＣＥ／ＤＥが送信され、次に
ステップ６１２で、終了ステータスが１次記憶制御装置
３２５から１次ホスト３０１に送信される。
【００４０】ステップ６０６に戻り、２次記憶制御装置
３３５への接続が成功しなかった場合、ステップ６０７
で、１次記憶制御装置３２５は延期状態に入り、変更デ
ータのアドレスがＮＶＳ内のテーブルに記憶される。同
様に、マークまたは変更されたデータが２次記憶制御装
置３３５に成功裡に書込まれなかった場合、ステップ６
０９からステップ６１０に移行し、１次記憶制御装置３
２５及び２次記憶制御装置３３５は延期状態に入り、マ
ークまたは変更されたデータのアドレスが１次記憶制御
装置３２５上のＮＶＳに記憶される。ステップ６０７ま
たは６１０からステップ６１３に移行し、マークされた
データがコピーされる２次記憶制御装置３３５のボリュ
ームが、クリティカルなボリュームかどうかを判断す
る。ステップ６１３が２次ボリュームがクリティカルで
ないと判断すると、ステップ６１５が終了ステータスの
ユニット・チェックをセットし（ステップ６０２参
照）、次にステップ６１２が実行される。一方、ステッ
プ６１３が２次ボリュームがクリティカルなボリューム
と判断すると、ステップ６１４が"ユニット・チェック
・フラグ"をセットし、これが対の１次装置への全ての
書込みコマンドに影響を及ぼす。"ユニット・チェック
・フラグ"をセット後、ステップ６０２に次に遭遇する
と、書込み入出力が１次装置３２６に対して許可されな
い。
【００４１】リンク・レベル機構が、チャネル・リンク
・レベル機構または制御装置リンク・レベル機構のいず
れかの役割を、動的に（電子的対手動）請け負う機能を
有するように変更することにより柔軟性が提供され、要
求される通信リンクの数が低減される。従来、ＥＳＣＯ
Ｎアーキテクチャにおいては、記憶制御装置間で論理パ
スを確立する機構が存在しなかった。更にＥＳＣＯＮプ
ロトコルは記憶制御装置に特定のフレームを転送させな
かった。リンク・レベル機構が２重の役割を請け負うこ
とが可能になると、ＥＳＣＯＮ機構において、リンク・
レベル機構がどちらの役割を請け負うかを決定すること
が必要となる。
【００４２】リンク・レベル機構が請け負う役割は、論
理パスを基本として決定される。記憶制御装置間におけ
る論理パスの確立は、論理パス確立（ＥＬＰ：Establis
h Logical Path）リンク・レベル・フレームと装置レベ
ル制御フレームとの組合わせ（論理パスがピア・ツー・
ピア・プロトコルをサポートすることを示す）により達
成される。装置レベル制御フレームはパス制御確立（Ｅ
ＰＣ）フレームであり、以前に確立された論理パスにお
いて、特定の記憶制御装置から別の記憶制御装置に送信
される。記憶制御装置はＥＰＣフレームを受信すると、
ピア・ツー・ピア・プロトコル専用に以前に確立された
論理パスにタグ付けする。１次記憶制御装置はそれによ
り、ピア・ツー・ピア論理パスにおいて、あらゆる機能
を実行することを許可され、チャネルはＥＳＣＯＮアー
キテクチャに従い実行を許可される。
【００４３】図７は論理ピア・ツー・ピア・パスを定義
する処理を示す。ステップ７０１からステップ７２１
は、図４のステップ４０６からステップ４１０をより詳
細に示す。ステップ７０１で、１次記憶制御装置３２５
がＥＬＰフレームを２次記憶制御装置３３５に送信す
る。２次記憶制御装置はＥＬＰフレームをステップ７０
２で処理する。ステップ７０３は、ＥＬＰフレームが有
効かどうかを判断し、否定の場合、ステップ７０４で、
エラー・メッセージを１次記憶制御装置３２５を介して
１次ホスト３０１に通知する。ＥＬＰフレームが有効な
場合、ステップ７０５で、２次記憶制御装置３３５は論
理パス確立（ＬＰＥ：logical path established）フレ
ームを１次記憶制御装置３２５に返却し、ステータスが
ＯＫかどうかを知らせる。問題が存在する場合、例えば
パラメータが一致しなかったり、論理パス空間が使用可
能でなかったりすると、論理パス拒否（ＬＰＲ：logica
l pathreject）またはリンク拒否（ＬＲＪ：link rejec
t）が返却される。１次記憶制御装置３２５がステップ
７０６でＬＰＥフレームを処理し、２次記憶制御装置３
３５から識別を要求する（ＲＩＤ：request identifica
tion）。２次記憶制御装置はＲＩＤフレームをステップ
７０７で処理し、通し番号、ＳＳＩＤなどを含む識別子
応答（ＩＤＲ：identifier response）フレームを返却
する。１次記憶制御装置３２５はステップ７０８でＩＤ
Ｒフレームを処理し、ステップ７０９で返却された通し
番号及びＳＳＩＤが正しいかどうかを判断する。エラー
が見い出されると、ステップ７１０が１次ホスト３０１
のオペレータにエラー・メッセージを通知する。
【００４４】１次記憶制御装置３２５は、そのポート３
２４がチャネル・リンク・レベル機構として使用可能な
ホストとして機能し、ステップ７１１でＥＰＣフレーム
を２次記憶制御装置３３５に送信する。ＥＰＣフレーム
の例を次に示す。
【００４５】
【表１】 ビット 定義 ０ ＥＰＣ応答を期待。２次は"応答ＥＰＣ"フラグがセ
ットされたＥＰＣフレームを１次に送信しなければなら
ない。 １ ＥＰＣ応答。２次が１次からＥＰＣフレームを受信
し、ＥＰＣフレームにより応答していることを示す。 ２ １次は変更読取りコマンド・プロトコルを使用す
る。 ３ １次は接続要求（ＲＱＣ：Request Connect）フレ
ームにより、入出力を開始する。
【００４６】ステップ７１２で、２次記憶制御装置３３
５はＥＰＣフレームを処理し、肯定応答（ＡＣＫ）フレ
ームを返却する。ステップ７１３で、２次記憶制御装置
３３５は、"ＥＰＣ応答期待"がセットされているかどう
かを判断する。"ＥＰＣ応答期待"がセットされていない
と、パス確立のための処理がステップ７１４で終了され
る（アーキテクチャ特有）。"ＥＰＣ応答期待"がセット
されていると、ステップ７１５で、２次記憶制御装置３
３５は自身のＥＰＣフレームをＥＰＣ応答ビット・セッ
トにより置換する。ステップ７１６で、１次記憶制御装
置はＥＰＣフレームを処理し、ステップ７１７で、ＥＰ
Ｃフレームの妥当性がテストされる。ＥＰＣフレーム内
のエラーにより、ステップ７１８は１次記憶制御装置３
２５を介して、対応するエラー・メッセージを１次プロ
セッサ３０１に通知する。２次記憶制御装置３３５から
の有効ＥＰＣフレーム応答を受けて、１次記憶制御装置
３２５はステップ３２５でＡＣＫフレームにより返答す
る。２次記憶制御装置３３５はステップ７２０で受信Ａ
ＣＫフレームを処理し、処理はステップ７２１で終了す
る。
【００４７】図８を参照すると、ステップ８０１乃至ス
テップ８０４は、ステップ６０５（図６）で述べられる
処理をより詳細に示す。入出力オペレーションを開始す
ると、通常、コマンド・フレームが２次記憶制御装置３
３５に送信される。入出力オペレーションを開始する要
求接続フレーム（ＲＱＣ）を実行するシリアル・アダプ
タ要求接続ハードウェアを使用することにより、性能の
改善が図られる。ステップ８０１で１次記憶制御装置３
２５のシリアル・アダプタが、絶対アドレス（ＡＳ：ad
dress specific）が０にセットされた（２次装置のアド
レスがまだ指定されていない）ＲＱＣフレームを送信す
る。２次記憶制御装置３３５がリンク・ビジー（ＬＢ
Ｙ：link busy）またはポート・ビジー（ＰＢＹ：port
busy）により応答すると、１次記憶制御装置３２５のシ
リアル・アダプタが、自動的に絶対アドレスが０にセッ
トされたＲＱＣフレームを再送する。このように、２次
記憶制御装置３３５をポーリングする間、ＲＱＣはマイ
クロコード資源を使用しない。
【００４８】２次記憶制御装置３３５はステップ８０２
でＲＱＣフレームを処理し、接続が明らかな場合、許可
（Grant）フレームを返却する。１次記憶制御装置３２
５はステップ８０３で許可フレームを処理し、この時点
で、コマンド・フレームの絶対アドレスが１にセットさ
れる（接続される２次装置のアドレスを含む）。コマン
ド・フレームはステップ８０４で２次記憶制御装置３３
５において処理され、コマンド応答（ＣＭＲ：command
response）フレームが返却される。
【００４９】動的に定義可能なリンク・レベル機構の導
入により、読取りコマンド・プロトコルが変更される。
次に述べる条件が標準のＥＳＣＯＮアーキテクチャの下
では要求される。 （１）チャネル・コマンド・ワード（ＣＣＷ）バイト・
カウントの０は、装置ヘッダ・フラグ・バイトが、１に
セットされたエンド・ビットと、０にセットされたデー
タ要求ビットとを有することを要求する。 （２）０でないＣＣＷカウントは、装置ヘッダ・フラグ
・バイトが、１にセットされたデータ要求ビットと、第
１の（または単一の）データ要求のサイズにセットされ
たＣＣＷカウント・バイトとを有することを要求し、エ
ンド・ビットはこれが単一のデータ要求かどうかに依存
して、１または０にセットされる。
【００５０】図９はピア・ツー・ピア論理パス上におい
て、コマンド・フレームが全てが０のエンド・ビット、
データ要求ビット、及びＣＣＷカウントを有する様子を
示す（ＥＰＣフレームにより確立される）。連鎖内の第
１のコマンドに対応する新たなプロトコルが、ステップ
９０１乃至ステップ９０４により示される。ステップ９
０１で、１次記憶制御装置３２５がエンド・ビット、デ
ータ要求ビット、及びＣＣＷカウントが全て０にセット
されたコマンド・フレームを送信する。ステップ９０２
で、２次記憶制御装置３３５はコマンド・フレームを受
信し、ＣＭＲフレームを返却する。１次記憶制御装置３
２５はステップ９０３でＣＭＲフレームを処理し、"Ｃ
ＭＲ受諾"応答フレームを返却する。このフレームの後
には、エンド・ビットが０または１、データ要求ビット
が１、及びＣＣＷカウントがデータ要求のバイト数にセ
ットされたデータ要求フレームが続く。ステップ９０４
は、２次記憶制御装置３３５におけるＣＭＲ受諾フレー
ムの処理、及びデータ要求フレームの処理、及び要求デ
ータの送信を含む。
【００５１】連鎖読取りコマンド・プロトコルがステッ
プ９１１乃至ステップ９１４で述べられる。ステップ９
１１はステップ９０１に類似し、ステップ９１２はステ
ップ９０２に類似する。ステップ９１３は、１次プロセ
ッサ３２５におけるＣＭＲ処理及びエンド・ビットが０
または１、データ要求ビットが１、及びＣＣＷカウント
が第１のデータ要求のバイト数にセットされるデータ要
求フレームの送信を含む。２次記憶制御装置３３５はス
テップ９１４で、データ要求フレームを処理し、データ
・フレームを送信する。
【００５２】要するに本発明は、再構成可能なリンク・
レベル機構を有する遠隔２重コピー・システムについて
述べてきた。遠隔２重コピー・システムは、少なくとも
１つのチャネルを有する１次ホスト、及び少なくとも１
つのリンク・レベル機構を有する１次記憶サブシステム
を含む。遠隔２重コピー・システムは更に、少なくとも
１つのチャネルを有する２次ホスト、及び少なくとも１
つのリンク・レベル機構を有する２次記憶サブシステム
を含む。動的スイッチがＥＳＣＯＮリンクなどの少なく
とも１つの通信リンクを介して、対応するチャネル及び
リンク・レベル機構に従い、１次ホスト及び２次ホス
ト、並びに１次及び２次記憶サブシステムを接続する。
１次ホストは１次記憶サブシステムと通信する遠隔コピ
ー・セッションを開始し、それに至るパスを初期化す
る。１次及び２次記憶サブシステムの少なくとも１つの
リンク・レベル機構が、制御装置リンク・レベル機構モ
ードにより動作する。また少なくとも１つの１次記憶サ
ブシステム・リンク・レベル機構が、チャネル・リンク
・レベル機構モードで動作するように動的に再構成さ
れ、１次記憶サブシステムが２次記憶サブシステムのホ
ストとして機能し、それらの間の論理パス及びパス制御
を確立する。１次記憶制御装置は変更データを２次記憶
サブシステムに送信するために、１次ホストの書込みコ
マンドを代行受信する。
【００５３】本発明は特定の実施例に関連して述べられ
てきたが、当業者には理解されるように、本発明の精神
及び範囲を逸脱することなしに、その形態及び詳細に関
する様々な変更が可能である。例えば１次プロセッサと
２次プロセッサとの間、及び１次記憶制御装置と２次記
憶制御装置との間の通信リンクが変更されてもよい。実
施例は１次記憶サブシステムと２次記憶サブシステムと
の間の通信について述べたが、１次記憶サブシステムが
複数の２次記憶サブシステムと通信することも可能であ
る。例えば１次ＤＡＳＤ３２３のボリュームＡ及びボリ
ュームＢが、それぞれ２次ＤＡＳＤ３３３上のボリュー
ムＡ'及びボリュームＢ'と対を成すことも可能である。
更に２次装置３３３及び３３６が、テープまたは光装置
などであってもよい。
【００５４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５５】（１）ホスト・プロセッサと第１の記憶サ
ブシステムと、第２の記憶サブシステムとの間で通信す
る方法であって、前記ホスト・プロセッサと前記第１及
び第２の記憶サブシステムが少なくとも１つの通信リン
クにより一緒に結合され、前記ホスト・プロセッサ及び
各前記第１及び第２の記憶サブシステムが、少なくとも
１つのリンク・レベル機構を有するものにおいて、 ａ）前記ホスト・プロセッサのリンク・レベル機構がチ
ャネルとして構成され、前記第１及び前記第２の記憶サ
ブシステムのリンク・レベル機構が各々制御装置リンク
・レベル機構として構成されるように、パスを初期化す
るステップと、 ｂ）前記ホスト・プロセッサと、前記第１及び前記第２
の記憶サブシステムとの間でパスを構成するステップ
と、 ｃ）前記第１の記憶サブシステムのリンク・レベル機構
がチャネル・リンク・レベル機構として動的に再構成さ
れ、前記第１の記憶サブシステムが前記第２の記憶サブ
システムのホストとして機能するように、前記第１及び
前記第２の記憶サブシステム間で論理パスを確立するス
テップと、 ｄ）前記第１の記憶サブシステムがパス制御確立フレー
ムを前記第２の記憶サブシステムに伝送することによ
り、パス制御を確立するステップと、を含む、方法。 （２）前記ステップａ）乃至ｄ）がエンタープライズ・
システム接続（ＥＳＣＯＮ）プロトコルにより実行され
る、前記（１）記載の方法。 （３）ｅ）前記第１の記憶サブシステム上に書込まれた
データを前記第２の記憶サブシステムにシャドーイング
するために、前記ホスト・プロセッサにより遠隔２重コ
ピー・セッションを開始するステップを含む、前記
（１）記載の方法。 （４）ｆ）変更データを前記第１の記憶サブシステムに
おいてマークし、マークされたデータを前記第２の記憶
サブシステムにシャドーイングするステップを含む、前
記（２）記載の方法。 （５）前記ステップｅ）が、前記ホスト・プロセッサか
らの書込みコマンドを代行受信するステップを含む、前
記（３）記載の方法。 （６）前記ステップｄ）が、前記第２の記憶サブシステ
ムが前記パス制御確立フレーム内のパス制御確立応答ビ
ットがセットされているか否かを判断するステップを含
む、前記（５）記載の方法。 （７）前記ステップｄ）が、前記第２の記憶サブシステ
ムが前記第１の記憶サブシステムからの前記パス制御確
立フレームを処理し、パス制御確立がアクティブである
ことを示すパス制御確立フレームにより応答するステッ
プを含む、前記（６）記載の方法。 （８）前記ステップｄ）が、前記第１の記憶サブシステ
ムが、前記第２の記憶サブシステムから受信された前記
パス制御確立フレームが有効か否かを判断するステップ
を含む、前記（７）記載の方法。 （９）前記ステップｆ）が、前記第１の記憶サブシステ
ムが、絶対アドレスが０にセットされた接続要求コマン
ドを送信することにより、前記第２の記憶サブシステム
への接続を要求し、前記第１の記憶サブシステムが前記
第２の記憶サブシステムから許可フレームを受信後、実
際のアドレスがセットされた絶対アドレスを送信するス
テップを含む、前記（８）記載の方法。 （１０）ｇ）前記第１の記憶サブシステムから前記第２
の記憶サブシステムに、エンド・ビット、データ・ビッ
ト及びチャネル・コマンド・ワード・カウントが全て０
に初期セットされた読取りコマンド・フレームを送信
し、前記第２の記憶サブシステムがコマンド応答フレー
ムにより応答するステップを含む、前記（９）記載の方
法 （１１）少なくとも１つのエンタプライズ・システム接
続（ＥＳＣＯＮ）リンクを介して、ホスト・プロセッサ
と通信し、データを前記ホスト・プロセッサから受信
し、別の記憶制御装置と通信する記憶制御装置であっ
て、前記ホスト・プロセッサがチャネル・リンク・レベ
ル機構ポートを有するものにおいて、ＥＳＣＯＮリンク
に接続するためのシリアル・アダプタと、前記記憶制御
装置に受信されるデータの記憶ためのデータ・パスを提
供する記憶パスと、前記ホスト・プロセッサと前記ＥＳ
ＣＯＮリンクを介して通信するために、制御装置リンク
・レベル機構として動的に再構成され、前記記憶制御装
置が前記別の記憶制御装置のホストとして機能するよう
に、前記別の記憶制御装置と前記ＥＳＣＯＮリンクを介
して通信するために、チャネル・リンク・レベル機構と
して動的に再構成される、少なくとも１つのリンク・レ
ベル機構と、を含む、記憶制御装置。 （１２）前記記憶パスに結合される記憶装置を含む、前
記（１１）記載の記憶制御装置。 （１３）前記記憶装置が直接アクセス記憶装置である、
前記（１２）記載の記憶制御装置。 （１４）前記記憶制御装置と前記別の記憶制御装置との
間に結合される動的スイッチを含む、前記（１３）記載
の記憶制御装置。 （１５）前記シリアル・アダプタが前記別の記憶制御装
置に、絶対アドレスが０にセットされた接続要求コマン
ドを送信し、前記シリアル・アダプタが前記別の記憶制
御装置から許可フレームを受信後、実際のアドレスがセ
ットされた絶対アドレスを送信する、前記（１４）記載
の記憶制御装置。 （１６）前記記憶制御装置が前記別の記憶制御装置に、
エンド・ビット、データ・ビット及びチャネル・コマン
ド・ワード・カウントが全て０に初期セットされた読取
りコマンド・フレームを送信し、前記別の記憶制御装置
がコマンド応答フレームにより応答する、前記（１５）
記載の記憶制御装置。 （１７）少なくとも１つのチャネルを有する１次ホスト
と、少なくとも１つのリンク・レベル機構を有する１次
記憶サブシステムと、少なくとも１つのチャネルを有す
る２次ホストと、少なくとも１つのリンク・レベル機構
を有する２次記憶サブシステムと、少なくとも１つの通
信リンクと、前記１次ホスト及び前記２次ホスト、並び
に前記１次記憶サブシステム及び前記２次記憶サブシス
テムを、前記少なくとも１つの通信リンク及び対応する
前記チャネル及び前記リンク・レベル機構を介して結合
する動的スイッチであって、前記１次ホストが前記１次
記憶サブシステム及び前記２次記憶サブシステムと通信
するための遠隔コピー・セッションを開始し、前記両記
憶サブシステムへのパスを初期化し、前記１次記憶サブ
システム及び前記２次記憶サブシステムの前記少なくと
も１つのリンク・レベル機構が、制御装置リンク・レベ
ル機構モードで動作し、前記１次記憶サブシステムの前
記少なくとも１つのリンク・レベル機構がチャネル・リ
ンク・レベル機構モードで動作するように動的に再構成
され、前記１次記憶サブシステムが前記２次記憶サブシ
ステムのホストとして機能し、前記両記憶サブシステム
間の論理パス及びパス制御を確立し、前記１次記憶制御
装置が、変更データを前記２次記憶サブシステムへ送信
するための、１次ホスト書込みコマンドを代行受信する
ことを可能にする、前記動的スイッチと、を含む、遠隔
２重コピー・システム。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
ホスト・プロセッサと記憶制御装置との間、または記憶
制御装置間で通信するための改善された設計及び方法が
提供される。また動的に変更可能なリンク・レベル機構
が提供される。
【図面の簡単な説明】
【図１】ホスト・プロセッサ及び記憶サブシステムを含
む従来のデータ処理システムのブロック図である。
【図２】１次サイト及び２次サイトを含む遠隔２重コピ
ー・システムを示すブロック図である。
【図３】本発明の好適な態様による遠隔２重コピー・シ
ステムのブロック図である。
【図４】本発明の好適な態様による遠隔コピー・パスを
開始するステップを表す流れ図である。
【図５】本発明の好適な態様による遠隔装置を確立する
ステップを表す流れ図である。
【図６】本発明の好適な態様による１次サイトにおける
書込みコマンド代行受信処理を示す流れ図である。
【図７】本発明の好適な態様によるパス制御確立シーケ
ンスを示す流れ図である。
【図８】本発明の好適な態様による拡張要求接続のステ
ップを示す流れ図である。
【図９】本発明の好適な態様による変更読取りコマンド
・プロトコルを示す流れ図である。
【符号の説明】
７５ 直接アクセス記憶装置（ＤＡＳＤ） １１０ ホスト・プロセッサ １２０ チャネル １２１ 通信リンク １２５ 記憶制御装置 １４５ キャッシュ １６０、１６１ ２重クラスタ １７０ 不揮発性記憶装置 ２００、３００ 遠隔２重コピー・システム ２０１、３０１ １次プロセッサ ２０２ １次ホスト・チャネル ２０５、２１５ 動的スイッチ ２１１ ２次プロセッサ ２２１、２２４ １次記憶制御装置のポート ２２２、２２５、３２２、３２５ １次記憶制御装置 ２２３、２２６、３２３、３２６ １次ＤＡＳＤ ２３１、２３４ ２次記憶制御装置のポート ２３２、２３５、３３２、３３５ ２次記憶制御装置 ２３３、２３６、３３３、３３６ ２次ＤＡＳＤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブレット・ウェイン・ホーリィ アメリカ合衆国85748、アリゾナ州ツー ソン、ノース・サンストリーム・レーン 640 (72)発明者 ジェームズ・リンカーン・イスキヤン アメリカ合衆国85715、アリゾナ州ツー ソン、ノース・ストーンハウス・プレー ス 5190 (72)発明者 ウィリアム・フランク・ミカ アメリカ合衆国85718、アリゾナ州ツー ソン、イースト・ラエスパルダ 3921 (72)発明者 アシム・リマン・クレシュ アメリカ合衆国85712、アリゾナ州ツー ソン、ナンバー2258、ノース・ウィルモ ット 1901

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】ホスト・プロセッサと第１の記憶サブシス
    テムと、第２の記憶サブシステムとの間で通信する方法
    であって、前記ホスト・プロセッサと前記第１及び第２
    の記憶サブシステムが少なくとも１つの通信リンクによ
    り一緒に結合され、前記ホスト・プロセッサ及び各前記
    第１及び第２の記憶サブシステムが、少なくとも１つの
    リンク・レベル機構を有するものにおいて、 ａ）前記ホスト・プロセッサのリンク・レベル機構がチ
    ャネルとして構成され、前記第１及び前記第２の記憶サ
    ブシステムのリンク・レベル機構が各々制御装置リンク
    ・レベル機構として構成されるように、パスを初期化す
    るステップと、 ｂ）前記ホスト・プロセッサと、前記第１及び前記第２
    の記憶サブシステムとの間でパスを構成するステップ
    と、 ｃ）前記第１の記憶サブシステムのリンク・レベル機構
    がチャネル・リンク・レベル機構として動的に再構成さ
    れ、前記第１の記憶サブシステムが前記第２の記憶サブ
    システムのホストとして機能するように、前記第１及び
    前記第２の記憶サブシステム間で論理パスを確立するス
    テップと、 ｄ）前記第１の記憶サブシステムがパス制御確立フレー
    ムを前記第２の記憶サブシステムに伝送することによ
    り、パス制御を確立するステップと、 を含む、方法。
  2. 【請求項２】前記ステップａ）乃至ｄ）がエンタープラ
    イズ・システム接続（ＥＳＣＯＮ）プロトコルにより実
    行される、請求項１記載の方法。
  3. 【請求項３】ｅ）前記第１の記憶サブシステム上に書込
    まれたデータを前記第２の記憶サブシステムにシャドー
    イングするために、前記ホスト・プロセッサにより遠隔
    ２重コピー・セッションを開始するステップを含む、請
    求項１記載の方法。
  4. 【請求項４】ｆ）変更データを前記第１の記憶サブシス
    テムにおいてマークし、マークされたデータを前記第２
    の記憶サブシステムにシャドーイングするステップを含
    む、請求項２記載の方法。
  5. 【請求項５】前記ステップｅ）が、前記ホスト・プロセ
    ッサからの書込みコマンドを代行受信するステップを含
    む、請求項３記載の方法。
  6. 【請求項６】前記ステップｄ）が、前記第２の記憶サブ
    システムが前記パス制御確立フレーム内のパス制御確立
    応答ビットがセットされているか否かを判断するステッ
    プを含む、請求項５記載の方法。
  7. 【請求項７】前記ステップｄ）が、前記第２の記憶サブ
    システムが前記第１の記憶サブシステムからの前記パス
    制御確立フレームを処理し、パス制御確立がアクティブ
    であることを示すパス制御確立フレームにより応答する
    ステップを含む、請求項６記載の方法。
  8. 【請求項８】前記ステップｄ）が、前記第１の記憶サブ
    システムが、前記第２の記憶サブシステムから受信され
    た前記パス制御確立フレームが有効か否かを判断するス
    テップを含む、請求項７記載の方法。
  9. 【請求項９】前記ステップｆ）が、前記第１の記憶サブ
    システムが、絶対アドレスが０にセットされた接続要求
    コマンドを送信することにより、前記第２の記憶サブシ
    ステムへの接続を要求し、前記第１の記憶サブシステム
    が前記第２の記憶サブシステムから許可フレームを受信
    後、実際のアドレスがセットされた絶対アドレスを送信
    するステップを含む、請求項８記載の方法。
  10. 【請求項１０】ｇ）前記第１の記憶サブシステムから前
    記第２の記憶サブシステムに、エンド・ビット、データ
    ・ビット及びチャネル・コマンド・ワード・カウントが
    全て０に初期セットされた読取りコマンド・フレームを
    送信し、前記第２の記憶サブシステムがコマンド応答フ
    レームにより応答するステップを含む、請求項９記載の
    方法
  11. 【請求項１１】少なくとも１つのエンタプライズ・シス
    テム接続（ＥＳＣＯＮ）リンクを介して、ホスト・プロ
    セッサと通信し、データを前記ホスト・プロセッサから
    受信し、別の記憶制御装置と通信する記憶制御装置であ
    って、前記ホスト・プロセッサがチャネル・リンク・レ
    ベル機構ポートを有するものにおいて、 ＥＳＣＯＮリンクに接続するためのシリアル・アダプタ
    と、 前記記憶制御装置に受信されるデータの記憶ためのデー
    タ・パスを提供する記憶パスと、 前記ホスト・プロセッサと前記ＥＳＣＯＮリンクを介し
    て通信するために、制御装置リンク・レベル機構として
    動的に再構成され、前記記憶制御装置が前記別の記憶制
    御装置のホストとして機能するように、前記別の記憶制
    御装置と前記ＥＳＣＯＮリンクを介して通信するため
    に、チャネル・リンク・レベル機構として動的に再構成
    される、少なくとも１つのリンク・レベル機構と、 を含む、記憶制御装置。
  12. 【請求項１２】前記記憶パスに結合される記憶装置を含
    む、請求項１１記載の記憶制御装置。
  13. 【請求項１３】前記記憶装置が直接アクセス記憶装置で
    ある、請求項１２記載の記憶制御装置。
  14. 【請求項１４】前記記憶制御装置と前記別の記憶制御装
    置との間に結合される動的スイッチを含む、請求項１３
    記載の記憶制御装置。
  15. 【請求項１５】前記シリアル・アダプタが前記別の記憶
    制御装置に、絶対アドレスが０にセットされた接続要求
    コマンドを送信し、前記シリアル・アダプタが前記別の
    記憶制御装置から許可フレームを受信後、実際のアドレ
    スがセットされた絶対アドレスを送信する、請求項１４
    記載の記憶制御装置。
  16. 【請求項１６】前記記憶制御装置が前記別の記憶制御装
    置に、エンド・ビット、データ・ビット及びチャネル・
    コマンド・ワード・カウントが全て０に初期セットされ
    た読取りコマンド・フレームを送信し、前記別の記憶制
    御装置がコマンド応答フレームにより応答する、請求項
    １５記載の記憶制御装置。
  17. 【請求項１７】少なくとも１つのチャネルを有する１次
    ホストと、 少なくとも１つのリンク・レベル機構を有する１次記憶
    サブシステムと、 少なくとも１つのチャネルを有する２次ホストと、 少なくとも１つのリンク・レベル機構を有する２次記憶
    サブシステムと、 少なくとも１つの通信リンクと、 前記１次ホスト及び前記２次ホスト、並びに前記１次記
    憶サブシステム及び前記２次記憶サブシステムを、前記
    少なくとも１つの通信リンク及び対応する前記チャネル
    及び前記リンク・レベル機構を介して結合する動的スイ
    ッチであって、前記１次ホストが前記１次記憶サブシス
    テム及び前記２次記憶サブシステムと通信するための遠
    隔コピー・セッションを開始し、前記両記憶サブシステ
    ムへのパスを初期化し、前記１次記憶サブシステム及び
    前記２次記憶サブシステムの前記少なくとも１つのリン
    ク・レベル機構が、制御装置リンク・レベル機構モード
    で動作し、前記１次記憶サブシステムの前記少なくとも
    １つのリンク・レベル機構がチャネル・リンク・レベル
    機構モードで動作するように動的に再構成され、前記１
    次記憶サブシステムが前記２次記憶サブシステムのホス
    トとして機能し、前記両記憶サブシステム間の論理パス
    及びパス制御を確立し、前記１次記憶制御装置が、変更
    データを前記２次記憶サブシステムへ送信するための、
    １次ホスト書込みコマンドを代行受信することを可能に
    する、前記動的スイッチと、 を含む、遠隔２重コピー・システム。
JP6316451A 1994-03-01 1994-12-20 記憶制御装置及び関連する方法 Expired - Fee Related JP2576847B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US203248 1994-03-01
US08/203,248 US5574950A (en) 1994-03-01 1994-03-01 Remote data shadowing using a multimode interface to dynamically reconfigure control link-level and communication link-level

Publications (2)

Publication Number Publication Date
JPH07248988A JPH07248988A (ja) 1995-09-26
JP2576847B2 true JP2576847B2 (ja) 1997-01-29

Family

ID=22753143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6316451A Expired - Fee Related JP2576847B2 (ja) 1994-03-01 1994-12-20 記憶制御装置及び関連する方法

Country Status (3)

Country Link
US (1) US5574950A (ja)
EP (1) EP0670551A1 (ja)
JP (1) JP2576847B2 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544347A (en) 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
JPH0926892A (ja) * 1995-04-27 1997-01-28 Tandem Comput Inc 遠隔的に複製されかつ動的に再構成可能なメモリを有するコンピュータシステム
US5720029A (en) * 1995-07-25 1998-02-17 International Business Machines Corporation Asynchronously shadowing record updates in a remote copy session using track arrays
US5680640A (en) 1995-09-01 1997-10-21 Emc Corporation System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state
US6405294B1 (en) * 1995-12-29 2002-06-11 Mci Communications Corporation Data center migration method and system using data mirroring
JP3287203B2 (ja) 1996-01-10 2002-06-04 株式会社日立製作所 外部記憶制御装置及び外部記憶制御装置間データ転送方法
US5889935A (en) * 1996-05-28 1999-03-30 Emc Corporation Disaster control features for remote data mirroring
US6052797A (en) * 1996-05-28 2000-04-18 Emc Corporation Remotely mirrored data storage system with a count indicative of data consistency
JP3053576B2 (ja) 1996-08-07 2000-06-19 オリンパス光学工業株式会社 コードイメージデータ出力装置及び出力方法
US5920695A (en) * 1997-01-10 1999-07-06 International Business Machines Corporation Method and means for bidirectional peer-coupled communication across a single ESCON interface
US6073209A (en) * 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
JP3568181B2 (ja) * 1997-06-23 2004-09-22 株式会社東芝 ニューラルネット分析装置、記憶媒体
US6578120B1 (en) 1997-06-24 2003-06-10 International Business Machines Corporation Synchronization and resynchronization of loosely-coupled copy operations between a primary and a remote secondary DASD volume under concurrent updating
US6070251A (en) * 1997-06-26 2000-05-30 Sun Microsystems, Inc. Method and apparatus for high availability and caching data storage devices
US6105078A (en) * 1997-12-18 2000-08-15 International Business Machines Corporation Extended remote copying system for reporting both active and idle conditions wherein the idle condition indicates no updates to the system for a predetermined time period
US6088697A (en) * 1997-12-18 2000-07-11 International Business Machines Corporation Dynamic change management in an extended remote copy operation
US6393537B1 (en) * 1998-01-06 2002-05-21 International Business Machines Corporation Host storage management control of outboard data movement
JPH11345175A (ja) * 1998-06-02 1999-12-14 Nec Kofu Ltd 代替パス制御システム及び方法
US6327644B1 (en) 1998-08-18 2001-12-04 International Business Machines Corporation Method and system for managing data in cache
US6381677B1 (en) 1998-08-19 2002-04-30 International Business Machines Corporation Method and system for staging data into cache
US6141731A (en) * 1998-08-19 2000-10-31 International Business Machines Corporation Method and system for managing data in cache using multiple data structures
US6301643B1 (en) 1998-09-03 2001-10-09 International Business Machines Corporation Multi-environment data consistency
JP2000099277A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd ファイルユニット間のリモート転送方法
JP3382862B2 (ja) * 1998-10-23 2003-03-04 日本電気株式会社 外部記憶ネットワークシステム
US6327671B1 (en) 1998-11-18 2001-12-04 International Business Machines Corporation Delta compressed asynchronous remote copy
US7233977B2 (en) * 1998-12-18 2007-06-19 Emc Corporation Messaging mechanism employing mailboxes for inter processor communications
US6542961B1 (en) * 1998-12-22 2003-04-01 Hitachi, Ltd. Disk storage system including a switch
US6370626B1 (en) 1999-04-30 2002-04-09 Emc Corporation Method and apparatus for independent and simultaneous access to a common data set
US6735636B1 (en) * 1999-06-28 2004-05-11 Sepaton, Inc. Device, system, and method of intelligently splitting information in an I/O system
AU5774200A (en) * 1999-06-28 2001-01-31 Sangate Systems Inc. Intelligent splitter, system, and methods of use
US6539462B1 (en) 1999-07-12 2003-03-25 Hitachi Data Systems Corporation Remote data copy using a prospective suspend command
JP2001034568A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 論理パス確立方法及び記憶媒体
US6463501B1 (en) 1999-10-21 2002-10-08 International Business Machines Corporation Method, system and program for maintaining data consistency among updates across groups of storage areas using update times
TW454120B (en) 1999-11-11 2001-09-11 Miralink Corp Flexible remote data mirroring
US7203732B2 (en) * 1999-11-11 2007-04-10 Miralink Corporation Flexible remote data mirroring
US6477628B1 (en) 2000-01-28 2002-11-05 International Business Machines Corporation Backup copy achieving improved efficiency by waiting until rewind/unload command for bulk data copy
JP2001216329A (ja) * 2000-02-04 2001-08-10 Ntt Docomo Inc データベースシステム及びその構成方法
US6643795B1 (en) * 2000-03-30 2003-11-04 Hewlett-Packard Development Company, L.P. Controller-based bi-directional remote copy system with storage site failover capability
JP2001306414A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 記憶装置のリモートコピーシステム
CA2449984A1 (en) * 2000-06-05 2001-12-20 Miralink Corporation Flexible remote data mirroring
US7404005B1 (en) * 2000-06-09 2008-07-22 International Business Machines Corporation Method, system, and program for selecting one of multiple paths to communicate with a device
US6526419B1 (en) 2000-06-09 2003-02-25 International Business Machines Corporation Method, system, and program for remote copy in an open systems environment
US6732193B1 (en) 2000-06-09 2004-05-04 International Business Machines Corporation Method, system, and program for determining a number of write operations to execute
EP1320819A4 (en) * 2000-08-10 2006-05-17 Miralink Corp DATA / PRESENCE INSURANCE TOOLS AND TECHNIQUES
US6745347B1 (en) 2000-09-27 2004-06-01 International Business Machines Corporation System, method and program for determining the availability of interfaces to a device from information provided by the device
US6850997B1 (en) * 2000-09-27 2005-02-01 International Business Machines Corporation System, method, and program for determining the availability of paths to a device
US6748557B1 (en) 2000-09-27 2004-06-08 International Buisness Machines Corporation System, method, and program for determining the availability of interfaces to a control unit
US6953392B2 (en) * 2001-01-05 2005-10-11 Asm Nutool, Inc. Integrated system for processing semiconductor wafers
US6950893B2 (en) * 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
US6782401B2 (en) 2001-07-02 2004-08-24 Sepaton, Inc. Method and apparatus for implementing a reliable open file system
US6859865B2 (en) * 2001-11-09 2005-02-22 Nortel Networks Limited System and method for removing latency effects in acknowledged data transfers
US6910075B2 (en) * 2001-11-14 2005-06-21 Emc Corporation Dynamic RDF groups
JP2003323261A (ja) * 2002-04-26 2003-11-14 Hitachi Ltd ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法
US7315960B2 (en) 2002-05-31 2008-01-01 Hitachi, Ltd. Storage area network system
US7103727B2 (en) * 2002-07-30 2006-09-05 Hitachi, Ltd. Storage system for multi-site remote copy
JP2004110367A (ja) * 2002-09-18 2004-04-08 Hitachi Ltd 記憶装置システムの制御方法、記憶制御装置、および記憶装置システム
US20040059862A1 (en) * 2002-09-24 2004-03-25 I-Bus Corporation Method and apparatus for providing redundant bus control
US6954835B1 (en) 2002-10-30 2005-10-11 Emc Corporation Intercepting control of a host I/O process
US7263593B2 (en) 2002-11-25 2007-08-28 Hitachi, Ltd. Virtualization controller and data transfer control method
JP2005202893A (ja) 2004-01-19 2005-07-28 Hitachi Ltd 記憶デバイス制御装置、ストレージシステム、プログラムを記録した記録媒体、情報処理装置、及びストレージシステムの制御方法
US7467238B2 (en) * 2004-02-10 2008-12-16 Hitachi, Ltd. Disk controller and storage system
JP4441286B2 (ja) * 2004-02-10 2010-03-31 株式会社日立製作所 ストレージシステム
JP4405277B2 (ja) * 2004-02-16 2010-01-27 株式会社日立製作所 ディスク制御装置
JP4549709B2 (ja) * 2004-03-23 2010-09-22 株式会社日立製作所 ストレージ装置
KR101200453B1 (ko) * 2004-08-12 2012-11-12 텔레콤 이탈리아 소시에떼 퍼 아찌오니 통신 네트워크를 통한 데이터 세트 업데이트 시스템, 방법및 장치
JP4646574B2 (ja) 2004-08-30 2011-03-09 株式会社日立製作所 データ処理システム
JP4469252B2 (ja) * 2004-10-19 2010-05-26 株式会社日立製作所 ストレージネットワークシステム及びホスト計算機並びに物理パス割当方法
US7373433B2 (en) 2004-10-22 2008-05-13 International Business Machines Corporation Apparatus and method to provide failover protection in an information storage and retrieval system
JP2006127028A (ja) 2004-10-27 2006-05-18 Hitachi Ltd 記憶システム及び記憶制御装置
JP2006285919A (ja) * 2005-04-05 2006-10-19 Hitachi Ltd 計算機システム、計算機及びリモートコピー処理方法
US8156195B2 (en) * 2006-02-14 2012-04-10 Emc Corporation Systems and methods for obtaining ultra-high data availability and geographic disaster tolerance
US9210645B2 (en) * 2012-05-18 2015-12-08 Industrial Technology Reseach Institute Method for dynamically controlling data paths, MTC gateway and network device using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058056A (en) * 1983-09-12 1991-10-15 International Business Machines Corporation Workstation takeover control
JPS6243766A (ja) * 1985-08-21 1987-02-25 Hitachi Ltd 共用資源の状態管理方式
US5065354A (en) * 1988-09-16 1991-11-12 Compaq Computer Corporation Queued posted-write disk write method with improved error handling
US5089958A (en) * 1989-01-23 1992-02-18 Vortex Systems, Inc. Fault tolerant computer backup system
US5155845A (en) * 1990-06-15 1992-10-13 Storage Technology Corporation Data storage system for providing redundant copies of data on different disk drives
EP0472814B1 (en) * 1990-08-31 1996-12-18 International Business Machines Corporation Channel paths in a computer I/O system
US5151977A (en) * 1990-08-31 1992-09-29 International Business Machines Corp. Managing a serial link in an input/output system which indicates link status by continuous sequences of characters between data frames
US5404508A (en) * 1992-12-03 1995-04-04 Unisys Corporation Data base backup and recovery system and method
US5446871A (en) * 1993-03-23 1995-08-29 International Business Machines Corporation Method and arrangement for multi-system remote data duplexing and recovery

Also Published As

Publication number Publication date
JPH07248988A (ja) 1995-09-26
EP0670551A1 (en) 1995-09-06
US5574950A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
JP2576847B2 (ja) 記憶制御装置及び関連する方法
US5680580A (en) Remote copy system for setting request interconnect bit in each adapter within storage controller and initiating request connect frame in response to the setting bit
US6304980B1 (en) Peer-to-peer backup system with failure-triggered device switching honoring reservation of primary device
US5870537A (en) Concurrent switch to shadowed device for storage controller and device errors
JP3655963B2 (ja) 記憶制御装置、それを含むデータ記憶システムおよび二重ペア抑止方法
US6363462B1 (en) Storage controller providing automatic retention and deletion of synchronous back-up data
US7496718B2 (en) Data transfer and access control between disk array systems
EP2118750B1 (en) Using virtual copies in a failover and failback environment
US7627729B2 (en) Apparatus, system, and method for an improved synchronous mirror swap
US7512835B2 (en) Method, system and article of manufacture for recovery from a failure in a cascading PPRC system
US6442551B1 (en) Method and apparatus for independent and simultaneous access to a common data set
US5682513A (en) Cache queue entry linking for DASD record updates
US7464236B2 (en) Storage system and storage management method
US7421550B2 (en) Storage system and storage system management method
JP3968207B2 (ja) データ多重化方法およびデータ多重化システム
JP4074072B2 (ja) データの完全性を備えるリモートコピーシステム
US20050071708A1 (en) Method, system, and program for recovery from a failure in an asynchronous data copying system
JP2003257127A (ja) 磁気テープ装置及びその制御方法並びに磁気テープ装置制御用プログラム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees