JP2576293B2 - 位相同期発振器の位相監視回路 - Google Patents
位相同期発振器の位相監視回路Info
- Publication number
- JP2576293B2 JP2576293B2 JP3009485A JP948591A JP2576293B2 JP 2576293 B2 JP2576293 B2 JP 2576293B2 JP 3009485 A JP3009485 A JP 3009485A JP 948591 A JP948591 A JP 948591A JP 2576293 B2 JP2576293 B2 JP 2576293B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- cycle
- circuit
- reference clock
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は位相同期発振器の位相監
視回路に関し、特に位相同期発振器に入力される基準ク
ロック信号の位相が急変する可能性のある場合に有効な
位相監視回路に関する。
視回路に関し、特に位相同期発振器に入力される基準ク
ロック信号の位相が急変する可能性のある場合に有効な
位相監視回路に関する。
【0002】
【従来の技術】位相同期発振器は同期多重端局のクロッ
ク発生装置等に広く使われるが、この位相同期発振器の
クロック出力信号の位相同期ずれが大きくなると、主信
号の分岐、復調に際し重大な障害がでる。この為に発振
器出力に対して位相監視回路が設けられ位相の同期ずれ
が許容値を越えた場合は警報を発生するようになってい
る。
ク発生装置等に広く使われるが、この位相同期発振器の
クロック出力信号の位相同期ずれが大きくなると、主信
号の分岐、復調に際し重大な障害がでる。この為に発振
器出力に対して位相監視回路が設けられ位相の同期ずれ
が許容値を越えた場合は警報を発生するようになってい
る。
【0003】従来この種位相監視回路としては、基準ク
ロック信号とこの基準クロック信号により位相制御され
る位相同期発振器の出力クロック信号とを入力し双方の
位相を相対的に比較してその位相差を検出しこの位相差
が許容値を越えた場合警報を発生するようになってい
る。
ロック信号とこの基準クロック信号により位相制御され
る位相同期発振器の出力クロック信号とを入力し双方の
位相を相対的に比較してその位相差を検出しこの位相差
が許容値を越えた場合警報を発生するようになってい
る。
【0004】
【発明が解決しようとする課題】このように単純な相対
的位相比較であるので、両者何れかに位相の異常がある
と何れの場合にも異常を検出することになる。即ち監視
対象の位相同期発振器側の出力クロック信号に異常がな
くても、基準クロック信号に位相の急変等あるとこれを
検出し不要な警報を発生させてしまう。通常、基準クロ
ック信号は伝送路を伝送されてくるので、伝送路中に切
替え、ノイズ混入等あればその影響で過渡的な位相急変
があり、このような時、位相同期発振器の出力クロック
は応答しないようになっているが、位相監視回路はその
都度警報を発生することが多く保守の混乱をまねく等の
問題があった。
的位相比較であるので、両者何れかに位相の異常がある
と何れの場合にも異常を検出することになる。即ち監視
対象の位相同期発振器側の出力クロック信号に異常がな
くても、基準クロック信号に位相の急変等あるとこれを
検出し不要な警報を発生させてしまう。通常、基準クロ
ック信号は伝送路を伝送されてくるので、伝送路中に切
替え、ノイズ混入等あればその影響で過渡的な位相急変
があり、このような時、位相同期発振器の出力クロック
は応答しないようになっているが、位相監視回路はその
都度警報を発生することが多く保守の混乱をまねく等の
問題があった。
【0005】本発明の目的は基準クロック信号側の位相
急変等には応答しない動作安定な位相同期発振器の位相
監視回路を提供することである。
急変等には応答しない動作安定な位相同期発振器の位相
監視回路を提供することである。
【0006】
【課題を解決するための手段】本発明の位相同期発振器
の位相監視回路は基準クロック信号を入力し位相制御さ
れる位相同期発信器の出力クロック信号と、前記基準ク
ロック信号とを比較し両者の位相差を検出し、前記位相
差が基準値以上の場合は位相警報信号を出力する出力ク
ロック位相監視回路と、 前記基準クロック信号の周期
を計測しこの計測値と、前に計測した前周期計測値とを
比較し両者の周期差を検出し、前記周期差が基準値以上
の場合は周期警報信号を出力する基準クロック周期監視
回路と、前記位相警報信号を前記周期警報信号で阻止す
るゲ―ト回路とを備えている。
の位相監視回路は基準クロック信号を入力し位相制御さ
れる位相同期発信器の出力クロック信号と、前記基準ク
ロック信号とを比較し両者の位相差を検出し、前記位相
差が基準値以上の場合は位相警報信号を出力する出力ク
ロック位相監視回路と、 前記基準クロック信号の周期
を計測しこの計測値と、前に計測した前周期計測値とを
比較し両者の周期差を検出し、前記周期差が基準値以上
の場合は周期警報信号を出力する基準クロック周期監視
回路と、前記位相警報信号を前記周期警報信号で阻止す
るゲ―ト回路とを備えている。
【0007】或いは、前記基準クロック周期監視回路
は、前記基準クロック信号の周期計測値を出力する周期
計測回路と、前記周期計測値を一時記憶する記憶回路
と、前記周期計測値と前記記憶回路の出力する前周期計
測値とを比較しその周期差を検出し前記周期警報信号を
出力する比較回路とを備えている。
は、前記基準クロック信号の周期計測値を出力する周期
計測回路と、前記周期計測値を一時記憶する記憶回路
と、前記周期計測値と前記記憶回路の出力する前周期計
測値とを比較しその周期差を検出し前記周期警報信号を
出力する比較回路とを備えている。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の構成を示すブロック図で
ある。図において、位相同期発振器5、本発明の位相監
視回路4を示す。位相監視回路4は出力クロック位相監
視回路1と基準クロック周期監視回路2とゲ―ト回路3
から構成されているが、出力クロック位相監視回路1は
従来例で説明した位相監視回路に他ならない。本実施例
はこれに基準クロック周期監視回路2とゲ―ト回路3を
付加した構成となっているのでこの付加部分を中心とし
て以下説明する。
る。図1は本発明の一実施例の構成を示すブロック図で
ある。図において、位相同期発振器5、本発明の位相監
視回路4を示す。位相監視回路4は出力クロック位相監
視回路1と基準クロック周期監視回路2とゲ―ト回路3
から構成されているが、出力クロック位相監視回路1は
従来例で説明した位相監視回路に他ならない。本実施例
はこれに基準クロック周期監視回路2とゲ―ト回路3を
付加した構成となっているのでこの付加部分を中心とし
て以下説明する。
【0009】周期計測回路21で基準クロック信号10
1の周期を計測する。例えば基準クロックパルスの立ち
上がり点の間の時間を6ビットで計測し、その計測値の
内、許容ビット下1桁を除く5ビットをディジタル信号
として出力する。記憶回路22は周期計測回路21の計
測値を一時記臆する。即ち周期計測回路21が新たな計
測値を出力するまでの間、計測値を記憶する。比較回路
23は周期計測回路21の計測値と記憶回路22の計測
値とを比較し両者の差が許容値以上か否かを判定し、以
上であれば周期警報信号105を出力する。ゲ―ト回路
3は位相警報信号104を周期警報信号105により阻
止する為のゲ―ト回路である。
1の周期を計測する。例えば基準クロックパルスの立ち
上がり点の間の時間を6ビットで計測し、その計測値の
内、許容ビット下1桁を除く5ビットをディジタル信号
として出力する。記憶回路22は周期計測回路21の計
測値を一時記臆する。即ち周期計測回路21が新たな計
測値を出力するまでの間、計測値を記憶する。比較回路
23は周期計測回路21の計測値と記憶回路22の計測
値とを比較し両者の差が許容値以上か否かを判定し、以
上であれば周期警報信号105を出力する。ゲ―ト回路
3は位相警報信号104を周期警報信号105により阻
止する為のゲ―ト回路である。
【0010】次に本実施例の動作を説明する。基準クロ
ック信号101は位相同期発振器5に入り、この発振出
力102を位相同期制御する基準クロックとして使用さ
れる。又基準クロック信号101は位相監視回路4に入
り、一方は出力クロック位相監視回路1に入るが、この
出力クロック位相監視回路は、先に説明したように従来
例の位相監視回路に他ならない、即ち位相同期発振器5
の出力クロック信号102とこの基準クロック信号10
1とを位相比較して、この差が許容値以上であれば位相
警報信号104が出力され、例えば論理レベルLからH
に変る。
ック信号101は位相同期発振器5に入り、この発振出
力102を位相同期制御する基準クロックとして使用さ
れる。又基準クロック信号101は位相監視回路4に入
り、一方は出力クロック位相監視回路1に入るが、この
出力クロック位相監視回路は、先に説明したように従来
例の位相監視回路に他ならない、即ち位相同期発振器5
の出力クロック信号102とこの基準クロック信号10
1とを位相比較して、この差が許容値以上であれば位相
警報信号104が出力され、例えば論理レベルLからH
に変る。
【0011】又基準クロック101の一方は周期計測回
路21に入る。基準クロックが正常であれば周期計測回
路21の計測値は一定である。従ってこの周期計測回路
21の計測値を一時記憶する記憶回路22の計測値も一
定となる。この両計測値を比較する比較回路23のの出
力、即ち周期警報信号105は、両計測値が一致する状
態で例えば論理レベルHを出力するものとする。
路21に入る。基準クロックが正常であれば周期計測回
路21の計測値は一定である。従ってこの周期計測回路
21の計測値を一時記憶する記憶回路22の計測値も一
定となる。この両計測値を比較する比較回路23のの出
力、即ち周期警報信号105は、両計測値が一致する状
態で例えば論理レベルHを出力するものとする。
【0012】ゲ―ト回路3の入力には位相警報信号10
4と、周期警報信号105とが加えられているが、上記
の状態では周期警報信号105は論理レベルHの状態で
あるので、位相警報信号104は論理レベルがHに変れ
ばゲ―トを通過して警報出力信号103として外部警報
装置に送られる。即ち基準クロック信号101が正常で
ある限り出力クロック位相監視回路1の位相警報信号1
04は制約を受けずにそのまま出力される。
4と、周期警報信号105とが加えられているが、上記
の状態では周期警報信号105は論理レベルHの状態で
あるので、位相警報信号104は論理レベルがHに変れ
ばゲ―トを通過して警報出力信号103として外部警報
装置に送られる。即ち基準クロック信号101が正常で
ある限り出力クロック位相監視回路1の位相警報信号1
04は制約を受けずにそのまま出力される。
【0013】次に基準クロック信号が何らかの原因で位
相が1クロックだけ急変した場合を考えると、周期計測
回路21の計測値は急変前後の周期で通常と異なる値を
出力する。比較回路ではこの計測値と記憶回路の計測値
即ち急変前の計測値とを比較するのでその差が検出さ
れ、この差が許容値以上であれば周期警報信号105は
論理レベルがHからLに変る。この結果ゲ―ト回路3は
出力信号104を阻止する。
相が1クロックだけ急変した場合を考えると、周期計測
回路21の計測値は急変前後の周期で通常と異なる値を
出力する。比較回路ではこの計測値と記憶回路の計測値
即ち急変前の計測値とを比較するのでその差が検出さ
れ、この差が許容値以上であれば周期警報信号105は
論理レベルがHからLに変る。この結果ゲ―ト回路3は
出力信号104を阻止する。
【0014】一方位相同期発振器5は、基準クロック信
号101が急変しても位相制御回路は或る時定数を持っ
ているので、出力クロック信号102の位相はほぼ一定
を保っている。従って出力クロック位相監視回路1は、
基準クロック信号のみが急変するので位相警報信号10
4は、位相ずれ信号として論理レベルがHに変る。しか
し前述したようにゲ―ト回路3により、この信号は阻止
されるので警報出力信号103は出力されない。
号101が急変しても位相制御回路は或る時定数を持っ
ているので、出力クロック信号102の位相はほぼ一定
を保っている。従って出力クロック位相監視回路1は、
基準クロック信号のみが急変するので位相警報信号10
4は、位相ずれ信号として論理レベルがHに変る。しか
し前述したようにゲ―ト回路3により、この信号は阻止
されるので警報出力信号103は出力されない。
【0015】
【発明の効果】以上説明したように本発明によれば、基
準クロックが正常で、位相同期発振器の故障等によりこ
の出力クロック信号の位相が変化した場合は、従来と同
様に位相警報信号を出力するが、基準クロックの位相が
急変したために発生する位相警報信号はゲ―ト回路によ
り阻止される。従って位相同期発振器が正常である場合
には不要な警報が発生しないので、保守等に於る混乱が
防げるという効果がある。
準クロックが正常で、位相同期発振器の故障等によりこ
の出力クロック信号の位相が変化した場合は、従来と同
様に位相警報信号を出力するが、基準クロックの位相が
急変したために発生する位相警報信号はゲ―ト回路によ
り阻止される。従って位相同期発振器が正常である場合
には不要な警報が発生しないので、保守等に於る混乱が
防げるという効果がある。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
1 出力クロック位相監視回路 2 基準クロック周期監視回路 3 ゲ―ト回路 4 位相監視回路 5 位相同期発振器
Claims (2)
- 【請求項1】 基準クロック信号を入力し位相制御され
る位相同期発信器の出力クロック信号と、前記基準クロ
ック信号とを比較し両者の位相差を検出し、前記位相差
が基準値以上の場合は位相警報信号を出力する出力クロ
ック位相監視回路と、前記基準クロック信号の周期を計
測しこの計測値と、前に計測した前周期計測値とを比較
し両者の周期差を検出し、前記周期差が基準値以上の場
合は周期警報信号を出力する基準クロック周期監視回路
と、前記位相警報信号を前記周期警報信号で阻止するゲ
―ト回路とを備えたことを特徴とする位相同期発信器の
位相監視回路。 - 【請求項2】 前記基準クロック周期監視回路は、前記
基準クロック信号の周期計測値を出力する周期計測回路
と、前記周期計測値を一時記憶する記憶回路と、前記周
期計測値と前記記憶回路の出力する前周期計測値とを比
較しその周期差を検出し前記周期警報信号を出力する比
較回路とを備えていることを特徴とする請求項1記載の
位相同期発振器の位相監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009485A JP2576293B2 (ja) | 1991-01-30 | 1991-01-30 | 位相同期発振器の位相監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009485A JP2576293B2 (ja) | 1991-01-30 | 1991-01-30 | 位相同期発振器の位相監視回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04253436A JPH04253436A (ja) | 1992-09-09 |
JP2576293B2 true JP2576293B2 (ja) | 1997-01-29 |
Family
ID=11721542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3009485A Expired - Lifetime JP2576293B2 (ja) | 1991-01-30 | 1991-01-30 | 位相同期発振器の位相監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2576293B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017002437A1 (ja) | 2015-06-30 | 2017-01-05 | オリンパス株式会社 | 処理装置および処理システム |
-
1991
- 1991-01-30 JP JP3009485A patent/JP2576293B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04253436A (ja) | 1992-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
US5304952A (en) | Lock sensor circuit and method for phase lock loop circuits | |
US6496554B1 (en) | Phase lock detection circuit for phase-locked loop circuit | |
US4929916A (en) | Circuit for detecting a lock of a phase locked loop | |
US6314150B1 (en) | Lock detector circuit for a phase-locked loop | |
US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
KR950013048A (ko) | 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로 | |
KR100389730B1 (ko) | 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법 | |
US5180933A (en) | Programmable digital out-of-lock detector | |
JP2576293B2 (ja) | 位相同期発振器の位相監視回路 | |
US7472305B1 (en) | Method and apparatus for limiting the output frequency of an on-chip clock generator | |
JPH04357713A (ja) | 切換機能を有する基準信号発生回路 | |
US5977837A (en) | Phase selector for external frequency divider and phase locked loop | |
JP4805547B2 (ja) | 位相同期回路のジッタ検出回路 | |
US4342063A (en) | Memory circuit in a relay protection device | |
FI87867C (fi) | Oskillatorenhet med en saekrad frekvensstabilitet | |
JPH088889A (ja) | 外部同期装置 | |
JP2604644B2 (ja) | クロック装置の外部マスタークロック異常検出回路 | |
US5796272A (en) | Frequency deviation detection circuit | |
JPH06204993A (ja) | クロック断検出回路 | |
KR100221496B1 (ko) | 동기상태 감시회로 | |
JP3159981B2 (ja) | ホールドオーバー回路 | |
KR100297650B1 (ko) | 수신 디지탈 데이타의 감시 방법 | |
KR100369330B1 (ko) | 동기 회로 안정화 구동 장치 | |
JP3181457B2 (ja) | 冗長クロック回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |