JP2574593B2 - 密着型イメージセンサ - Google Patents
密着型イメージセンサInfo
- Publication number
- JP2574593B2 JP2574593B2 JP4099239A JP9923992A JP2574593B2 JP 2574593 B2 JP2574593 B2 JP 2574593B2 JP 4099239 A JP4099239 A JP 4099239A JP 9923992 A JP9923992 A JP 9923992A JP 2574593 B2 JP2574593 B2 JP 2574593B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- light
- conductor layer
- circuit conductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光学画像を電気信号に変
換する密着型イメージセンサに関するものである。
換する密着型イメージセンサに関するものである。
【０００２】
【従来の技術】従来、イメージセンサは、図３に於て導
体配線を形成した基板上３０に、受光素子３２を含む半
導体素子３１を導電性接着剤により固定し、半導体の電
極３５と回路導体層３４とをワイヤーボンド法により金
やアルミニウムなどの金属細線で接続し、さらに、その
上から透明なガラス封止材によって封止する構造をとっ
ていた。
体配線を形成した基板上３０に、受光素子３２を含む半
導体素子３１を導電性接着剤により固定し、半導体の電
極３５と回路導体層３４とをワイヤーボンド法により金
やアルミニウムなどの金属細線で接続し、さらに、その
上から透明なガラス封止材によって封止する構造をとっ
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ワイヤーボンド等複雑な工程が必要であ
った。
うな構成では、ワイヤーボンド等複雑な工程が必要であ
った。
【０００４】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、表面上に回路導体層を形成した透光性基
板に、光硬化型絶縁樹脂を介して受光素子を有する半導
体素子を、フェイスダウンで、その素子上に形成された
取り出し電極が上記回路導体層に当接するように実装す
ることにより密着型イメージセンサを作成する。ここに
於て、上記回路導体層の上記半導体素子の電極が当接す
る部分の一部を窓開き又はフォーク状とする。
めに本発明は、表面上に回路導体層を形成した透光性基
板に、光硬化型絶縁樹脂を介して受光素子を有する半導
体素子を、フェイスダウンで、その素子上に形成された
取り出し電極が上記回路導体層に当接するように実装す
ることにより密着型イメージセンサを作成する。ここに
於て、上記回路導体層の上記半導体素子の電極が当接す
る部分の一部を窓開き又はフォーク状とする。
【０００５】
【作用】本発明は上記した構成によって、半導体素子の
電極と回路導体層との物理的及び電気的接続を向上さ
せ、密着型イメージセンサの信頼性を向上させるもので
ある。
電極と回路導体層との物理的及び電気的接続を向上さ
せ、密着型イメージセンサの信頼性を向上させるもので
ある。
【０００６】
【実施例】以下本発明の一実施例の密着型イメージセン
サについて、図面を参照しながら説明する。
サについて、図面を参照しながら説明する。
【０００７】図１（ａ）、（ｂ）は本発明の実施例にお
ける密着型イメージセンサの正面断面図と側面断面図を
示すもので、図２は回路導体層の半導体素子の取り出し
電極が当接する部分の平面図である。１１は透光性基
板、１２は透光性基板１１の表面上に形成された回路導
体層、１３は半導体素子として用いた半導体素子、１４
は半導体素子１３に設けられている電極、１５は半導体
素子１３を、透光性基板１１へ実装するための透明光硬
化型絶縁樹脂、１６は半導体素子１３を保護するための
保護層、１７は半導体素子１３に設けられている受光素
子である。また、２１は透光性基板、２２は半導体素子
の電極が当接する回路導体層の一部である。
ける密着型イメージセンサの正面断面図と側面断面図を
示すもので、図２は回路導体層の半導体素子の取り出し
電極が当接する部分の平面図である。１１は透光性基
板、１２は透光性基板１１の表面上に形成された回路導
体層、１３は半導体素子として用いた半導体素子、１４
は半導体素子１３に設けられている電極、１５は半導体
素子１３を、透光性基板１１へ実装するための透明光硬
化型絶縁樹脂、１６は半導体素子１３を保護するための
保護層、１７は半導体素子１３に設けられている受光素
子である。また、２１は透光性基板、２２は半導体素子
の電極が当接する回路導体層の一部である。
【０００８】以上のように構成された密着型イメージセ
ンサの製造方法を説明する。まず半導体プロセスを用い
て単結晶シリコン基板（ウエハ）上に、フォトトランジ
スタまたはフォトダイオード等の受光素子１７とＣＣＤ
やＭＯＳ、バイポーラＩＣ等のアクセス回路（図示せ
ず）を設けたものを作る。各電極１４については、２層
Ａｌ配線のプロセスを用い、スパッタリング方法により
数μｍ程度ウエハ表面より突出した構造になっている。
その後このウエハを高精度ダイシング技術により切断
し、半導体素子１３を作る。次にポリアリレート（Ｐ
Ａ）、ポリエーテルサルフォン（ＰＥＳ）またはポリエ
チレンテレフタレート（ＰＥＴ）等の透光性基板１１
（２１）上に、銅等の金属を、蒸着法やスパッタリング
法、または箔等を用いて形成し、後にフォトリソ法によ
って回路導体層１２（２２）を形成する。この透光性基
板１１の所定に位置に、アクリレート系の透明光硬化型
絶縁樹脂１５をスタンピング法やスクリーン印刷法等で
所定量塗布し、その上に半導体素子１３を電極１４が所
定の回路導体層１２に当接するようにフェイスダウンで
配置する。その後、この半導体イメージセンサチップ１
３の上方から圧力を加えながら、透明光硬化型絶縁樹脂
１５に透光性基板１１を通して紫外線照射をし、硬化さ
せ、実装を完了する。さらにその上からシリコーン等の
樹脂をディスペンサー等で塗布し、保護層１６を形成す
る。
ンサの製造方法を説明する。まず半導体プロセスを用い
て単結晶シリコン基板（ウエハ）上に、フォトトランジ
スタまたはフォトダイオード等の受光素子１７とＣＣＤ
やＭＯＳ、バイポーラＩＣ等のアクセス回路（図示せ
ず）を設けたものを作る。各電極１４については、２層
Ａｌ配線のプロセスを用い、スパッタリング方法により
数μｍ程度ウエハ表面より突出した構造になっている。
その後このウエハを高精度ダイシング技術により切断
し、半導体素子１３を作る。次にポリアリレート（Ｐ
Ａ）、ポリエーテルサルフォン（ＰＥＳ）またはポリエ
チレンテレフタレート（ＰＥＴ）等の透光性基板１１
（２１）上に、銅等の金属を、蒸着法やスパッタリング
法、または箔等を用いて形成し、後にフォトリソ法によ
って回路導体層１２（２２）を形成する。この透光性基
板１１の所定に位置に、アクリレート系の透明光硬化型
絶縁樹脂１５をスタンピング法やスクリーン印刷法等で
所定量塗布し、その上に半導体素子１３を電極１４が所
定の回路導体層１２に当接するようにフェイスダウンで
配置する。その後、この半導体イメージセンサチップ１
３の上方から圧力を加えながら、透明光硬化型絶縁樹脂
１５に透光性基板１１を通して紫外線照射をし、硬化さ
せ、実装を完了する。さらにその上からシリコーン等の
樹脂をディスペンサー等で塗布し、保護層１６を形成す
る。
【０００９】このイメージセンサについては、透光性基
板１１及び透明光硬化型絶縁樹脂１５を通して光情報を
受光素子１７が検知し、これを電気信号に変換するよう
になっている。
板１１及び透明光硬化型絶縁樹脂１５を通して光情報を
受光素子１７が検知し、これを電気信号に変換するよう
になっている。
【００１０】透明光硬化型絶縁樹脂１５としては、ウレ
タンアクリレート系、あるいはエポキシアクリレート系
の紫外線硬化樹脂が接着性、光感度の点から好適であ
る。又、透光性基板１１にはポリアリレートフィルムを
用い、その上にスパッタリング法により銅を形成し、フ
ォトリソ法により回路導体層を形成した。
タンアクリレート系、あるいはエポキシアクリレート系
の紫外線硬化樹脂が接着性、光感度の点から好適であ
る。又、透光性基板１１にはポリアリレートフィルムを
用い、その上にスパッタリング法により銅を形成し、フ
ォトリソ法により回路導体層を形成した。
【００１１】図２に示すように、回路導体層を２２の形
状で構成することにより、回路導体層の陰になっていた
光硬化型絶縁樹１５が確実に硬化され、半導体素子の実
装の電気的接続性を向上させ、高温高湿（８５℃、８５
％）、高温（８５℃）、低温（ー４０℃）及び熱衝撃
（ー４０℃〜＋８５℃）等の種々の試験に耐えることを
可能にし、密着型イメージセンサとしての信頼性を飛躍
的に向上させ、実用化を可能にした。
状で構成することにより、回路導体層の陰になっていた
光硬化型絶縁樹１５が確実に硬化され、半導体素子の実
装の電気的接続性を向上させ、高温高湿（８５℃、８５
％）、高温（８５℃）、低温（ー４０℃）及び熱衝撃
（ー４０℃〜＋８５℃）等の種々の試験に耐えることを
可能にし、密着型イメージセンサとしての信頼性を飛躍
的に向上させ、実用化を可能にした。
【００１２】
【発明の効果】以上のように本発明によれば、半導体イ
メージセンサ素子を金属細線による配線（ワイヤーボン
ド）作業を行なわず、また、半導体素子においてもバン
プ電極を形成することなく、回路導体層を設けた透光性
基板に、高信頼性で実装することができ、しかも安価な
密着型イメージセンサを提供することができる。
メージセンサ素子を金属細線による配線（ワイヤーボン
ド）作業を行なわず、また、半導体素子においてもバン
プ電極を形成することなく、回路導体層を設けた透光性
基板に、高信頼性で実装することができ、しかも安価な
密着型イメージセンサを提供することができる。
【図１】（ａ）は本発明の実施例における密着型イメー
ジセンサの正面断面図 （ｂ）は本発明の実施例における密着型イメージセンサ
の側面断面図
ジセンサの正面断面図 （ｂ）は本発明の実施例における密着型イメージセンサ
の側面断面図
【図２】本発明の実施例における密着型イメージセンサ
の回路導体層の半導体素子の取り出し電極が当接する部
分の平面図
の回路導体層の半導体素子の取り出し電極が当接する部
分の平面図
【図３】従来のイメージセンサの断面図
１１ 透光性基板 １２ 回路導体層 １３ 半導体イメージセンサチップ １４ 電極 １５ 透明光硬化型絶縁樹脂 １６ 保護膜 １７ 受光素子 ２１ 透光性基板 ２２ 回路導体層 ３０ 基板 ３１ 半導体イメージセンサチップ ３２ 受光素子 ３３ 封止ガラス ３４ 回路導体層 ３５ 電極 ３６ 金属細線
Claims (2)
- 【請求項１】表面上に回路導体層を形成した透光性基板
と、この透光性基板の表面上に、光硬化型絶縁樹脂を介
して実装した受光素子を有する半導体素子とを備え、上
記半導体素子はフェイスダウンで、その素子上に形成さ
れた取り出し電極が上記回路導体層に当接する構造をし
た密着型イメージセンサにおいて、上記回路導体層の上
記半導体素子の電極が当接する部分の一部が窓あきとな
っており、光が通過することを特徴とした密着型イメー
ジセンサ。 - 【請求項２】回路導体層の半導体素子の電極が当接する
部分がフォーク状になっていることを特徴とする請求項
１記載の密着型イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099239A JP2574593B2 (ja) | 1992-04-20 | 1992-04-20 | 密着型イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099239A JP2574593B2 (ja) | 1992-04-20 | 1992-04-20 | 密着型イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299626A JPH05299626A (ja) | 1993-11-12 |
| JP2574593B2 true JP2574593B2 (ja) | 1997-01-22 |
Family
ID=14242145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099239A Expired - Fee Related JP2574593B2 (ja) | 1992-04-20 | 1992-04-20 | 密着型イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574593B2 (ja) |
-
1992
- 1992-04-20 JP JP4099239A patent/JP2574593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299626A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956295B2 (en) | Flip-chip image sensor packages | |
| JP5647726B2 (ja) | 容量性レンズを含む指センサ及びこれに関連する方法 | |
| US5138145A (en) | Method for producing image sensors with current flow into chip and with simplified chip mounting | |
| US5666270A (en) | Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode | |
| US7638887B2 (en) | Package structure and fabrication method thereof | |
| JP2006332680A (ja) | イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ | |
| WO2018054315A1 (zh) | 封装结构以及封装方法 | |
| EP1251557B1 (en) | Method of manufacturing semiconductor devices and semiconductor device | |
| JP2574593B2 (ja) | 密着型イメージセンサ | |
| JP2574559B2 (ja) | イメージセンサの製造方法 | |
| JPH0567761A (ja) | イメージセンサ | |
| JPH04305974A (ja) | イメージセンサ | |
| JPH11224975A (ja) | 集積化デバイス及びこれを用いたエンコーダ | |
| JPH04359471A (ja) | イメージセンサ | |
| GB1286223A (en) | Semiconductor device | |
| JPH02263476A (ja) | 半導体実装方法 | |
| JP2616237B2 (ja) | 完全密着型イメージセンサ及びユニット | |
| JPH0719895B2 (ja) | 密着型イメージセンサ | |
| JP2524003B2 (ja) | 完全密着型イメ―ジセンサ及びユニット | |
| CN107994039B (zh) | Cmos图像传感器的晶圆级封装方法 | |
| JPH06163755A (ja) | 樹脂封止型半導体装置 | |
| JPH0677456A (ja) | 完全密着型イメージセンサ及びユニット | |
| JPH0719896B2 (ja) | 密着型イメージセンサ | |
| JPH04158573A (ja) | 半導体装置の製造方法 | |
| TWI228284B (en) | Packaging structure for image sensors and wafer-level packaging method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |