JP2571645B2 - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JP2571645B2
JP2571645B2 JP3028012A JP2801291A JP2571645B2 JP 2571645 B2 JP2571645 B2 JP 2571645B2 JP 3028012 A JP3028012 A JP 3028012A JP 2801291 A JP2801291 A JP 2801291A JP 2571645 B2 JP2571645 B2 JP 2571645B2
Authority
JP
Japan
Prior art keywords
signal
frame
input
optical
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3028012A
Other languages
English (en)
Other versions
JPH04253248A (ja
Inventor
正和 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3028012A priority Critical patent/JP2571645B2/ja
Publication of JPH04253248A publication Critical patent/JPH04253248A/ja
Application granted granted Critical
Publication of JP2571645B2 publication Critical patent/JP2571645B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入出力制御装置に関
し、更に詳しく言えば、光ファイバによるデータ伝送路
をCPUと、入出力制御装置間のデータ及び制御信号の
送受に用いるデータ処理システムに利用され、特に、光
インターフェイスのいもづる式接続を可能にした入出力
制御装置に関する。
【0002】
【従来の技術】図6は従来のデータ処理システム概要図
を示した図であり、図中、1はCUP、2はチャネル
(CH)、3は標準チャネルインターフェイス(IBM
/OEMI)、4−1,4−2,4−3は入出力制御装
置(IOC)を示す。
【0003】従来、データ処理システムとして、CPU
1(チャネル2)と各入出力制御装置(IOC)間を、
標準チャネルインターフェイス(IBM/OEMI)3
によって接続したシステムが知られていた。
【0004】このシステムにおいて、CPU1(チャネ
ル2)と入出力制御装置(IOC)4−1間は、1対1
の接続であり、CPU1(チャネル2)と入出力制御装
置(IOC)4−2,4−3・・・間は、いもづる式接
続となっている。
【0005】チャネル(CH)2の信号には、「ADD
RESS−OUT/IN(ADO/ADI)」や、「C
OMMAND−OUT(CMO)」、「STATUS−
IN(STI)」などのタグ信号と、データバス信号が
ある。
【0006】このタグ信号の内、「SELECT−OU
T」(SLO)」「SELECT−IN(SLI)」
は、入出力制御装置(IOC)の選択のために、各入出
力制御装置が信号の伝播を制御するもので、この信号を
「逐次伝播信号」と呼ぶ。これに対し、他の信号を同時
伝播信号」と呼ぶ。
【0007】前記の同時伝播信号は、いもづる接続にお
いて、無条件で次の入出力制御装置に伝播することがで
きる信号である。
【0008】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。
【0009】(1)上記のデータ処理システムにおい
て、CPU1と入出力制御装置4−1との間は、1対1
の接続であるから、この間のチャネルインターフェイス
に、光ファイバ(光インターフェイス)を使用すること
は、実現していた。
【0010】しかし、CPU1と、入出力制御装置4−
2、4−3、・・・との間は、いもづる式接続であるか
ら、これらの間の伝送路を、光ファイバによる伝送路で
構成することはできなかった。
【0011】その理由としては、次のとおりである。す
なわち、光伝送路は、2点間のデータ授受に使用されて
きたことから、そのプロトコルが、いもづる式接続を行
うようにはできていなかったためである。
【0012】また、上記のように、チャネルインターフ
ェイスに光伝送路を使った光チャネルは実用化されてい
るが、上記プロトコルの制御が、いもづる式接続に不適
当であることと、装置電源がオフ時に、伝播方法が無い
ことなどから、上記のように、いもづる式接続は実現で
きなかったものと考えられる。
【0013】(2)最近のデータ処理システムでは、ま
すますCPU数が増し、かつデータ転送量の要求が増大
している。このため、2点間のみに光伝送路を用いた従
来のシルテムでは、CPUや入出力制御装置(IOC)
等に、多数のポートを用意しなければならない。
【0014】(3)上記(1),(2)の理由により、
データ処理システムが高価となり、かつ大型化する。
【0015】本発明は、このような従来の欠点を解決
し、光ファイバを用いたチャネルインターフェイスを、
いもづる式接続できるようにすることを目的とする。
【0016】
【課題を解決するための手段】第1図は、本発明の原理
図であり、図中、10は光ファイバケーブル、11は変
換路、12は入力コネクタ(INコネクタ)、13は出
力コネクタ(OUTコネクタ)、14は受光素子、15
は発光素子、16は電気信号処理回路を示す。
【0017】本発明は、上記の目的を達成するため、次
のように構成したものである。
【0018】すなわち、本発明の入出力制御装置は、光
ファイバで構成されたデータ伝送路によってCPUと接
続されるとともに、受信した光信号を解読し、その結果
に応じて再び前記信号を他装置へ伝播できるようにした
変換路11を備え、同時伝播信号を受信した際は、該変
換路11により前記信号をそのまま他装置へ伝播させ、
逐次伝播信号を受信した際には、他装置宛の信号である
場合にのみ他装置へ伝播させるように構成した。
【0019】そして、前記入出力制御装置内には、変換
路11をバイパスさせるための光ファイバ10から成る
バイパス路と、該バイパス路の途中に設けられた光遮断
機構(例えば、光シャッタ)とを含み、該光遮断機構
は、入出力制御装置の電源がオンの時にはバイパス路を
通る光信号の伝播を抑止し、該電源がオフの時には、バ
イパス路を通る光信号を伝播するように構成されてい
る。
【0020】
【作用】本発明は上記のように構成したので、次のよう
な作用がある。(図1参照)
【0021】前記光ファイバ10を介して送られてきた
光信号は、入力コネクタ12に入力した後、変換路11
の光ファイバに導かれ、受光素子14で電気信号に変換
される。
【0022】この電気信号は、電気信号処理回路16に
入力し、ここで受信信号の解読と処理を行う。その結
果、同時伝播信号であれば、直ちに受信信号を、発光素
子15で光信号に変換し、変換路11の光ファイバを介
して出力コネクタ13に導き、ここから光ファイバ10
を介して他装置へ伝播させる。
【0023】また、受信信号が逐次伝播信号であれば、
その内容により、他装置への受信信号の伝播を制御す
る。
【0024】例えば、自装置宛の信号であれば、自装置
内へデータを取り込めばよく、受信信号を他装置へ伝播
させない、しかし、他装置宛の信号であれば、上記と同
様にして他装置へ伝播させる。
【0025】このようにすれば、光ファイバにより、複
数の入出力制御装置をいもづる式接続しても、CPUと
の間で制御信号やデータの送受を行うことが可能とな
る。
【0026】更に、入出力制御装置の電源をオンにして
いる時は、バイパス路の光シャッタを閉じておくことに
より、バイパス路には光信号が通過しない状態となる。
【0027】入出力制御装置の電源をオフにして、動作
を休止させると、上記光シャッタが開く。この場合は、
光ファイバ10を介して入力コネクタ12に入力した光
信号は、変換路11を通ることなく、バイパス路を通
り、出力コネクタ13を介して光ファイバ10へ導か
れ、他装置へ伝播される。
【0028】このため、複数の入出力制御装置の内、電
源をオフにして休止している装置があっても、この装置
をバイパスして光信号が伝播するから、何ら支障なく制
御信号やデータの送受が可能となる。
【0029】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図5は、本発明の1実施例を示した図であ
り、図2は双方向接続図、図3は、IOC内の構成図、
図4はフレーム処理回路のブロック図、図5はフレーム
構成図である。
【0030】図中、図1、図6と符号は同一のものを
示す。また、17はバイパス路、18は光シャッタ、1
9は端子、20は復号化・直列/並列変換部、21はフ
レーム解読部、22はフレーム生成部、23は符号化・
並列/直列変換部、24はデータバッファ、25はクロ
ック発生部を示す。
【0031】この実施例は、図2に示したように、2台
の入出力制御装置(以下、単にIOCともいう)4−
2,4−3を、光ファイバ(光ケーブル)10によりい
もづる式接続して、光チャネルシステムを構成した例で
ある。
【0032】この場合、IOC4−2,4−3には、入
出力コネクタの組(I,O)が2組設けてある。また、
チャネル(CH)2には、光信号のドライブ側(OD
V)とレシーブ側(ORV)があり、OUTとINが別
々の光ファイバ(光ケーブル)10によって図示のよう
に接続されている。
【0033】このように、IOC4−2と4−3は、O
UTとIN側が、それぞれ、いもづる式接続された双方
向接続となっており、OUTが送信側、INが受信側に
対応している。
【0034】この例では、図2に示したような構成の光
チャネルシステムを用いるが、ここでは、光チャネル
は、振幅変調の光信号を用いたフレーム伝送方式のもの
で、かつ、逐次伝播信号を含むすべてのタグ信号及びデ
ータ信号が符号化されてフレーム内に格納されているも
のとする。
【0035】また、光ファイバ(光ケーブル)10は、
双方向のため、送受各1本を使用するものとする。
【0036】上記IOC4−2,4−3の内部は、図3
のように構成されている。この構成は、図2のIOC4
−2,4−3の内部に設けてある2組の入出力コネクタ
の組(I,O)の内、1組について図示してある。従っ
て、図3の構成は、各IOC内に2組設けてある。
【0037】図3のように、入力コネクタ(INコネク
タ)12と出力コネクタ(OUTコネクタ)13との間
には、変換路11と、バイパス路17を設けると共に、
該バイパス路17の途中に光シャッタ18を設ける。
【0038】前記変換路は、図1と同じ構成であり、入
力コネクタ12から受光素子14の間に設けた光ファイ
バと、電気信号処理回路16と、出力コネクタ13から
発光素子15の間に設けた光ファイバで構成する。
【0039】また、バイパス路は、入力コネクタ12と
出力コネクタ13との間に設けた光ファイバにより構成
すると共に、光シャッタ18は、端子19に印加する電
気信号によって光信号を通過させたり、遮断したりする
シャッタを用いる。
【0040】この光シャッタは、IOCの電源に連動し
て制御され、該電源がオン時にはシャッタを閉じて光信
号を通過させないようにし、電源オフ時にはシャッタを
開いて、光信号を通過させるように制御される。
【0041】上記電気信号処理回路16内には、フレー
ム処理回路が設けてあり、その構成を図4に示す。
【0042】フレーム処理回路は、復号化・直列/並列
変換部20、フレーム解読部21、フレーム生成部2
2、符号化・並列/直列変換部23、データバッファ2
4、クロック発生部25で構成する。
【0043】復号化・直列/並列変換部20は、変換路
11の受光素子14で光信号を電気信号に変換した後、
復号化し、更に、直列データを並列データに変換するも
のである。
【0044】フレーム解読部21は、フレームの内容を
解読するもの、データバッファ24は、受信信号(デー
タ)を一時格納しておくものである。
【0045】フレーム生成部22は、他装置へ伝播する
フレームを生成するもの、復号化・並列/直列変換部2
3は、フレーム生成部22で生成したフレームを符号化
し、直列データに変換するものである。
【0046】クロック発生部25は、フレーム処理回路
の各部へクロックを供給するものである。
【0047】フレーム解読部21では、チャネル2から
送られてきたフレームの内容を解読して、各種の制御信
号を出力する。そして、逐次伝播信号系の信号が、同時
伝播系の信号かに応じて、受信信号を自装置内に取込ん
だり、そのまま他装置へ伝播したりする。
【0048】その場合、逐次伝播系の信号で、自装置宛
の信号であれば、フレーム解読部21から選択検出信号
(SLO)を出力し、この信号によってデータの取込み
を行う。
【0049】また、これと同時に、フレーム生成部22
へ抑止信号を送出し、フレームの生成を抑止して、他装
置への信号の伝播を行わないようにする。
【0050】上記とは逆に、自装置宛の信号でない場合
には、選択検出信号(SLO)を出力せず、フレーム解
読部21からフレーム生成部22へ抑止信号を送出しな
いようにして、受信信号をそのまま他装置へ伝播させ
る。
【0051】また、フレームの解読部21により、同時
伝播系の信号であることが検出された場合には、直ちに
フレーム生成部22で送出フレームを生成し、他装置へ
伝播させる。
【0052】各フレームの構成は、図5のようになって
いる。図5(A)は選択フレーム、図5(B)はデータ
フレーム、図5(C)はダミーフレーム、図5(D)は
アイドルフレームである。
【0053】フレームには、接続を確立するための入出
力装置を指定する選択フレームと、接続確立後の制御信
号及びデータを含むデータフレームと、非接続状態で送
られるダミーフレームと、何もしない状態でのアイドル
フレームとがある。
【0054】各フレームには、フレームID(FI
D)、フレームディスクリプタ(FRD)及びエラーチ
ェックコード(CRC)が同じ位置に設けてある。
【0055】選択フレームには、更に「IOA」(IO
Cのアドレス)、「CMD」(コマンド)、「MOD」
(コマンド修飾子)等がある。
【0056】データフレームは、「FID」,「FR
D」に続いて「DATA」が挿入され、最後に「CR
C」となる。またダミーフレームは、データフレームの
「DATA」の部分がすべてダミーコードとなったフレ
ームである。
【0057】更にアイドルフレームには、「FID」,
「FRD」に続いて「FLAG」(フラグ)が挿入され
る。
【0058】チャネル2と、各IOC4−2,4−3と
の接続の確立は、次のようにして行われる。
【0059】(1)先ずチャネル2が選択フレームを送
る。これは、応答のデータフレーム、または同フレーム
が送り返されてくるまで続けて送られる。
【0060】(2)応答フレームが到着した時に接続が
確立し、以降データフレームはチャネル2と、選択中の
IOC間でのみ有効となる。
【0061】次に、チャネルと各IOCとの接続の解除
は、次のようにして行われる。
【0062】(1)必要なデータ転送が終了したら、チ
ャネル2は、ダミーフレームを送出す。
【0063】(2)IOCは、チャネル2のダミーフレ
ームを検出したら、接続解除されたものとし、次の選択
フレームを待つ。つまり、選択フレームとダミーフレー
ムが逐次伝播信号系を形成し、データフレームが同時伝
播系信号となる。
【0064】例えば、チャネル2が、いもづる式接続し
たIOCの内、2番目に接続されたIOC4−3を選択
し、データ転送を行う、ブロックマルチプレクサモード
動作を行う場合は、次のようにする。
【0065】チャネル2は、光ファイバ(光ケーブル)
10上に、入出力装置を指定するための入出力装置アド
レス(IOA)を含んだフレーム(選択フレーム)を送
出する。
【0066】IOCは、アイドル状態でこのフレームを
受取り、解読することにより、IOAとSLO(選択検
出信号)を検出する。
【0067】この場合、1番目のIOC4−2は、IO
Aにより指定されていないことを検出するので、受取っ
たフレームと同じフレームを次のIOC4−3に伝播す
る。
【0068】その後、IOC4−3では、自装置宛の信
号であることを検出するので、チャネル2と接続し、デ
ータの送受を行う。
【0069】複数台のIOCの内、故障などで電源を遮
断した場合には、光シャッタ18を開いておく。これに
より、バイパス路17を光信号が通り、電源断のIOC
をバイパスして次段のIOCへ光信号を導びく。
【0070】なお、IOCの接続台数は、2台に限ら
ず、任意の数でよい。
【0071】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。
【0072】(1)各IOCの変換路において、逐次伝
播信号系の信号か、同時伝播信号系の信号かを検出して
制御するため、光インターフェイスのいもづる式接続が
可能となる。
【0073】(2)上記(1)の理由で、システム構成
上の接続性が向上し、チャネルのポート数を減らせるの
で、経済的なシステムとなる。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の1実施例における双方向接続図であ
る。
【図3】IOC内の構成ずである。
【図4】フレーム処理回路のブロック図である。
【図5】フレーム構成図である。
【図6】従来のデータ処理システム概要図である。
【符号の説明】
10 光ファイバ(光ケーブル) 11 変換路 12 入力コネクタ(INコネクタ) 13 出力コネクタ(OUTコネクタ) 14 受光素子 15 発光素子 16 電気信号処理回路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】光ファイバで構成されたデータ伝送路によ
    ってCPUと接続されるとともに、受信した光信号を解
    読し、その結果に応じて再び前記信号を他装置へ伝播で
    きるようにした変換路(11)を備え、 同時伝播信号を受信した際は、該変換路(11)により
    前記信号をそのまま他装置へ伝播させ、逐次伝播信号を
    受信した際には、他装置宛の信号である場合にのみ他装
    置へ伝播させるようにした入出力制御装置であって、 該入出力制御装置内に設けられた、変換路(11)をバ
    イパスさせるための光ファイバから成るバイパス路(1
    7)と、該バイパス路の途中に設けられた光遮断機構
    (18)と、を含み、 該光遮断機構は、入出力制御装置の電源がオンの時には
    バイパス路を通る光信号の伝播を抑止し、該電源がオフ
    の時には、バイパス路を通る光信号を伝播するように構
    成されていることを特徴とした入出力制御装置。
JP3028012A 1991-01-29 1991-01-29 入出力制御装置 Expired - Lifetime JP2571645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3028012A JP2571645B2 (ja) 1991-01-29 1991-01-29 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3028012A JP2571645B2 (ja) 1991-01-29 1991-01-29 入出力制御装置

Publications (2)

Publication Number Publication Date
JPH04253248A JPH04253248A (ja) 1992-09-09
JP2571645B2 true JP2571645B2 (ja) 1997-01-16

Family

ID=12236867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3028012A Expired - Lifetime JP2571645B2 (ja) 1991-01-29 1991-01-29 入出力制御装置

Country Status (1)

Country Link
JP (1) JP2571645B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128197A (ja) * 1983-12-08 1985-07-09 株式会社彦間製作所 昇降装置の油圧補正機構
JPS63263553A (ja) * 1987-04-21 1988-10-31 Nippon Telegr & Teleph Corp <Ntt> リモ−トチヤネル方式

Also Published As

Publication number Publication date
JPH04253248A (ja) 1992-09-09

Similar Documents

Publication Publication Date Title
KR920002900B1 (ko) 통신회로망 장치
JPS5975728A (ja) 光学デ−タ伝送装置
JPH10117184A (ja) 移動電話における赤外線オーディオリンク
JPH02222050A (ja) データ転送バス・システム
EP0332199A2 (en) Transmission line switching system
EP0034776B1 (en) Diagnostic circuit for pcm connection networks
JP2571645B2 (ja) 入出力制御装置
JPS60236340A (ja) 通信システム
JPH06338778A (ja) 双方向光カプラ
KR950002869Y1 (ko) 하이웨이 비트 레이트 변환장치
RU102586U1 (ru) Волоконно-оптическая линия связи для активно-пассивной гидроакустической станции с гибкой протяженной буксируемой антенной
KR0179579B1 (ko) 전동차의 광신호 전송회로
JPS59119933A (ja) 光フアイバケ−ブルル−プに結合されたノ−ド装置
JPS58172039A (ja) 光伝送システム
JPH08204651A (ja) 双方向光通信システム
JPS5917743A (ja) 光分岐器
KR970002823B1 (ko) 비동기 전송방식을 사용하는 근거리망 접속장치
JPH06303247A (ja) 光通信システムの通信方法
JPS58101536A (ja) 環状光通信装置
US20090060500A1 (en) Data processing system and storage device
JPS59122142A (ja) 光フアイバケ−ブルル−プに結合されたノ−ド装置
SU1107305A1 (ru) Устройство передачи сигналов
JPS5860842A (ja) 航空機用光デ−タバスシステム
JPH11316629A (ja) 電子機械装置
JP3585553B2 (ja) 光送受信モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960827