JP2564847B2 - カラー画像表示回路 - Google Patents
カラー画像表示回路Info
- Publication number
- JP2564847B2 JP2564847B2 JP62234003A JP23400387A JP2564847B2 JP 2564847 B2 JP2564847 B2 JP 2564847B2 JP 62234003 A JP62234003 A JP 62234003A JP 23400387 A JP23400387 A JP 23400387A JP 2564847 B2 JP2564847 B2 JP 2564847B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image display
- pixel
- circuit
- color image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトライアングル画素配列のカラー画像表示回
路に関する。
路に関する。
テレビをはじめとする画素機器分野で、液晶等を表示
体に用いた機器が増加している。例えば、液晶テレビで
は液晶表示部へ画像信号を転送する方式として、アナロ
グ値である画像信号をA/D変換器によりディジタル値に
変換して転送する方式がある。
体に用いた機器が増加している。例えば、液晶テレビで
は液晶表示部へ画像信号を転送する方式として、アナロ
グ値である画像信号をA/D変換器によりディジタル値に
変換して転送する方式がある。
従来は、第3図に示す様に各色信号(R・G・B)毎
にA/D変換器31〜33を設け、Nビットのディジタル出力
信号をマルチプレックスしてカラー画像表示体36を駆動
していた。
にA/D変換器31〜33を設け、Nビットのディジタル出力
信号をマルチプレックスしてカラー画像表示体36を駆動
していた。
しかし、従来のカラー画像表示回路ではA/D変換器を
3個必要とし、コストアップの要因となっていた。更
に、A/D変換後の出力数は3N本となり非常に多く、プリ
ント基板実装面積の増大となっていた。
3個必要とし、コストアップの要因となっていた。更
に、A/D変換後の出力数は3N本となり非常に多く、プリ
ント基板実装面積の増大となっていた。
そこで、本発明はこの様な問題点を解決するもので、
その目的とするところは、A/D変換器を1個に減らして
コストダウンを計ると共に、プリント基板実装面積を削
減する事にある。
その目的とするところは、A/D変換器を1個に減らして
コストダウンを計ると共に、プリント基板実装面積を削
減する事にある。
本発明のカラー画像表示回路は、 隣合う2つの水平画素群の画素配列が互いに略1/2画
素分ずれているカラー画像表示体に画像表示するカラー
画像表示回路において、 画像信号のアナログ3原色信号を選択信号に基づいて
選択して出力する選択手段と、 該選択手段の出力をディジタル信号に変換するA/D変
換器と、 前記ディジタル信号に基づき前記画像表示体を駆動す
る駆動信号を発生する駆動回路と、 画素クロック信号と前記画像信号が供給される水平画
素群の奇数番目又は偶数番目を表す信号との排他的論理
和をとる排他的論理和手段と、 該排他的論理和手段が出力するクロック信号を分周し
該分周動作に基づいて前記選択信号を発生する選択信号
発生回路とを具備し、 前記画像表示体の奇数番目の水平画素群に供給する駆
動信号となる前記画像信号を選択する場合と、前記画像
表示体の偶数番目の水平画素群に供給する駆動信号とな
る前記画像信号を選択する場合とでは、前記選択信号の
位相が略1/2画素ずらされてなることを特徴とする。
素分ずれているカラー画像表示体に画像表示するカラー
画像表示回路において、 画像信号のアナログ3原色信号を選択信号に基づいて
選択して出力する選択手段と、 該選択手段の出力をディジタル信号に変換するA/D変
換器と、 前記ディジタル信号に基づき前記画像表示体を駆動す
る駆動信号を発生する駆動回路と、 画素クロック信号と前記画像信号が供給される水平画
素群の奇数番目又は偶数番目を表す信号との排他的論理
和をとる排他的論理和手段と、 該排他的論理和手段が出力するクロック信号を分周し
該分周動作に基づいて前記選択信号を発生する選択信号
発生回路とを具備し、 前記画像表示体の奇数番目の水平画素群に供給する駆
動信号となる前記画像信号を選択する場合と、前記画像
表示体の偶数番目の水平画素群に供給する駆動信号とな
る前記画像信号を選択する場合とでは、前記選択信号の
位相が略1/2画素ずらされてなることを特徴とする。
以下、本発明について実施例に基づき詳細に説明す
る。
る。
第1図は、本発明のカラー画像表示回路の回路図、第
2図は、第1図の動作を示すタイミングチャート図であ
る。
2図は、第1図の動作を示すタイミングチャート図であ
る。
映像信号は3原色に分解され、R色信号9、G色信号
7及びB色信号としてアナログ・マルチプレクサ1に入
力される。該アナログ・マルチプレクサ1で一本化され
た色信号はA/D変換器2によりNビットのディジタル値
に変換され、諧調データとして画像駆動回路3に入力さ
れる。該画像駆動回路3は諧調データに基づき、駆動電
圧を変化させて、液晶カラー画像表示体4の各液晶素子
のねじれ量を変える。従って、光の透過量が変化し、画
像が再生される。
7及びB色信号としてアナログ・マルチプレクサ1に入
力される。該アナログ・マルチプレクサ1で一本化され
た色信号はA/D変換器2によりNビットのディジタル値
に変換され、諧調データとして画像駆動回路3に入力さ
れる。該画像駆動回路3は諧調データに基づき、駆動電
圧を変化させて、液晶カラー画像表示体4の各液晶素子
のねじれ量を変える。従って、光の透過量が変化し、画
像が再生される。
ここで、カラー画像表示体4の画像配列は第4図に示
す様にトライアングル構造になっている。即ち、画面左
上を基準とすると、奇数列は、RGB、偶数列は1/2画素右
へシフトしBRGの繰返しとなっている。言い換えると、
同色の画素位置は偶数列と奇数列とでは1.5画素シフト
している。従って、各色信号を順番に選択するための選
択信号13〜15の発生順序は、奇数列では、R選択信号15
・G選択信号13・B選択信号14、偶数列では、B選択信
号14・R選択信号15・G選択信号13の繰返しとなる。こ
れを実現するために、3相選択信号発生回路6は1/3分
周リングカウンタで構成されており、3本の選択信号の
内1本のみが「1」となり、前記アナログマルチプレク
サ1内の3個のアナログスイッチの1つをオンさせる。
す様にトライアングル構造になっている。即ち、画面左
上を基準とすると、奇数列は、RGB、偶数列は1/2画素右
へシフトしBRGの繰返しとなっている。言い換えると、
同色の画素位置は偶数列と奇数列とでは1.5画素シフト
している。従って、各色信号を順番に選択するための選
択信号13〜15の発生順序は、奇数列では、R選択信号15
・G選択信号13・B選択信号14、偶数列では、B選択信
号14・R選択信号15・G選択信号13の繰返しとなる。こ
れを実現するために、3相選択信号発生回路6は1/3分
周リングカウンタで構成されており、3本の選択信号の
内1本のみが「1」となり、前記アナログマルチプレク
サ1内の3個のアナログスイッチの1つをオンさせる。
また、奇数列及び偶数列の画像表示開始時に選択信号
の位相を設定するために、選択信号位相設定回路5が設
けられている。即ち、垂直期間毎に発生される垂直スタ
ート信号11により、T形フリップ・フロップ(以下、FF
と称す)21がリセットされる。その後、水平期間におけ
る画素表示開始タイミングを示す水平スタート信号10が
該FF21のクロックとして入力されるため、出力はクロッ
ク入力毎に反転し、奇数/偶数判別信号19として用いら
れる。また、前記水平スタート信号10は立下り微分回路
20へも入力されており、画素表示開始時にパルス信号を
発生する。該パルス信号はゲート22及び23に入力される
が、これらのゲートの開閉は前記FF21の出力で制御され
る。従って、奇数列ではゲート22が開き、パルス信号が
R設定信号17として前記3相選択信号発生回路6のカウ
ンタを設定し、R選択信号15のみが「1」となる。ま
た、偶数列ではゲート23が開き、パルス信号がB設定16
として同様に作動し、B選択信号14のみが「1」とな
る。また、奇数列と偶数列は1/2画素ずれているため、
選択信号13〜15の位相も画素クロック信号12の半周期分
ずれる必要があり、選択信号を発生させるための、カウ
ンタのクロック即ち、内部クロック信号18はイクスクル
ーシブオアゲート24を用いて前記奇数/偶数判別信号19
により該画素クロック信号12を反転させている。
の位相を設定するために、選択信号位相設定回路5が設
けられている。即ち、垂直期間毎に発生される垂直スタ
ート信号11により、T形フリップ・フロップ(以下、FF
と称す)21がリセットされる。その後、水平期間におけ
る画素表示開始タイミングを示す水平スタート信号10が
該FF21のクロックとして入力されるため、出力はクロッ
ク入力毎に反転し、奇数/偶数判別信号19として用いら
れる。また、前記水平スタート信号10は立下り微分回路
20へも入力されており、画素表示開始時にパルス信号を
発生する。該パルス信号はゲート22及び23に入力される
が、これらのゲートの開閉は前記FF21の出力で制御され
る。従って、奇数列ではゲート22が開き、パルス信号が
R設定信号17として前記3相選択信号発生回路6のカウ
ンタを設定し、R選択信号15のみが「1」となる。ま
た、偶数列ではゲート23が開き、パルス信号がB設定16
として同様に作動し、B選択信号14のみが「1」とな
る。また、奇数列と偶数列は1/2画素ずれているため、
選択信号13〜15の位相も画素クロック信号12の半周期分
ずれる必要があり、選択信号を発生させるための、カウ
ンタのクロック即ち、内部クロック信号18はイクスクル
ーシブオアゲート24を用いて前記奇数/偶数判別信号19
により該画素クロック信号12を反転させている。
以上の動作により、トライアングル画素配列に対す
る、アナログ・マルチプレックスが達成される。
る、アナログ・マルチプレックスが達成される。
本発明は以上説明したとおり、トライアングル画素配
列のカラー画像表示を行なう場合、3色の色信号をアナ
ログ的にマルチプレックスし、その後A/D変換し、さら
に、排他的論理和手段によって画素クロック信号の位相
を反転するため、簡単な構成で選択信号の位相をずらす
ことが可能となり、その結果、従来3個必要としたA/D
変換器が1個となり、大幅なコストダウンが計れる。さ
らに、A/D変換出力数も、1/3になり、プリント基板実装
面積の縮少も計れる。
列のカラー画像表示を行なう場合、3色の色信号をアナ
ログ的にマルチプレックスし、その後A/D変換し、さら
に、排他的論理和手段によって画素クロック信号の位相
を反転するため、簡単な構成で選択信号の位相をずらす
ことが可能となり、その結果、従来3個必要としたA/D
変換器が1個となり、大幅なコストダウンが計れる。さ
らに、A/D変換出力数も、1/3になり、プリント基板実装
面積の縮少も計れる。
第1図は、本発明のカラー画像表示回路の回路図。 第2図は第1図の動作を示すタイミングチャート図。 第3図は従来のカラー画像表示回路のブロック図。 第4図はトライアングル画素配列のカラー画像表示体の
構造図。 1……アナログ・マルチプレクサ 2……A/D変換器 3……画像駆動回路 4……カラー画像表示体 5……選択信号位相設定回路 6……3相選択信号発生回路 20……立下り微分回路 21……T形フリップ・フロップ 22、23……ゲート 24……イクスクルシーブオアゲート
構造図。 1……アナログ・マルチプレクサ 2……A/D変換器 3……画像駆動回路 4……カラー画像表示体 5……選択信号位相設定回路 6……3相選択信号発生回路 20……立下り微分回路 21……T形フリップ・フロップ 22、23……ゲート 24……イクスクルシーブオアゲート
Claims (1)
- 【請求項1】隣合う2つの水平画素群の画素配列が互い
に略1/2画素分ずれているカラー画像表示体に画像表示
をするカラー画像表示回路において、 画像信号のアナログ3原色信号を選択信号に基づいて選
択して出力する選択手段と、 該選択手段の出力をディジタル信号に変換するA/D変換
器と、 前記ディジタル信号に基づき前記画像表示体を駆動する
駆動信号を発生する駆動回路と、 画素クロック信号と前記画像信号が供給される水平画素
群の奇数番目又は偶数番目を表す信号との排他的論理和
をとる排他的論理和手段と、 該排他的論理和手段が出力するクロック信号を分周し該
分周動作に基づいて前記選択信号を発生する選択信号発
生回路とを具備し、 前記画像表示体の奇数番目の水平画素群に供給する駆動
信号となる前記画像信号を選択する場合と、前記画像表
示体の偶数番目の水平画素群に供給する駆動信号となる
前記画像信号を選択する場合とでは、前記選択信号の位
相が略1/2画素ずらされてなることを特徴とするカラー
画像表示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62234003A JP2564847B2 (ja) | 1987-09-18 | 1987-09-18 | カラー画像表示回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62234003A JP2564847B2 (ja) | 1987-09-18 | 1987-09-18 | カラー画像表示回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6477387A JPS6477387A (en) | 1989-03-23 |
JP2564847B2 true JP2564847B2 (ja) | 1996-12-18 |
Family
ID=16964032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62234003A Expired - Lifetime JP2564847B2 (ja) | 1987-09-18 | 1987-09-18 | カラー画像表示回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564847B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61282823A (ja) * | 1985-06-07 | 1986-12-13 | Sanyo Electric Co Ltd | カラ−テレビ用液晶パネル |
JPS61206996U (ja) * | 1985-06-12 | 1986-12-27 | ||
JP2556007B2 (ja) * | 1986-04-30 | 1996-11-20 | カシオ計算機株式会社 | カラ−液晶表示装置 |
-
1987
- 1987-09-18 JP JP62234003A patent/JP2564847B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6477387A (en) | 1989-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4822142A (en) | Planar display device | |
KR920009029B1 (ko) | 칼러 액정 표시 패널 구동 장치 및 방법 | |
EP0382567A2 (en) | Liquid crystal display device and driving method therefor | |
JPH11271710A (ja) | 画像表示装置 | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JPH088674B2 (ja) | 表示装置 | |
JP2556007B2 (ja) | カラ−液晶表示装置 | |
US5189407A (en) | Multi-color display system | |
JP2564847B2 (ja) | カラー画像表示回路 | |
JP2569594B2 (ja) | カラー画像表示回路 | |
US4878047A (en) | Structure of multiplex-type liquid crystal image display apparatus, and control circuit therefor | |
JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
JPS6326084A (ja) | アクティブマトリクス型画像表示装置 | |
JPH07168542A (ja) | 液晶表示装置 | |
JP2667738B2 (ja) | 映像信号処理装置 | |
JPS61288579A (ja) | 液晶テレビパネルの駆動方式 | |
JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
JP2795845B2 (ja) | 液晶パネル駆動装置 | |
JPH075732Y2 (ja) | 液晶表示データ処理回路 | |
JPH11338403A (ja) | 表示装置 | |
JP2565190B2 (ja) | 液晶表示装置 | |
JPH02211784A (ja) | 液晶表示装置 | |
JP2748201B2 (ja) | 液晶パネル駆動回路 | |
JPH0548667B2 (ja) | ||
JP2677567B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |