JP2559923B2 - 直列接続のリンクに発生するエラーを分離する方法及び装置 - Google Patents

直列接続のリンクに発生するエラーを分離する方法及び装置

Info

Publication number
JP2559923B2
JP2559923B2 JP3165047A JP16504791A JP2559923B2 JP 2559923 B2 JP2559923 B2 JP 2559923B2 JP 3165047 A JP3165047 A JP 3165047A JP 16504791 A JP16504791 A JP 16504791A JP 2559923 B2 JP2559923 B2 JP 2559923B2
Authority
JP
Japan
Prior art keywords
link
error
unit
threshold
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3165047A
Other languages
English (en)
Other versions
JPH04239948A (ja
Inventor
アンソニー、カールソン、ジュニア
アルバート、ウイリアム、ガーリガン
ウェイン、ハシンガー
ジェラルド、トーマス、モフィット
ジョーダン、エム、タイラー
ナンダカマール、ニティアナンド、テンドルカール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04239948A publication Critical patent/JPH04239948A/ja
Application granted granted Critical
Publication of JP2559923B2 publication Critical patent/JP2559923B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はネットワーク内のフォー
ルト（誤り）を分離するシステムに関し、特に直列接続
されたリンクを有するネットワークにおけるフォールト
を分離するための方法及び装置に関する。
【０００２】
【従来の技術】直列の光ファイバリンクを介してプロセ
ッサと制御ユニットを相互に接続する入力／出力（Ｉ／
Ｏ）システムは米国特許出願第０７／４２９２６７号
（出願日１９８９年１０月３０日）、同第０７／４４１
１９０号（出願日１９８９年１１月２８日）、同第０７
／５１６３８７号（出願日１９９０年４月３０日）の各
明細書に示されている。これらに示されているシステム
においては、直列光ファイバ‐ポートを有する１個以上
の交点スイッチが作動されてポート対間の静的または動
的な接続を形成し、プロセッサと、プリンタ、直接アク
セス記憶装置（ＤＡＳＤ）（例えば磁気または光ディス
クドライブ）、または磁気テープドライブのような１個
以上の周辺装置に接続される制御ユニットとの間に双方
向通信路をつくっている。
【０００３】代表的な設備では、第１リンクがプロセッ
サとスイッチを相互接続し、第２リンクがそのスイッチ
と制御ユニットを相互接続してそのプロセッサとその制
御ユニット間の接続をつくる。各リンクの長さは数キロ
メートルである。
【０００４】上記の形式のシステムでは光ファイバリン
クの一端の送信器の一つの故障モードとは急激で完全な
伝送損失の前の送られた信号量が序々に減少する現象で
ある。このシステムのプロセッサ‐制御ユニット間イン
ターフェースはビットエラーについては許容性をもつよ
うに設計されているエラー率が増加すると性能が劣化す
る。或る点を越えるエラー率により大幅な劣化が生じ
る。ビットエラー率（ＢＥＲ）しきい値プロセスは伝送
が完全に失われあるいはパフォーマンスの許容しえない
劣化が生じる前にそれらの状況を見出すように設計され
る。ビットエラー率は信号が減少すると増大する。それ
故、特定のＢＥＲしきい値となったときそのサービスを
必要とすることの表示がなされる。このシステムは劣化
した動作を続行しうるが、しきい値はシステムパフォー
マンスに僅かな影響のある点に選ばれるから、より都合
のよい時点まで保守を延期しうる。
【０００５】スイッチの動作モード（すなわち動的スイ
ッチまたは静的スイッチ）により、発信側リンクに生じ
るビットエラーの一部または全部が宛先リンクにそのス
イッチを介して伝えられる。静的スイッチはすべてのビ
ットエラーを一つのリンクから他のリンクに伝えるが、
動的スイッチはそれらエラーの一部しか伝えない。
【０００６】あるビットエラーは要素の劣化の結果とし
てではなく、システムパフォーマンスを著しく劣化させ
ない率でランダムに発生しうる。しかしながら他のエラ
ーは要素の劣化についてフォールトを示す。第１のタイ
プのエラーは、一般に周知であり本発明の範囲には属さ
ない種々の検出および修正方法により処理される。要素
の劣化により生じるものであってシステムパフォーマン
スを著しく劣化させる（システムを動作不能にする程著
しくはない）第２のタイプのエラーは劣化する要素を扱
うことによって処理されねばならない。
【０００７】
【発明が解決しようとする課題】直列接続されるリンク
を有する上記のようなシステムではフォールトが生じた
リンクを分離出来るようにすることが極めて望ましい。
しかしながらそのような明白に簡単な問題は特定のリン
ク内のフォールトをどのようにして検出するかを考える
と、明らかに解決困難である。上記のように、その検出
に使用出来るかもしれない一つの方法はしきい値エラー
率を限定し、そしてそのしきい値を越える率でエラーが
検出される場合にそれをフォールトと宣言するものであ
る。エラーが伝播しうる直列接続のリンクを有するシス
テムでは、エラーリポートがそのような複数のリンクか
ら同時に発生することがありうるから、この方法自体不
充分なものとなる。
【０００８】更に、エラーは要素の劣化によりしきい値
より低い率でソースリンクに生じうる。これらエラーは
宛先リンクに伝播するから、そのリンクでも検出され、
宛先ユニットの立場からは宛先リンクに生じたエラーと
区別出来ない。
【０００９】これらの状況において、宛先リンクの１つ
のエラーまたはそのリンク上に要素の劣化によらずにラ
ンダムに生じる少数のエラーはしきい値を越えるものと
して宛先リンクで検出される累積エラー率を変化させ
る。その結果、しきい値交差が、上記の仮定におけるよ
うにフォールトが実際にソースリンクにあっても宛先リ
ンクのフォールトに誤って属することになる。それ故、
そのような場合にソースリンクのフォールトにエラーを
正しく属させるフォールト分離システムが望まれる。
【００１０】
【課題を解決するための手段】一般に本発明は、発信ユ
ニットがデータを、中間ユニットを介して宛先ユニット
に伝送するシステムにおけるフォールトを分離するため
の方法および装置であって、この発信ユニットが第１リ
ンクにより中間ユニットに接続され、中間ユニットが第
１リンクに生じた少なくともいくつかのエラーを第２リ
ンクに伝えるように構成された、方法および装置にあ
る。本発明によれば、第１しきい値を越えるエラーは第
１リンクで検出され、第１しきい値より大きい第２しき
い値を越えるエラーは第２リンクで検出される。
【００１１】
【作用】エラーは夫々のしきい値を越えるエラーの検出
にもとづき一方または両方のリンクにおけるフォールト
に属する。詳細にはエラーは両リンクのしきい値を越え
るエラーの検出に応じて第１リンクに属する。すなわち
１本の通信パスでの連続するリンクからの複数のエラー
リポートが１個のフォールトリンクからのエラーの伝播
によるものである可能性が高いからである。エラーは、
リンクの内の１個のみにおけるしきい値を越えるエラー
の検出に応じて、しきい値を越えたリンクに属する。
【００１２】個々のエラーしきい値は、第１リンクに生
じるエラーが第１しきい値より低いとき、正常に機能す
る第２リンクに生じた付加的なエラーが第２しきい値を
越える累積エラー率（第２リンクのエラーに第１リンク
からの伝播されたエラーを加えたもの）をプッシュしな
いようなレベルにセットされるようにするとよい。これ
は第２リンクへのフォールトの誤った属性を生じさせる
第１リンクのフォールトによる望ましくないエラー結果
を回避させる。
【００１３】
【実施例】図１において、本発明を使用しうるシステム
１０は直列光ファイバリンク２０，２２，２４，２６に
より動的交点スイッチ１６と１８に接続されるホストプ
ロセッサすなわち中央処理ユニット（ＣＰＵ）１２と１
４を含む。図１には示さず、そして本発明の範囲外では
あるが、プロセッサ１２または１４は中央処理コンプレ
ックス（ＣＰＣ）の一部として複数の中央処理ユニット
を含む。一対のプロセッサ１２と１４および一対のスイ
ッチ１６と１８を図１に示しているが、夫々のタイプの
ユニットの数は本発明の本質に関する限り任意である。
プロセッサ１２はリンク２０と２２に夫々接続される一
対のリンクアダプタ１２−１と１２−２を有し、プロセ
ッサ１４はリンク２４と２６に接続する一対のリンクア
ダプタ１４−１，１４−２を有する。リンクアダプタ１
２−１，１２−２，１４−１，１４−２は、チャンネル
パス識別子（ＣＨＰＩＤ）により識別されるプロセサッ
サ１２と１４のＩ／Ｏチャンネルまたはチャンネルパス
に対応する。特定のプロセッサのチャンネルがそのチャ
ンネルサブシステム（ＣＳＳ）を補間する。
【００１４】リンク２０はプロセッサ１２のリンクアダ
プタ１２−１をスイッチ１６のリンクアダプタ１６−１
に、リンク２２はプロセッサ１２のリンクアダプタ１２
−２をスイッチ１８のリンクアダプタ１８−１に、リン
ク２４はプロセッサ１４のリンクアダプタ１４−１をス
イッチ１６のリンクアダプタ１６−２に、リンク２６は
プロセッサ１４のリンクアダプタ１４−２をスイッチ１
８のリンクアダプタ１８−２に夫々接続する。スイッチ
リンクアダプタ１６−１，１６−２，１８−１，１８−
２（並びに後述する他のスイッチリンクアダプタ）は、
プロセッサ１２と１４のリンクアダプタがプロセッサチ
ャンネルサブシステムの夫々のチャンネル（ＣＨＰＩ
Ｄ）に対応すると同様にスイッチ１６と１８の夫々のポ
ートまたはインターフェースに対応する。リンク２０−
２６の夫々はそのリンクの両端のユニットインターフェ
ース（チャンネルおよびスイッチポート）間の同時双方
向通信のための一対のファイバ光導体を含む二重リンク
である。
【００１５】スイッチ１６と１８は二重直列光ファイバ
リンク２８，３０，３２，３４により上記の記憶装置の
ような周辺装置Ｄ１−Ｄ４に関連した制御ユニット４０
と４２に接続する。かくしてリンク２８はスイッチ１６
のリンクアダプタ１６−３を制御ユニット４０のリンク
アダプタ４０−１に、リンク３０はスイッチ１６のリン
クアダプタ１６−４を制御ユニット４２のリンクアダプ
タ４２−１に、リンク３２はスイッチ１８のリンクアダ
プタ１８−３を制御ユニット４０のリンクアダプタ４０
−２に、リンク３４はスイッチ１８のリンクアダプタ４
２−２に、夫々接続する。リンクアダプタ４０−１，４
０−２，４２−１，４２−２はプロセッサ１２と１４の
リンクアダプタとスイッチ１６と１８との対応と同じに
制御ユニット４０と４２の夫々のインターフェースに対
応する。
【００１６】スイッチ１６と１８の夫々は４個のポート
のみを有するように示されているが、これらは他のユニ
ットへの接続のために更に多くのポートを有することが
出来る。一般に、スイッチ１６と１８の夫々は２ｎ個の
ポートを有し、夫々のポート対間にｎ個の二重接続をつ
くるように作動しうる。ｎを３２とすると、スイッチ１
６または１８は夫々のポート対間に３２の接続をつくる
ように作動されうるのであって全部で６４のポート対を
与える。
【００１７】スイッチ１６と１８は静的および動的であ
る二つの基本的な接続をつくることが出来る。静的接続
はポート間で伝送される特定のメッセージには無関係に
スイッチポート対間につくられる。これらポートは接続
リンクが不活性であっても接続されたままである。他
方、動的接続はポート間の特定の通信についてつくら
れ、その通信が終了すると切離される。与えられた一つ
のスイッチにおいては或るポート対が静的に接続され、
他のポート対は動的に接続される。便宜上ここでは、実
際には問題とするポート対間の接続ではあるが、一つの
スイッチを「動的」または「静的」と呼ぶ。システム１
０では一つのプロセッサと一つの制御ユニットとの間に
は夫々のタイプ（静的または動的）の、最大で１個のス
イッチ接続がある。それ故、一つのプロセッサと一つの
制御ユニットの間には最大で３個のリンクに２個のスイ
ッチ接続（夫々のタイプについて１個）を加えたものが
ある。スイッチポート間に動的接続をつくるための特定
のプロトコルは本発明の部分を形成するものではない
が、好適なプロトコルが前記米国特許出願第０７／４２
９２６７号明細書に示されている。
【００１８】システム１０のこれ以上の詳細は前記米国
特許出願第０７／４４１１９０号および第０７／５１６
３８７号の各明細書を参照されたい。
【００１９】代表的なリンクアダプタＡを図２に詳細に
示す。図２に示すように、リンクアダプタＡの送信セク
ションＴにおいて、並列８ビットライン５０上にホスト
ユニット（プロセッサ、スイッチまたは制御ユニット）
から発生されるシステムデータはエンコーダ５２に送ら
れ、このエンコーダがこの８ビットシステムデータをラ
イン５４の１０ビット並列コード化フォームに変換す
る。ここで用いられるエンコード法は米国特許第４４８
６７３９号明細書に示されている。並直列変換器５６は
このコード化データを直列ビットストリームに変換し、
ライン５８に出す。レーザまたは発光ダイオード（ＬＥ
Ｄ）のような電気‐光変換器６０がライン５８上の電気
信号を光信号に変え、それがリンクアダプタＡからリン
クＬの出口ファイバＯＦに沿って送られる。
【００２０】リンクアダプタＡの受信セクションＲでは
ホトダイオードのような光‐電気変換器６２がリンクＬ
の入口ファイバＩＦからの光信号をライン６４上の電気
信号に変換する。ライン６４に応答する直並列変換器６
６はこの直列信号をライン６８上の１０ビット並列信号
に変換する。デコーダ７０がこの１０ビット並列信号を
システムデータとして使用される８ビットフォームに変
換しそれをライン７２を介してホストユニットに送る。
【００２１】光学リンク２０−３４の内の一個における
通信はそのリンクの一端の送信器Ｔにより行われて１０
ビット文字を１ビットデータストリームに直列化し、こ
れが出口ファイバＯＦを介して送られる。他端の受信器
Ｒはその入力データストリームを１０ビット文字に変換
する。受信器Ｒはその入力データストリームを、送信器
Ｔにおける１０ビット文字の組立体とは異なる点で１０
ビット文字に分割するときこの送信器Ｔとの同期をはず
れる。文字の同期化を保証するための適当な手段は米国
特許出願第０７／２２５１０６号（出願日１９８８年７
月２６日）明細書に示されている。
【００２２】受信器Ｒの直並列変換器６６は後述するコ
ード妨害エラーの検出に応じてライン７３に第１エラー
信号を、そして同じく後述するランニングディスパリテ
ィエラーの検出に応じてライン７４に第２エラー信号を
発生する。後述するエラーバーストロジック７６はライ
ン７３と７４のエラー信号に応じてライン７８にエラー
バースト信号を発生する。しきい値ロジック８０はエラ
ーバーストライン７８に応じてそして所定のしきい値ピ
リオド内で所定数のエラーバーストが計数されるときラ
イン８２にフォールト信号を発生する。
【００２３】後述するように、エラーしきい値ロジック
８０はホストユニットにより二つのモードの内のいずれ
か一方で動作する。ホストユニットがプロセッサ１２ま
たは１４または制御ユニット４０または４２である場合
には、しきい値ロジックは時間の等しい連続した固定
（すなわち非ムービング）しきい値ピリオドの終了時に
０にリセットする。
【００２４】他方、ホストユニットがスイッチである場
合には、しきい値ロジック８０は、所定の時間を有し現
時点で終了するムービングしきい値ピリオドを用いる。
このように各エラーバーストによりエラーカウントがエ
ラーバーストの時点で増加し、そして上記所定のしきい
値ピリオドの終了により減少する。すなわち問題のエラ
ーバーストがもはやこのしきい値ピリオド内にないから
である。この異なる計数モードは、ソースおよび宛先リ
ンク対のソースリンクにあるスイッチ受信器Ｒが、宛先
リンクにフォールト信号が発生した場合に全しきい値ピ
リオドについて計数を行うようにするために用いられ
る。そのようなムービングしきい値ピリオドをインクリ
メントし計数を増減するための適当なハードウェアまた
はマイクロコード手段は当業者には明らかであるからこ
こでは述べない。
【００２５】図２のリンクアダプタＡ並びにこのシステ
ム内の他のリンクアダプタから発生するフォールト信号
８２に応答するフォールトアナライザ８４はそのフォー
ルト信号に応じて適当なフォールトメッセージを発生
し、オペレータにそのフォールトの存在と考えられるロ
ケーションを知らせる。フォールトアナライザ８４は適
当に構成することが出来、そして前記米国特許第０７／
５１６３８７号明細書に示されるようにプロセッサ１２
と１４の一方または両方に付加されるサービスプロセッ
サ（図示せず）におけるようなシステムの任意のロケー
ションに配置しうる。フォールト信号はソース受信器Ｒ
からフォールトアナライザ８４に、例えば上記米国特許
出願明細書に示されるような光ファイバリンクのような
適当な手段で経路指定される。フォールトアナライザ８
４へのフォールト信号の経路指定の詳細は本発明の範囲
外であるからここでは述べない。フォールトアナライザ
８４は入来フォールトレポートが特定の接続パスに沿っ
て直列に接続されたリンクから発生されたことを決定す
るための適当な手段を含む。この決定は予め発生された
テーブルまたは上記米国特許出願明細書に示されるよう
なリポーティングリンクアダプタとリンクの他端の“隣
り”のアダプタからの構成データからなされる。
【００２６】図４に示すように、フォールトアナライザ
８４は第１フォールトリポートを受けるとリポート拾得
ピリオドをスタートし、そのピリオド内に入る他のリポ
ートがあればそれを集める。このピリオドの終了時にア
ナライザ８４はそれらリポートを分析してそのフォール
トを一つのリンクに属させる。１ビットエラー率しきい
値のみが生じるとすると、そのしきい値に寄与するエラ
ーがそのしきい値の検出されたリンクに生じたことは明
らかである。ビットエラー率しきい値が複数の接続され
たリンクに生じたとすると、アナライザ８４により集め
られたこれらしきい値のリポートが分析されてどのリン
クにそれらビットエラーが発生したかを決定する。これ
らしきい値がプロセッサ１２または１４からの信号を受
けていた受信器Ｒで検出されたとすると、そのプロセッ
サに最も近いしきい値を検出するリンクがそれらビット
エラーに対し責任があるものとして宣言されることにな
る。これらしきい値が制御ユニット４０または４２から
発生される信号を受けていた受信器で検出されたとする
と、その制御ユニットに最も近いしきい値を検出するリ
ンクがそれらビットエラーについて責任があるものとし
て宣言されることになる。
【００２７】スイッチ１６と１８のリンクアダプタは構
成上、リンクアダプタＡと同様である。しかしながら、
入来する文字はスイッチアダプタにより直並列変換さ
れ、そして８ビットバイトにデコードされて、スイッチ
自体について意図される特殊なメッセージ（接続または
分離の要求のような）の存在を決定するが、これら文字
はそれらの本来の１０ビットエンコードフォームでスイ
ッチマトリクスを通り指向される。これら文字は意図さ
れる宛先ユニット（プロセッサまたは制御ユニット）に
達するまでそのフォームのままであり、そのときにこれ
らはシステムデータである８ビットフォームに変換され
て戻される。
【００２８】上記のように、システムデータは８ビット
バイトからなり、これらバイトは光ファイバリンク２０
−３４を介しての伝送のために１０ビット文字にエンコ
ードされる。使用される送信器Ｔと受信器Ｒ（図２）の
特性はビットストリームがほぼ同数の１と０からなるも
のであることを要件とする。一つの文字の“ディスパリ
ティ”はその文字内の１と０の数の差である。正および
負のディスパリティ数は夫々１と０の数の大きい方を意
味する。エンコーダ５２への入力バイトの夫々はディス
パリティ０（１と０の数が等しい）の１つの文字または
一方がディスパリティ＋２（０より１が２個だけ多い）
を有し、他方がディスパリティ２（１より０の数が２個
だけ多い）を有する２個の文字の一方にエンコードされ
る。“ランニングディスパリティ”は夫々の文字のディ
スパリティを加算することにより計算される。任意の文
字の終りに許されるランニングディスパリティは＋２，
−２または０のみである。それ故、エンコード中にビッ
トストリームが一つの文字の終りのランニングディスパ
リティ＋２を有するものであるとき、次の文字はディス
パリティが０または−２を有するように選ばれる。ビッ
トストリームが一つの文字の終りにランニングディスパ
リティ０を有するときには次の文字はディスパリティ０
または最後の０でないディスパリティ文字の極性とは反
対の極性を有するように選ばれる。文字を受けると、ラ
ンニングディスパリティが計算される。一つの文字の終
りでランニングディスパリティが＋２，−２または０以
外であるならば、ビットストリームにエラーが発生した
ことがわかり、ディスパリティエラーが検出される。
【００２９】一つの１０ビット文字には１０２４個のビ
ットの組合せがある。また一つの８ビットシステムデー
タバイトには２５６個のビットの組合せがある。１個の
０ディスパリティ文字または２個の非０ディスパリティ
文字が２５６個のバイトの組合せの夫々に割当てられ、
数個の制御文字が同様にその残りの内の１個または２個
の文字を割当てられる。これは約５００の割当のない、
文字の組合せが生じる。これら割当てのない文字の一つ
が生じたときコード妨害エラーが検出される。
【００３０】システム１０ではビットエラーは直接には
検出されない。これらは一般に次のエラー形式の内の１
つまたはそれ以上を生じさせる。 １． コード妨害またはディスパリティエラー（許され
たものまたは余剰の０または１以外の１０ビット文字） ２． シーケンスエラー（許された以外の順で入る文
字） ３． 周期的冗長度チェック（ＣＲＣ）エラー（リンク
２０〜３４を介して送られる各データフレームは、その
フレーム内の文字のいずれかが伝送中に変更されたかど
うかを決定するためにその終りに付加される周期的冗長
文字を有する。受信されたフレームは変更が生じたかど
うかを決定するために検査される。もしこの検査が変更
の発生を示す場合にはＣＲＣエラーの存在が宣言され
る）。
【００３１】ビットエラーは上記エラーを単独であるい
は組合せで生じさせる。或るビットエラーは許される文
字を許されない文字に変えさせて直接にコード妨害エラ
ーを発生させる。この変更される文字によりディスパリ
ティエラーが次の文字に生じる場合がある。更に或るビ
ットエラーは許される文字を他の許される文字に変える
こともある。それらの場合のいくつかにおいてはディス
パリティエラーは次の文字に生じない。周期的冗長度チ
ェックはコード妨害またはディスパリティエラーとして
検出されないフレーム伝送中のビットエラーに対する保
護のために行われる。一つの許される文字を他の許され
る文字へ変えるいくつかのビットエラーもシーケンスエ
ラーを生じる。これらの場合のいくつかにおいて、その
ビットエラーのロケーションにより、ディスパリティエ
ラーが同じく続くかあるいはＣＲＣエラーが生じる。
【００３２】予期されるエラーの主たるタイプは単一ビ
ットエラーであるから、コード妨害とディスパリティエ
ラーが優勢となる。コード妨害とディスパリティエラー
のみの計数はエラーの総体性の良好な近似となる。それ
故コード妨害とディスパリティエラーのみが本発明のシ
ステムにおけるＢＥＲしきい値法に用いられる。
【００３３】単一エラーは接近して生じる数個の関係エ
ラーを生じさせ、それが複数のカウントを生じさせる。
単一エラーは、その内部および次の文字にコード妨害を
生じさせた一つの文字の終りに生じうる。更に、ディス
パリティエラーは同一の単一エラーにより次の文字に生
じうる。単一エラーから複数のエラーカンウトが生じる
のを防ぐために、エラーバーストの次の概念を用いる。 １． エラーバーストは１以上のコード妨害またはディ
スパリティエラーが生じる一つの時間ピリオド（例えば
１〜２秒）を有する。 ２． 一つのエラーバースト内の１つのエラーのみがビ
ットエラーしきい値に向けて計数される。
【００３４】図３はこの概念を詳細に示す。ライン７３
または７４に直並列変換器６６からエラー検出信号を受
けることによりエラーバーストロジック７６（図２）は
ライン７８上の適当な信号でしきい値ロジック８０に知
らせそして直並列変換器６６による他のエラーの検出に
応じる前に一般にはしきい値ピリオド（例えば１〜２
秒）よりかなり短い所定のエラーバーストインターバル
を待つ。図３に示すエラーバーストルーチンはハードウ
ェアまたはマイクロコードのような適当な手段により実
現される。
【００３５】ＢＥＲは同期化損失が生じるとき、リンク
の故障が生じるとき、またはリンクがラインをはずれる
ときを除き、連続的に測定される。ＢＥＲが測定され続
けるとき、通過するビットの数は、特定の時間ピリオド
において既知のビット数が通るから通過するビットの数
はタイミングにより計数される。ＢＥＲしきい値測定は
所定（例えば５分）のピリオド中に生じるエラーバース
トの数を計数することにより行われる。カウントが特定
の数となると、しきい値を越えたものといえる。この特
定の数はしきい値エラーカウントと呼ばれる。この光フ
ァイバシステム１０は一般に２００メガビット／秒のデ
ータ速度を有する。５分のピリオドにおいて６×１０10
個のビットが生じる。正確に５分のピリオドは人間のフ
ァクタを考慮して好適である。
【００３６】システム１０ではすべての接続において１
０-10 のビットエラー率はシステムのパフォーマンスに
は小さな効果しか有さない。一般にこのシステムの期待
される寿命中に１０-15 のビットエラー率を越える非故
障光ファイバ接続の数は極めて少ない。従って、適当な
初期エラーしきい値は１０-10 でありうる。カウントし
きい値は、それが越えられるときエラーしきい値を越え
る確率が少なくとも９５％となるようにセットされる
（「エラーしきい値」は特定の５分ピリオド中に得られ
るカウントではなく、問題のリンクの長時間にわたる平
均エラー率を意味する）。ランダムエラーについては特
定のエラーしきい値の３倍のカウントが、長時間平均率
がこの特定のしきい値を越える確率を９５％として５分
間のピリオド中に発生しなければならない。
【００３７】５分間に１８回のエラーを発生するのが、
そのピリオドについての結果が現在のプロセスについて
一般的（エラーカウントのない１〜２秒のエラーバース
トを５分から減算しなければならないため）であるなら
ば、約３×１０-10 のエラー率となる。逆に、５分間の
ピリオドに６×１０10個のビットが生じるから、３×１
０-10 のエラー率は５分間のピリオドに平均１８個のエ
ラーが生じることになる。このシステムでは１８より小
さいカウントしきい値が便宜上選ばれ、従ってエラーし
きい値は１０-10 よりわずかに小さい（確率を９５％と
して）。しかしながらそれはしきい値プロセスの許容範
囲内である。
【００３８】システム１０では二つのリンクがスイッチ
接続を介して接続されるとき、第１リンクからスイッチ
に入るエラーのいくつか（動的接続の場合）またはすべ
て（静的接続の場合）が第２リンクに通る。従ってプロ
セッサ１２と１４および制御ユニット４０と４２の受信
器Ｒは１５エラーバースト／５分ピリオドにセットされ
たカウントしきい値を有するが、スイッチ１６と１８の
受信器は１２エラーバースト／任意５分ピリオドにセッ
トされたカウントしきい値を有する。スイッチ受信器に
ついてのカウントしきい値はチャンネルおよび制御ユニ
ット受信器のそれらとは異なる値にセットされて、カウ
ントしきい値かをソースリンクからのエラー伝播により
非故障宛先リンクにおいてのみ越えるようにする。
【００３９】その理由を、プロセッサ１２のリンクアダ
プタ１２−１から発生されたメッセージがスイッチ１６
のリンクアダプタ１６−１，１６−３を通じてリンク２
０と２８を介して制御ユニット４０のリンクアダプタ４
０−１に送られるものと仮定した次の例について更に説
明する。更に、スイッチポート間の接続が静的接続であ
ってそれらリンクが不活性となった後にそのままとなる
ものと仮定する。
【００４０】カウントしきい値がリンク２０のスイッチ
側（アダプタ１６−１）とリンク２８の制御ユニット側
（アダプタ４０−１）の両方で１５にセットされたとす
れば、スイッチ１６がリンク２０からそのリンクについ
てのカウントしきい値を越えることなく５分間のピリオ
ドにおいて１４個のエラーを受ける（そして通す）こと
が可能となってしまう。しかもそのピリオドにおけるリ
ンク２８上の単一ランダムエラーはそのカウントしきい
値をリンク２８において越えてしまう。その結果、フォ
ールトは、リンク２０に生じたにかかわらずリンク２８
に誤って割当てられてしまう。エラーの伝播のためリン
ク２０と２８の両方でカウントしきい値を越えることは
許容出来ないが、カウントしきい値を１個のエラーを有
するリンク２８でのみ越えるべきでない。
【００４１】夫々１２と１５にセットされたリンク２０
と２８（仮定される通信の方向について）のカウントし
きい値では、リンク２８とそれに関連するアダプタ１６
−３と４０−１はリンク２０のカウントしきい値を越え
ることなくリンク２８のカウントしきい値を越えるには
少なくとも４個のエラーを発生しなければならない。一
つのリンクが１０-12 のビットエラー率（ＢＥＲ）で動
作しているとすれば、そのリンクの５分間のピリオドに
ついての平均エラー数は０．０６である。そのレベルあ
るいはそれより低いレベルで動作するリンクが５分間に
４個のエラーを発生することは殆どありえない。それ
故、リンク２８のカウント４は、そのリンクが１０-10
のエラーしきい値には達しないが、１０-12 のエラー率
を大きく越えることを示している。そのような事象の組
合せが生じることはまれであるが、生じたときには４個
のエラーを発生しているリンク２８を修理すべきであ
る。
【００４２】スイッチ１６のアダプタ１６−１について
のカウントしきい値もリンク２０（上記の例で）に対し
保守を行うべき時点を知らせる。カウントしきい値１２
となるときエラー率７×１０-11 が生じる確率は９５％
より大である（１０-10 のエラー率の確率はこれよりい
く分小さい）。７×１０-11 のエラー率は７０，０００
×３σ寿命エラー率であり、それ故このリンクは保守を
受けるべきである。スイッチ受信器Ｒは任意の５分間、
すなわち上記のムービングしきい値ピリオドにしきい値
カウントとなったことを検出しなければならない。この
エラー計数プロセスはリセットされ、オフライン条件の
ときあるいはリンクの故障が認められなくなるときに再
スタートする。ユニットの電源が入っていれば、そして
ほぼ再初期化される時点でオフライン条件となり、それ
故エラー計数プロセスがリセットされ、その時点で再ス
タートする。
【００４３】同様に、プロセッサ１２と１４および制御
ユニット４０と４２に関連するアダプタはオフライン条
件（電源接続および再初期化を含む）のあるときまたは
リンクの故障が認められなくなったとき、このエラー計
数プロセスをリセットし再スタートする。更に上記のよ
うに、プロセッサ１２と１４および制御ユニット４０と
４２は夫々その５分間タイマーのタイムアップ後にカウ
ントしきい値を越えていなくてもエラー計数プロセスを
再スタートする。
【００４４】これまで重ねて述べたようにプロセッサチ
ャンネルまたは制御ユニットは夫々の５分間の計数ピリ
オドの終りにビットエラー計数プロセスをリセットし再
スタートしうるがスイッチはそうでない。ビットエラー
率しきい値プロセスのリセットと再スタートの異なる目
安は、ビットエラー率しきい値が、スイッチによりエラ
ーが伝播されるときしきい値を実際に越えるエラーのあ
るリンクで確実に検出されるようにすることである。こ
の目安の差により、エラー率の低いリンクについてビッ
トエラー率しきい値を検出するに充分なエラーをスイッ
チが伝播する５分間のピリオドにおいて、そのスイッチ
がビットエラーしきい値も検出することになる。このた
めにスイッチは任意の５分間ピリオドにおいて生じるし
きい値を検出出来ねばならない。
【００４５】スイッチは動的接続をつくるために用いら
れる時一方の側からビットエラーのすべてを他方に伝播
させないから、そのスイッチの他方の側のリンクで検出
されるべきしきい値１５について充分なエラーを伝播し
つつ一つのリンクのしきい値１２のエラーを検出しない
ことは殆どあり得ない。任意の５分間ピリオドにおいて
しきい値１２を検出するという制限により、動的スイッ
チはスイッチの他方の側のリンクで検出されるべき充分
なエラーを伝播するときにしきい値を検出することにな
る。
【００４６】プロセッサチャンネルと制御ユニットの拘
束条件は比較的ゆるい。リンクのエラー率が１０-10 を
越えるならばそれは検出される。このシステムは僅かな
劣化を伴うかいぜんとして動作するから、時間的な緊急
性はない。
【００４７】しきい値点を変えることはシステムによっ
ては望ましいことである。これはしきい値ピリオドを変
えることで容易に可能である。この時間ピリオドは５分
から５００分まで変化しうるのであり、それによりエラ
ーしきい値（確率９５％）を１０-10 から１０-12 にあ
るいはその間の任意の値に変えることが出来る。
【００４８】以上述べた概念は、ソースユニットが３以
上の直列リンクにより宛先ユニットに結合されるシステ
ムに容易に適用しうる。一般に２個のエンドユニット
が、ｎ個の中間ユニットとｎ＋１個のリンクをユニット
間に含むパスに沿って互いに接続される。複数の連続す
るリンクからフォールトリポートが入ると、そのフォー
ルトは、複数のエラーが１つのフォールトリンクからの
エラーの伝播によるものであることが殆どであるから、
そのソースユニットに最も近い、リポートを行っている
リンクに属するものとされる。単一のフォールトリポー
トが入ればそのフォールトは明らかにそれをリポートす
るリンクに属するものとしうる。非連続リンクまたは一
つのパスに沿ったリンク群からフォールトリポートが入
れば、夫々のリンクは別々に分析される。すなわち、伝
播確率が有効に排除されているからである。２リンクの
例におけるように、低いしきい値カウントは静的スイッ
チ（あるいはビットエラーを伝播する任意の他のユニッ
ト）の宛先側ではなくソース側で用いられて、単一のフ
ォールトリポートがエラーの伝播のために正常に機能し
ているユニットから発生しないようにする。
【図面の簡単な説明】
【図１】本発明を使用しうる直列相互接続されたユニッ
トからなるシステムを示す図。
【図２】図１のプロセッサの内の１個についてのリンク
アダプタを示す図。
【図３】図２のシステムのエラーバーストロジックの動
作を示すフローチャート。
【図４】図２のフォールトアナライザの動作を示すフロ
ーチャート。
【符号の説明】
１０ システム １２，１４ ホストプロセッサ（ＣＰＵ） １６，１８ 動的交点スイッチ ２０，２２，２４，２６，２８，３０，３２，３４ 光
ファイバリンク １２−１，１２−２，１４−１，１４−２，１６−１，
１６−２，１８−１，１８−２ リンクアダプタ ４０，４２ 制御ユニット ５２ エンコーダ ５６ 並直列変換器 ６０ 電気‐光変換器 ６２ 光‐電気変換器 ６６ 直並列変換器 ７６ エラーバーストロジック ８０ エラーしきい値ロジック ８４ フォールトアナライザ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルバート、ウイリアム、ガーリガン アメリカ合衆国ニューヨーク州、ワッピ ンガース、フォールズ、ブライアン、ロ ード、30 (72)発明者 ウェイン、ハシンガー アメリカ合衆国ニューヨーク州、エンド ウェル、アルパイン、ドライブ、3717 (72)発明者 ジェラルド、トーマス、モフィット アメリカ合衆国カリフォルニア州、サン ノゼ、コールビル、ドライブ、341 (72)発明者 ジョーダン、エム、タイラー アメリカ合衆国ニューヨーク州、ポーキ プシー、ロレイン、ブールバード、17 (72)発明者 ナンダカマール、ニティアナンド、テン ドルカール アメリカ合衆国ニューヨーク州、ワッピ ンガース、フォールズ、サブラ、レー ン、18

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】第１リンクを通じて中間ユニットに接続さ
    れたソースユニットが第２リンクを通じて上記中間ユニ
    ットに接続された宛先ユニットに上記中間ユニットを介
    してデータを伝送するようになっており、上記中間ユニ
    ットが上記第１リンク上の少なくともいくつかのエラー
    を上記第２リンクに伝播させるようにしたシステムにお
    いて、 (a) 第１しきい値を越える上記第１リンク上のエラー
    の発生を検出するステップ、 (b) 上記第１しきい値より大きい第２しきい値を越え
    る上記第２リンク上のエラーの発生を検出するステッ
    プ、及び (c) 上記両しきい値を越える上記両エラーの検出にも
    とづき上記リンクに上記両エラーを属させるステップを
    含んでいる、直列接続のリンクに発生するエラーを分離
    する方法。
  2. 【請求項２】前記両エラーは前記リンクの両方での前記
    しきい値を越えるエラーの検出に応じて前記第１リンク
    に前記エラーを属させる請求項１の方法。
  3. 【請求項３】前記エラーを、前記リンクの内の一方のみ
    のしきい値を越えるエラーの検出に応じて、そのしきい
    値を越えたリンクに属させる請求項１の方法。
  4. 【請求項４】前記送られるデータは文字ストリームから
    なり、それからの或る文字は許されず、前記検出ステッ
    プの夫々は対応するリンク上の許されない文字の発生を
    検出するステップを含んでいる請求項１の方法。
  5. 【請求項５】前記送られるデータは夫々関連ディスパリ
    ティを有する文字のストリームからなり、前記検出ステ
    ップの夫々は対応するリンクで送信される上記文字の累
    積ディスパリティを決定するステップを含んでいる請求
    項１の方法。
  6. 【請求項６】前記検出ステップの夫々は予定のピリオド
    内に生じるエラーの数を計数するステップを含んでいる
    請求項１の方法。
  7. 【請求項７】前記検出ステップの夫々は１個以上のエラ
    ーの生じるピリオドより短い予定の時間のインターバル
    の数をカウントするステップを含んでいる請求項６の方
    法。
  8. 【請求項８】前記第１ステップは現在の予定のピリオド
    内で前記第１リンクに生じるエラーの数のランニングカ
    ウントを維持するステップを含んでいる請求項１の方
    法。
  9. 【請求項９】前記リンクの夫々は前記ソースユニットに
    近いソースエンドと前記宛先ユニットに近い宛先エンド
    を有し、前記エラーが上記リンクの上記宛先エンドで検
    出される請求項１の方法。
  10. 【請求項１０】前記システムはスイッチングユニットを
    介して装置制御ユニットに接続される少なくとも１個の
    処理ユニットを含み、上記処理ユニットと上記スイッチ
    ングユニットおよび上記スイッチングユニットと上記制
    御ユニットは夫々のリンクで相互に接続される請求項１
    の方法。
  11. 【請求項１１】第１リンクを通じて中間ユニットに接続
    されたソースユニットが第２リンクを通じて上記中間ユ
    ニットに接続された宛先ユニットに上記中間ユニットを
    介してデータを伝送するようになっており、上記中間ユ
    ニットが上記第１リンク上の少なくともいくつかのエラ
    ーを上記第２リンクに伝播させるようにしたシステムに
    おいて、 (a) 第１しきい値を越える上記第１リンク上のエラー
    の発生を検出する手段、 (b) 上記第１しきい値より大きい第２しきい値を越え
    る上記第２リンク上のエラーの発生を検出する手段、及
    び (c) 上記検出手段に応答して上記エラーを上記リンク
    に属させる手段を備えた、直列接続のリンクに発生する
    エラーを分離する装置。
  12. 【請求項１２】前記検出手段の夫々は所定のピリオド内
    に発生するエラーの数をカウントする手段を含んでい
    る、請求項１１の装置。
  13. 【請求項１３】前記検出手段の夫々は１個以上のエラー
    の生じるピリオドより短い所定の時間ピリオドの数をカ
    ウントする手段を含んでいる請求項１１の装置。
  14. 【請求項１４】前記リンクの夫々は前記ソースユニット
    に近いソースエンドと前記宛先ユニットに近い宛先エン
    ドを有し、前記検出手段は前記リンクの上記宛先ユニッ
    トに配置されている請求項１１の装置。
  15. 【請求項１５】前記システムはスイッチングユニットを
    介して装置制御ユニットに接続される少なくとも１個の
    処理ユニットを含み、上記処理ユニットと上記スイッチ
    ングユニットおよび上記スイッチングユニットと上記制
    御ユニットは夫々のリンクで相互に接続されている請求
    項１１の装置。
  16. 【請求項１６】第１リンクを通じて中間ユニットに接続
    されたソースユニットが第２リンクを通じて上記中間ユ
    ニットに接続された宛先ユニットに上記中間ユニットを
    介してデータを伝送するようになっており、上記中間ユ
    ニットが上記第１リンク上の少なくともいくつかのエラ
    ーを上記第２リンクに伝播させるようにしたシステムに
    おいて、 (a) 第１しきい値を越える上記第１リンク上のエラー
    の発生を検出するステップ、 (b) 第２しきい値を越える上記第２リンク上のエラー
    の発生を検出するステップ、 (c) 上記リンクの両方における上記しきい値を越える
    エラーの検出に応じて上記第１リンクに上記エラーを属
    させるステップ、及び (d) 上記リンクの一方のみでの上記しきい値を越える
    エラーの検出に応じて、 そのしきい値を越えた上記エラーを上記リンクに属させ
    るステップとを含んでいる、直列接続のリンクに発生す
    るエラーを分離する方法。
  17. 【請求項１７】前記送られるデータは文字ストリームか
    らなり、それからの或る文字は許されず、前記検出ステ
    ップの夫々は対応するリンク上の許されない文字の発生
    を検出するステップを含んでいる請求項１６の方法。
  18. 【請求項１８】前記送られるデータは夫々関連するディ
    スパリティを有する文字のストリームからなり、前記検
    出ステップの夫々は対応するリンクで送信される上記文
    字の累積ディスパリティを決定するステップを含んでい
    る請求項１６の方法。
  19. 【請求項１９】前記検出ステップの夫々は予定のピリオ
    ド内に生じるエラーの数を計数するステップを含んでい
    る請求項１６の方法。
  20. 【請求項２０】前記検出ステップの夫々は１個以上のエ
    ラーの生じるピリオドより短い所定の時間のインターバ
    ルの数をカウントするステップを含んでいる請求項１９
    の方法。
JP3165047A 1990-09-04 1991-06-10 直列接続のリンクに発生するエラーを分離する方法及び装置 Expired - Lifetime JP2559923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57740390A 1990-09-04 1990-09-04
US577403 1990-09-04

Publications (2)

Publication Number Publication Date
JPH04239948A JPH04239948A (ja) 1992-08-27
JP2559923B2 true JP2559923B2 (ja) 1996-12-04

Family

ID=24308563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3165047A Expired - Lifetime JP2559923B2 (ja) 1990-09-04 1991-06-10 直列接続のリンクに発生するエラーを分離する方法及び装置

Country Status (3)

Country Link
US (1) US5299201A (ja)
EP (1) EP0474384A3 (ja)
JP (1) JP2559923B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535335A (en) * 1992-12-22 1996-07-09 International Business Machines Corporation Method and system for reporting the status of an aggregate resource residing in a network of interconnected real resources
US5519830A (en) * 1993-06-10 1996-05-21 Adc Telecommunications, Inc. Point-to-multipoint performance monitoring and failure isolation system
US5459731A (en) * 1993-06-24 1995-10-17 National Semiconductor Corporation Link error monitoring
JP2888100B2 (ja) * 1993-08-06 1999-05-10 富士通株式会社 データ伝送系のバックアップ試験方式
US6334219B1 (en) 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
USRE42236E1 (en) 1995-02-06 2011-03-22 Adc Telecommunications, Inc. Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing
US7280564B1 (en) 1995-02-06 2007-10-09 Adc Telecommunications, Inc. Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing
US5631909A (en) * 1995-05-31 1997-05-20 Quantum Corporation Method and apparatus for determining burst errors in an error pattern
US5768261A (en) * 1996-06-25 1998-06-16 Mci Communications Corporation System and method for identifying the technique used for far-end performance monitoring of a DS1 at a customer service unit
US5845062A (en) * 1996-06-25 1998-12-01 Mci Communications Corporation System and method for monitoring network elements organized in data communication channel groups with craft interface ports
US5864608A (en) * 1996-06-26 1999-01-26 Mci Communications Corporation System and method for formatting performance data in a telecommunications system
US5913036A (en) * 1996-06-28 1999-06-15 Mci Communications Corporation Raw performance monitoring correlated problem alert signals
US6072777A (en) * 1996-06-28 2000-06-06 Mci Communications Corporation System and method for unreported root cause analysis
US5704036A (en) * 1996-06-28 1997-12-30 Mci Communications Corporation System and method for reported trouble isolation
US5796723A (en) * 1996-06-28 1998-08-18 Mci Communications Corporation System and method for end-to-end threshold setting
US5864662A (en) * 1996-06-28 1999-01-26 Mci Communication Corporation System and method for reported root cause analysis
US5787074A (en) * 1996-06-28 1998-07-28 Mci Communications Corporation System and method for monitoring point activation
US5784359A (en) * 1996-06-28 1998-07-21 Mci Communications Corporation System and method for unreported trouble isolation
US5768255A (en) * 1996-06-28 1998-06-16 Mci Communications Corporation System and method for monitoring point identification
US5778184A (en) * 1996-06-28 1998-07-07 Mci Communications Corporation System method and computer program product for processing faults in a hierarchial network
US6052722A (en) * 1997-03-07 2000-04-18 Mci Communications Corporation System and method for managing network resources using distributed intelligence and state management
US5907566A (en) * 1997-05-29 1999-05-25 3Com Corporation Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
US6285659B1 (en) * 1997-09-10 2001-09-04 Level One Communications, Inc. Automatic protocol selection mechanism
US6944657B1 (en) 1997-09-22 2005-09-13 Mci Communications Corporation Automatic network synchronization of the network configuration with the management information database
US6301637B1 (en) * 1998-06-08 2001-10-09 Storage Technology Corporation High performance data paths
US6265971B1 (en) 1999-04-09 2001-07-24 Simplex Time Recorder Company Fiber-sync communications channel
US6295614B1 (en) * 2000-03-02 2001-09-25 Corning Incorporated Apparatus for estimating bit error rate by sampling in WDM communication system
US6691167B2 (en) * 2002-01-28 2004-02-10 Acterna Llc Method and apparatus for network problem segment isolation
GB2445336B (en) 2005-11-04 2010-12-08 Nec Corp Wireless communication system and method of controlling a transmission power
US8186891B2 (en) * 2006-08-04 2012-05-29 Emcore Corporation Embedded parametric monitoring of optoelectronic modules
US20080031576A1 (en) * 2006-08-04 2008-02-07 Hudgins Clay E Embedded parametric monitoring of optoelectronic modules
US10216523B2 (en) 2015-07-17 2019-02-26 General Electric Company Systems and methods for implementing control logic

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882456A (en) * 1972-01-26 1975-05-06 Nippon Electric Co Fault-detecting system for a multi-channel relay system
US4380067A (en) * 1981-04-15 1983-04-12 International Business Machines Corporation Error control in a hierarchical system
US4490817A (en) * 1982-12-13 1984-12-25 At&T Bell Laboratories Packet error rate measurements by distributed controllers
CA1205561A (en) * 1983-03-11 1986-06-03 Kiichi Yamashita Method of searching fault locations in digital transmission line
US4713810A (en) * 1985-09-19 1987-12-15 Gte Sprint Communications Corp. Diagnostic technique for determining fault locations within a digital transmission system
US4710924A (en) * 1985-09-19 1987-12-01 Gte Sprint Communications Corp. Local and remote bit error rate monitoring for early warning of fault location of digital transmission system
US4891812A (en) * 1985-12-09 1990-01-02 Motorola, Inc. Method and apparatus for selecting a digital signal from a plurality of digital signals
US4730313A (en) * 1986-08-18 1988-03-08 Racal Data Communications Inc. Access circuit diagnostics for integrated services digital network
US4769761A (en) * 1986-10-09 1988-09-06 International Business Machines Corporation Apparatus and method for isolating and predicting errors in a local area network
EP0286744A1 (en) * 1987-04-14 1988-10-19 Hewlett-Packard Limited Detection of digital signal error rates
US4881230A (en) * 1987-10-05 1989-11-14 Ibm Corporation Expert system for processing errors in a multiplex communications system
US4817092A (en) * 1987-10-05 1989-03-28 International Business Machines Threshold alarms for processing errors in a multiplex communications system
DE3900808C2 (de) * 1989-01-13 1994-03-17 Ant Nachrichtentech Verfahren zum Überwachen der Funktion von Bitfehlererkennungsschaltungen

Also Published As

Publication number Publication date
JPH04239948A (ja) 1992-08-27
US5299201A (en) 1994-03-29
EP0474384A2 (en) 1992-03-11
EP0474384A3 (en) 1993-03-31

Similar Documents

Publication Publication Date Title
JP2559923B2 (ja) 直列接続のリンクに発生するエラーを分離する方法及び装置
US5504611A (en) Apparatus for repowering and monitoring serial links
EP0334510B1 (en) FDDI bit error rate tester
US20060083511A1 (en) Network tap module
US5535035A (en) Optical fiber ring communications system and communications method
EP0957646A1 (en) High-speed facility protection in a digital telecommunications system
EP0675620B1 (en) Parallel data transmission unit using byte error correcting code
KR940006365A (ko) 자동 보호 스위칭을 실행하는 분배 제어 방법 및 장치
US4700344A (en) Processor overrun circuit
JP5006351B2 (ja) データエラー報告を実現するための方法およびデバイス
EP2031777B1 (en) Light emitter controlling
CA2421545A1 (en) Multiplex transmission system for reporting alert information to the conversion device on the receiving side without using a dedicated frame
US20080168302A1 (en) Systems and methods for diagnosing faults in a multiple domain storage system
JP2692472B2 (ja) データ転送制御システム
US6415412B2 (en) Signal used in the transmission of data in a communication system
KR20060071086A (ko) 이더넷 링크 이중화 시스템 및 그의 절체 제어 방법과 그에따른 수신 장치
JP3497435B2 (ja) データ伝送誤り監視システム、データ送信装置、データ受信装置およびデータ伝送誤り監視方法
GB1558903A (en) Systems for duplicating digital transmission channels
JPS6278935A (ja) 中継伝送路監視方式
JP3326760B2 (ja) 光伝送路の監視方法及び監視システム
JP2947311B2 (ja) リング形通信システムにおける子局監視システム
JP3091336B2 (ja) 伝送路制御方式
JPH037439A (ja) ディジタル通信回線の監視方式
JPH07111493A (ja) ディジタル中継伝送方式
JPS6298837A (ja) 光デイジタル伝送路の障害監視方式