JP2555720Y2 - データスライサ - Google Patents
データスライサInfo
- Publication number
- JP2555720Y2 JP2555720Y2 JP8673091U JP8673091U JP2555720Y2 JP 2555720 Y2 JP2555720 Y2 JP 2555720Y2 JP 8673091 U JP8673091 U JP 8673091U JP 8673091 U JP8673091 U JP 8673091U JP 2555720 Y2 JP2555720 Y2 JP 2555720Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- value
- voltage shift
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、データ伝送システムに
おける検波信号をデジタル信号に変換するデータスライ
サに関するものである。
おける検波信号をデジタル信号に変換するデータスライ
サに関するものである。
【０００２】
【従来の技術】この種のデータスライサとして、本考案
者は検波信号の周波数変動の影響を軽減することのでき
るデータスライサを提案（実願平３−６６８１５号）し
た。図４において、符号１１はローパスフィルタを示し
ている。このローパスフィルタ１１は、データ伝送シス
テムにおける検波信号を受けて変調信号成分のみを通過
させて電圧比較器１２に与える。また、ローパスフィル
タ１１からの出力信号は、極大電圧値検出回路１３と極
小電圧値検出回路１４に与えられる。極大電圧値検出回
路１３は、ローパスフィルタ１１を通過した検波信号の
極大電圧値を検出するものである。極小電圧値検出回路
１４は、ローパスフィルタ１１を通過した検波信号の極
小電圧値を検出するものである。極大電圧値検出回路１
３からの極大電圧値と極小電圧値検出回路１４からの極
小電圧値は、基準電圧値生成回路１５に与えられる。こ
の基準電圧値生成回路１５は、極大電圧値と極小電圧値
との平均値を計算して基準電圧値として基準電圧値保持
回路１６に与える。
者は検波信号の周波数変動の影響を軽減することのでき
るデータスライサを提案（実願平３−６６８１５号）し
た。図４において、符号１１はローパスフィルタを示し
ている。このローパスフィルタ１１は、データ伝送シス
テムにおける検波信号を受けて変調信号成分のみを通過
させて電圧比較器１２に与える。また、ローパスフィル
タ１１からの出力信号は、極大電圧値検出回路１３と極
小電圧値検出回路１４に与えられる。極大電圧値検出回
路１３は、ローパスフィルタ１１を通過した検波信号の
極大電圧値を検出するものである。極小電圧値検出回路
１４は、ローパスフィルタ１１を通過した検波信号の極
小電圧値を検出するものである。極大電圧値検出回路１
３からの極大電圧値と極小電圧値検出回路１４からの極
小電圧値は、基準電圧値生成回路１５に与えられる。こ
の基準電圧値生成回路１５は、極大電圧値と極小電圧値
との平均値を計算して基準電圧値として基準電圧値保持
回路１６に与える。
【０００３】また、ローパスフィルタ１１からの出力信
号は、トーンデコーダ１７に与えられる。同期データ伝
送システムにおける検波信号は、図５に示すように、同
期をとるためのリファレンスデータＲＤと、これの後に
続くデータフレームＤＦとからなる。トーンデコーダ１
７は、検波信号のリファレンスデータＲＤを検出して保
持指令信号を所定時間のみ発生して基準電圧値保持回路
１６に与える。この基準電圧値保持回路１６は、トーン
デコーダ１７からの保持指令信号を受けている時に基準
電圧値生成回路１５が生成する基準電圧値を保持する。
電圧比較器１２は、検波信号と基準電圧値保持回路１６
が保持している基準電圧値とを比較してデジタル信号を
発生する。
号は、トーンデコーダ１７に与えられる。同期データ伝
送システムにおける検波信号は、図５に示すように、同
期をとるためのリファレンスデータＲＤと、これの後に
続くデータフレームＤＦとからなる。トーンデコーダ１
７は、検波信号のリファレンスデータＲＤを検出して保
持指令信号を所定時間のみ発生して基準電圧値保持回路
１６に与える。この基準電圧値保持回路１６は、トーン
デコーダ１７からの保持指令信号を受けている時に基準
電圧値生成回路１５が生成する基準電圧値を保持する。
電圧比較器１２は、検波信号と基準電圧値保持回路１６
が保持している基準電圧値とを比較してデジタル信号を
発生する。
【０００４】
【考案が解決しようとする課題】従来のデータスライサ
は、トーンデコーダ１７の性能によって十分な長さの同
期符号が必要であるが、伝送量に対し伝送容量に余裕が
なく、同期符号を十分とれない、または、同歩式で同期
符号が無い場合、従来の方式は使用することが困難とな
る。 上記の問題点に鑑み、本考案の課題は適切なスライ
ス電圧を発生させるまでの応答速度が短くデータの形式
にかかわらず適切な電圧を保持し歪みの少ないシリアル
データを発生させることのできるデータスライサを提供
することにある。
は、トーンデコーダ１７の性能によって十分な長さの同
期符号が必要であるが、伝送量に対し伝送容量に余裕が
なく、同期符号を十分とれない、または、同歩式で同期
符号が無い場合、従来の方式は使用することが困難とな
る。 上記の問題点に鑑み、本考案の課題は適切なスライ
ス電圧を発生させるまでの応答速度が短くデータの形式
にかかわらず適切な電圧を保持し歪みの少ないシリアル
データを発生させることのできるデータスライサを提供
することにある。
【０００５】
【課題を解決するための手段】本考案によるデータスラ
イサは、検波信号の最大値を検出するための最大値検出
部と、前記検波信号の最小値を検出するための最小値検
出部と、前記最大値検出部の出力電圧にもとづいて前記
最小値検出部のとるべき最小値を設定するための電圧シ
フトダウン部と、前記最小値検出部の出力電圧にもとづ
いて前記最大値検出部のとるべき最大値を設定するため
の電圧シフトアップ部と、前記電圧シフトダウン部及び
前記電圧シフトアップ部の出力にもとづいて前記検波信
号をスライスしてスライスされたシリアルデータを出力
するための回路とを具備することを特徴とする。
イサは、検波信号の最大値を検出するための最大値検出
部と、前記検波信号の最小値を検出するための最小値検
出部と、前記最大値検出部の出力電圧にもとづいて前記
最小値検出部のとるべき最小値を設定するための電圧シ
フトダウン部と、前記最小値検出部の出力電圧にもとづ
いて前記最大値検出部のとるべき最大値を設定するため
の電圧シフトアップ部と、前記電圧シフトダウン部及び
前記電圧シフトアップ部の出力にもとづいて前記検波信
号をスライスしてスライスされたシリアルデータを出力
するための回路とを具備することを特徴とする。
【０００６】
【作用】このような構成により、電圧シフトダウン部で
は最大値検出部の出力を所定値だけ低下させて最小値検
出部に対する疑似最小値を設定する。電圧シフトアップ
部では最小値検出部の出力を所定値だけ上昇させて最大
値検出部に対する疑似最大値を設定する。検波信号のレ
ベルが急激に立下がった場合には、最大値検出部の出力
を電圧シフトアップ部へ供給する。一方、検波信号のレ
ベルが急激に立上がった場合には、電圧シフトダウン部
の出力を最小値検出部に供給する。
は最大値検出部の出力を所定値だけ低下させて最小値検
出部に対する疑似最小値を設定する。電圧シフトアップ
部では最小値検出部の出力を所定値だけ上昇させて最大
値検出部に対する疑似最大値を設定する。検波信号のレ
ベルが急激に立下がった場合には、最大値検出部の出力
を電圧シフトアップ部へ供給する。一方、検波信号のレ
ベルが急激に立上がった場合には、電圧シフトダウン部
の出力を最小値検出部に供給する。
【０００７】
【実施例】図１、図２を参照して本考案の実施例につい
て説明する。検波器１はデータ伝送信号を受けて検波信
号Ｓａを出力する。ローパスフィルタ２は検波信号Ｓａ
を受けて低域のみを通過させてフィルタ信号Ｓｂを出力
する。最大値検出部３は、フィルタ信号Ｓｂの最大値を
検出するための最大値検出器３１とコンデンサ３２とを
含む。最小値検出部４は、フィルタ信号Ｓｂの最小値を
検出するための最小値検出器４１とコンデンサ４２とを
含む。
て説明する。検波器１はデータ伝送信号を受けて検波信
号Ｓａを出力する。ローパスフィルタ２は検波信号Ｓａ
を受けて低域のみを通過させてフィルタ信号Ｓｂを出力
する。最大値検出部３は、フィルタ信号Ｓｂの最大値を
検出するための最大値検出器３１とコンデンサ３２とを
含む。最小値検出部４は、フィルタ信号Ｓｂの最小値を
検出するための最小値検出器４１とコンデンサ４２とを
含む。
【０００８】電圧シフトダウン部５は、最大値検出部３
と接続した電圧シフトダウン回路５１とこの出力を最小
値検出部４に接続するための抵抗器５２及びダイオード
５３とを含む。電圧シフトダウン部５は、最大値検出部
３の出力（ｃ点）にもとづいて最小値検出部４のとるべ
き最小値をｅ点に設定するためのものである。電圧シフ
トアップ部６は、最小値検出部４と接続した電圧シフト
アップ回路６１と最大値検出部３の出力と電圧シフトア
ップ回路６１の出力とを結ぶ抵抗器６２及びダイオード
６３とを含む。電圧シフトアップ部６は、最小値検出部
４の出力（ｄ点）にもとづいて最大値検出部３のとるべ
き最大値をｆ点に設定するためのものである。ダイオー
ド５３のカソードとダイオード６３のアノードとの間に
は抵抗器７が接続されている。
と接続した電圧シフトダウン回路５１とこの出力を最小
値検出部４に接続するための抵抗器５２及びダイオード
５３とを含む。電圧シフトダウン部５は、最大値検出部
３の出力（ｃ点）にもとづいて最小値検出部４のとるべ
き最小値をｅ点に設定するためのものである。電圧シフ
トアップ部６は、最小値検出部４と接続した電圧シフト
アップ回路６１と最大値検出部３の出力と電圧シフトア
ップ回路６１の出力とを結ぶ抵抗器６２及びダイオード
６３とを含む。電圧シフトアップ部６は、最小値検出部
４の出力（ｄ点）にもとづいて最大値検出部３のとるべ
き最大値をｆ点に設定するためのものである。ダイオー
ド５３のカソードとダイオード６３のアノードとの間に
は抵抗器７が接続されている。
【０００９】電圧シフトダウン部５、電圧シフトアップ
部６の出力にはそれぞれ抵抗器８，９が接続され、これ
らの抵抗器８，９の共通接続部が２値化回路１０に接続
されている。２値化回路１０は、ローパスフィルタ２か
らのフィルタ信号を、上記共通接続部からの信号にもと
づいてスライスしてスライスされたシリアルデータＳｈ
を出力するためのものである。
部６の出力にはそれぞれ抵抗器８，９が接続され、これ
らの抵抗器８，９の共通接続部が２値化回路１０に接続
されている。２値化回路１０は、ローパスフィルタ２か
らのフィルタ信号を、上記共通接続部からの信号にもと
づいてスライスしてスライスされたシリアルデータＳｈ
を出力するためのものである。
【００１０】次に、動作について説明する。本回路にお
いては、電圧シフトダウン部５は最大値検出部３の出力
を１Ｖ低下させて疑似最小値をつくり、電圧シフトアッ
プ部６は最小値検出部４の出力を１Ｖ上昇させて疑似最
大値をつくる。ここで、検波信号Ｓａに図２のＴ１で示
すような急激な立下がりがあった場合には、最大値検出
部３の出力電圧よりも電圧シフトアップ回路６１の出力
電圧の方が低いので、コンデンサ３１の電荷がダイオー
ド６３、抵抗器６２を通して電圧シフトアップ回路６１
のグランドに供給される。その結果、電圧シフトアップ
部６の出力電圧は検波信号Ｓａの急激な立下がりに追随
して変化する。図２はこの時の図１の各点における信号
の変化を示している。
いては、電圧シフトダウン部５は最大値検出部３の出力
を１Ｖ低下させて疑似最小値をつくり、電圧シフトアッ
プ部６は最小値検出部４の出力を１Ｖ上昇させて疑似最
大値をつくる。ここで、検波信号Ｓａに図２のＴ１で示
すような急激な立下がりがあった場合には、最大値検出
部３の出力電圧よりも電圧シフトアップ回路６１の出力
電圧の方が低いので、コンデンサ３１の電荷がダイオー
ド６３、抵抗器６２を通して電圧シフトアップ回路６１
のグランドに供給される。その結果、電圧シフトアップ
部６の出力電圧は検波信号Ｓａの急激な立下がりに追随
して変化する。図２はこの時の図１の各点における信号
の変化を示している。
【００１１】上述のように、検波信号Ｓａのレベルが急
激に立下がるようなことがあっても、電圧シフトアップ
部６の出力電圧がこれに追随して変化し、この変化は抵
抗器９を介して２値化回路１０へそのスライス用の設定
電圧として供給される。２値化回路１０はこの設定電圧
にもとづいてフィルタ信号Ｓｂに対するスライス及び２
値化動作を行い、図２にｈで示す如きシリアルデータを
出力する。
激に立下がるようなことがあっても、電圧シフトアップ
部６の出力電圧がこれに追随して変化し、この変化は抵
抗器９を介して２値化回路１０へそのスライス用の設定
電圧として供給される。２値化回路１０はこの設定電圧
にもとづいてフィルタ信号Ｓｂに対するスライス及び２
値化動作を行い、図２にｈで示す如きシリアルデータを
出力する。
【００１２】次に、検波信号Ｓａのレベルが急激に立上
がった場合には、電圧シフトダウン回路５１の出力電圧
（ｅ点）よりも最小値検出部４の出力電圧（ｄ点）の方
が低いので、抵抗器５２、ダイオード５３を通して電圧
シフトダウン回路５１の出力によりコンデンサ４２の充
電を行う。このことにより、コンデンサ４２は急速に充
電されるので、検波信号Ｓａのレベルの急激な上昇にも
十分追随できる。
がった場合には、電圧シフトダウン回路５１の出力電圧
（ｅ点）よりも最小値検出部４の出力電圧（ｄ点）の方
が低いので、抵抗器５２、ダイオード５３を通して電圧
シフトダウン回路５１の出力によりコンデンサ４２の充
電を行う。このことにより、コンデンサ４２は急速に充
電されるので、検波信号Ｓａのレベルの急激な上昇にも
十分追随できる。
【００１３】実際には、電圧シフトダウン回路５１は最
大値検出部３の出力電圧を（１＋α）（αは１未満）Ｖ
だけ低下させており、電圧シフトアップ回路６１は最小
値検出部４の出力電圧を（１＋α）Ｖだけ上昇させてい
る。これは、シフトアップあるいはシフトダウンの値を
１Ｖにすると、通常の受信時にも電圧シフトダウン回路
５１、電圧シフトアップ回路６１がコンデンサ３２、４
２に作用してしまうので、これを防止するためである。
このようにすると、検波信号レベルの急激な変化の時に
は、＋α（Ｖ）分だけ最大値、最小値（コンデンサ３
２，４２の電荷）がずれてしまうが、抵抗器７はコンデ
ンサ３２，４２の電荷をゆるやかに放電させてα（Ｖ）
分を消費するように作用するので、信号Ｓｇとしてフィ
ルタ信号Ｓｂのセンター値を出すことができる。図３は
図１に示された実施例の具体的な回路を示した図であ
る。
大値検出部３の出力電圧を（１＋α）（αは１未満）Ｖ
だけ低下させており、電圧シフトアップ回路６１は最小
値検出部４の出力電圧を（１＋α）Ｖだけ上昇させてい
る。これは、シフトアップあるいはシフトダウンの値を
１Ｖにすると、通常の受信時にも電圧シフトダウン回路
５１、電圧シフトアップ回路６１がコンデンサ３２、４
２に作用してしまうので、これを防止するためである。
このようにすると、検波信号レベルの急激な変化の時に
は、＋α（Ｖ）分だけ最大値、最小値（コンデンサ３
２，４２の電荷）がずれてしまうが、抵抗器７はコンデ
ンサ３２，４２の電荷をゆるやかに放電させてα（Ｖ）
分を消費するように作用するので、信号Ｓｇとしてフィ
ルタ信号Ｓｂのセンター値を出すことができる。図３は
図１に示された実施例の具体的な回路を示した図であ
る。
【００１４】
【考案の効果】以上説明したように、本考案では電圧シ
フトダウン部、電圧シフトアップ部を備えたことで、同
期信号が短い場合でも、または同歩式で同期符号が無い
場合でも使用が可能であり、検波信号レベルに急激な変
化があっても２値化回路に速やかにスライス用の設定電
圧を与えることができ、受信検波出力を得てからシリア
ルデータを得るまでの時間が短縮され、シリアルデータ
の損失も少なくて済む。
フトダウン部、電圧シフトアップ部を備えたことで、同
期信号が短い場合でも、または同歩式で同期符号が無い
場合でも使用が可能であり、検波信号レベルに急激な変
化があっても２値化回路に速やかにスライス用の設定電
圧を与えることができ、受信検波出力を得てからシリア
ルデータを得るまでの時間が短縮され、シリアルデータ
の損失も少なくて済む。
【図１】本考案の一実施例のブロック構成図。
【図２】図１の各部における信号波形を示した図。
【図３】図１に示された実施例の具体的な回路図。
【図４】従来のデータスライサの一例を示したブロック
構成図。
構成図。
【図５】図４に示された従来例の検波信号を説明するた
めの図。
めの図。
３ 最大値検出部 ４ 最小値検出部 ５ 電圧シフトダウン部 ６ 電圧シフトアップ部
Claims (1)
- 【請求項１】 データ伝送システムにおける検波信号を
デジタル信号に変換するデータスライサにおいて、前記
検波信号の最大値を検出するための最大値検出部と、前
記検波信号の最小値を検出するための最小値検出部と、
前記最大値検出部の出力電圧にもとづいて前記最小値検
出部のとるべき最小値を設定するための電圧シフトダウ
ン部と、前記最小値検出部の出力電圧にもとづいて前記
最大値検出部のとるべき最大値を設定するための電圧シ
フトアップ部と、前記電圧シフトダウン部及び前記電圧
シフトアップ部の出力にもとづいて前記検波信号をスラ
イスしてスライスされたシリアルデータを出力するため
の回路とを具備することを特徴とするデータスライサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8673091U JP2555720Y2 (ja) | 1991-09-30 | 1991-09-30 | データスライサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8673091U JP2555720Y2 (ja) | 1991-09-30 | 1991-09-30 | データスライサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0534727U JPH0534727U (ja) | 1993-05-07 |
| JP2555720Y2 true JP2555720Y2 (ja) | 1997-11-26 |
Family
ID=13894968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8673091U Expired - Fee Related JP2555720Y2 (ja) | 1991-09-30 | 1991-09-30 | データスライサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555720Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1723757A1 (en) * | 2003-12-24 | 2006-11-22 | Koninklijke Philips Electronics N.V. | A method and a system for generating an adaptive slicer threshold |
-
1991
- 1991-09-30 JP JP8673091U patent/JP2555720Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534727U (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| CA2047308A1 (en) | Apparatus and method for demodulating a digital modulation signal | |
| EP0700044A2 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| JPS5891514A (ja) | 信号変換回路 | |
| JP2555720Y2 (ja) | データスライサ | |
| JP3180186B2 (ja) | 振幅シフトキーイング受信装置 | |
| EP0343892B1 (en) | Digital FM demodulating apparatus | |
| JPH10502790A (ja) | データスライサ | |
| JP2531118B2 (ja) | 自動周波数制御装置 | |
| US6169717B1 (en) | Apparatus and method for full period compensation in an optical disk reader | |
| US20030103428A1 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
| GB2099262A (en) | Arrangement for checking the synchronisation of a receiver | |
| JPS61126836A (ja) | Ｐｃｍ伝送方式およびその装置 | |
| US5673211A (en) | Digital data reproducing apparatus | |
| US5694064A (en) | Peak detection circuit and magnetic storage medium playback apparatus | |
| JPS5918774Y2 (ja) | 信号受信装置 | |
| US6700941B1 (en) | Digital demodulation apparatus | |
| US7020061B2 (en) | Device and method for preventing excess current flowing into pick-up head of optical storage device | |
| JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
| JPS62260455A (ja) | 信号検出回路 | |
| JPH07114414B2 (ja) | 受信障害種別識別方法 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JP3280705B2 (ja) | 配電線搬送受信方法とその装置 | |
| JP3343069B2 (ja) | Ｐｌｌ装置 | |
| JP2535393B2 (ja) | 同期信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |