JP2551429Y2 - ステッピングモータ制御装置 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、チョッパ方式による定電流化回路を備えた
ステッピングモータ装置に関するものである。

［従来の技術］ ステッピングモータの巻線に流れる電流を定電流化す
るために、三角波又はのこぎり波状に変化する巻線電流
を検出し、これに対応する検出電圧と基準電圧とをコン
パレータで比較し、検出電圧が基準電圧に達した時点を
示す信号を得、これに基づいて制御パルスを形成し、こ
の制御パルスで励磁期間決定用スイッチング素子又は電
流制御用スイッチング素子をオン・オフ制御することは
既に行われている。

［考案が解決しようとする課題］ ところで、第１相（Ａ相）と第２相（Ｂ相）のチョッ
ピング制御用パルスは、独立に形成されるので、同期し
ていない。非同期のために第１相及び第２相のチョッピ
ング制御用パルスの周波数のずれやデューティのずれが
あると、これに基づいて低周波のうなり（モータ異常
音）が発生する。

そこで、本考案の目的は、第１の巻線と第２の巻線と
を同期化駆動することができるステッピングモータ制御
装置を提供することにある。

［課題を解決するための手段］ 上記課題を解決し、上記目的を達成するための本願発
明は、ステッピングモータの第１及び第２の巻線に直列
にそれぞれ接続された第１及び第２のスイッチング素子
と、前記第１及び第２の巻線の励磁期間を示す第１及び
第２の励磁信号を時間的に重なり合う期間を有するよう
に発生する励磁信号発生回路と、前記第１及び第２の巻
線を流れる電流をそれぞれ検出するための第１及び第２
の電流検出器と、第１の充電回路によって充電され前記
第１の巻線を流れる電流が第１の基準電流値に達すると
放電される第１のコンデンサを有する第１の三角波発生
回路と、第２の充電回路によって充電され前記第２の巻
線を流れる電流が第２の基準電流値に達すると放電され
る第２のコンデンサを有する第２の三角波発生回路と、
所定の電流制限機能をもって前記第１の三角波発生回路
と前記第２のコンデンサとを接続すると共に、所定の電
流制限機能をもって前記第２の三角波発生回路と前記第
１のコンデンサとを接続する同期化回路と、前記第１の
三角波発生回路の出力電圧と第１の基準電圧とを比較し
て前記第１のスイッチング素子をオン・オフ制御するた
めの第１の制御パルスを発生し、前記第１の巻線の励磁
期間に前記第１の巻線に流れる電流が前記第１の基準電
流値になるように制御する第１の定電流制御回路と、前
記第２の三角波発生回路の出力電圧と第２の基準電圧と
を比較して前記第２のスイッチング素子をオン・オフ制
御するための第２の制御パルスを発生し、前記第２の巻
線の励磁期間に前記第２の巻線に流れる電流が前記第２
の基準伝量値になるように制御する第２の定電流制御回
路とを備えたステッピングモータ制御回路に係わるもの
である。

なお、請求項２に示すように、第１の制御パルスを第
１の励磁信号で決定された期間に第１のスイッチング素
子に与えるための第１のゲート回路と、第２の制御パル
スを第２の励磁信号で決定された期間に第２のスイッチ
ング素子に与える第２のゲート回路を設けることができ
る。

また、請求項３に示すように、第１及び第２の励磁期
間決定用スイッチング素子を設け、第１及び第２のスイ
ッチング素子を定電流制御のみに使用することができ
る。

また、請求項４に示すように同期化回路は第１及び第
２のトランジスタで構成することが望ましい。

また、請求項５に示すように第１の基準電流値と第２
の基準電流値とを等しく設定し、第１の基準電圧値と第
２の基準電圧値とを等しく設定することが望ましい。

［作用］ 各請求項の考案においては、同期化回路の働きによっ
て第１及び第２のコンデンサを同期化して充電させる動
作が生じ、第１及び第２の励磁信号が時間的に重り合う
期間に第１及び第２の制御パルスが同期して発生する。
これにより、ステッピングモータの低周波のうねり（異
常音）を防止することができる。

［第１の実施例］ 次に、第１図〜第４図を参照して本考案の第１の実施
例に係わるバイファイラ巻４相ステッピングモータ装置
を説明する。

直流電源１の一端と他端との間には、実質的に同一の
インピーダンスを有する第１、第２、第３及び第４の巻
線2a、2b、2c、2dがそれぞれ接続されている。励磁期間
決定及び定電流化制御用の第１〜第４のスイッチング素
子3a、3b、3c、3dはサブスレートがソースに接続された
絶縁ゲート型FET（電界効果トランジスタ）から成り、
第１〜第４の巻線2a〜2dにそれぞれ直列に接続されてい
る。各スイッチング素子3a〜3dはFETの内蔵ダイオードD
1〜D4を有する。第１及び第３のスイッチング素子3a、3
cの共通接続点とグランド（共通接続ライン）との間に
第１の電流検出器としての抵抗4aが接続され、これに並
列に巻線エネルギー放出路形成用ダイオード5aが接続さ
れている。同様に、第２及び第４のスイッチング素子3
b、3dの共通接続点とグランドとの間に第２の電流検出
器としての抵抗4bが接続され、これに並列に巻線エネル
ギー放出路形成用ダイオード5bが接続されている。

第１及び第２の制御回路6a、6bは、励磁信号発生回路
７の出力ライン7a、7bの励磁信号に応答して第１〜第４
のスイッチング素子3a〜3dの所定の励磁方式（例えば２
相励磁方式）でオン制御すると共に、電流検出抵抗4a、
4bに接続された検出ライン８、９から得られる電流検出
信号に応答して断続制御（チョッピング制御）するよう
に構成されている。

各制御回路6a、6bに電圧を与えるための基準電圧回路
10は、例えばプラス5Vの電源端子11とグランドとの間に
接続された分圧用抵抗R1、R2と分圧点にそれぞれ接続さ
れた抵抗R3、R4とから成る。

第１の制御回路6aは、電流検出用の第１のコンパレー
タ12aと、方形波形成用の第２のコンパレータ13aと、第
１及び第２のNOT回路14a、15aと、第１及び第２のANDゲ
ート16a、17aと、第１の基準電圧源18aと、第１の三角
波発生回路を形成するための第１のコンデンサ19a及び
第１の抵抗20aと、微分用コンデンサ21aとから成る。

電流検出用コンパレータ12aの一方の入力端子は第１
の基準電圧ライン22aに接続され、他方の入力端子は電
流検出ライン８に接続されている。方形波形成用のコン
パレータ13aの一方の入力端子は電流検出用コンパレー
タ12aの出力端子に接続され、他方の入力端子は基準電
圧源18aに接続されている。第１のANDゲート16aの一方
の入力端子にNOT回路15aを介して励磁信号発生回路７に
接続され、他方の入力端子はNOT回路14aを介してコンパ
レータ13aに接続され、出力端子は第３のスイッチング
素子3cのゲートに接続されている。第２のANDゲート17a
の一方の入力端子は励磁信号発生回路７に接続され、他
方の入力端子はNOT回路14aを介してコンパレータ13aに
接続され、出力端子は第１のスイッチング素子3aのゲー
トに接続されている。

三角波を得るためのコンデンサ19aはコンパレータ12a
の出力端子とグランドとの間に接続され、抵抗20aは電
源端子11とコンパレータ12aの出力端子との間に接続さ
れている。

コンデンサ21aはスイッチング素子3a、3cのオン・オ
フによる電流の急激な変化に対応してライン22aの基準
電圧を微分的に変化させるものであり、コンパレータ12
aの入力端子間に接続されている。

第２の制御回路6bは、第３及び第４のコンパレータ12
b、13bと、第３及び第４のNOT回路14b、15bと、第３及
び第４のANDゲート16b、17bと、第２の基準電圧源18b
と、第２の三角波発生回路を形成するための第２コンデ
ンサ19b及び第２の抵抗20bと、微分用コンデンサ21bと
から成り、第１の制御回路6aと同様に構成されている。
即ち、電流検出用の第３のコンパレータ12bの一方の入
力端子は第１の基準電圧ライン22bに接続され、他方の
入力端子は電流検出ライン９に接続されている。方形波
形成用の第４のコンパレータ13bの一方の入力端子は電
流検出用コンパレータ12bの出力端子に接続され、他方
の入力端子は基準電圧源18bに接続されている。第１のA
NDゲート16bの一方の入力端子はNOT回路15bを介して励
磁信号発生回路７に接続され、他方の入力端子はNOT回
路14bを介してコンパレータ13bに接続され、出力端子は
第３のスイッチング素子3dのゲートに接続されている。
第２のANDゲート17bの一方の入力端子は励磁信号発生回
路７に接続され、他方の入力端子はNOT回路14bを介して
コンパレータ13bに接続され、出力端子は第１のスイッ
チング素子3bのゲートに接続されている。

三角波を得るためのコンデンサ19bはコンパレータ12b
の出力端子とグランドとの間に接続され、抵抗20bは電
源端子11とコンパレータ12bの出力端子との間に接続さ
れている。

本考案に従う同期化回路23は、第１及び第２の同期化
用トランジスタとしてのpnp型の第１及び第２のトラン
ジスタ24、25と、抵抗26とから成る。第１のトランジス
タ24のエミッタはコンパレータ12aの出力端子即ちコン
デンサ19aに接続され、コレクタはコンバレータ12bの出
力端子即ちコンデンサ19bに接続されている。第２のト
ランジスタ25は第１のトランジスタ24に逆並列接続され
ている。第１及び第２のトランジスタ24、25のベースは
抵抗26を介してグランドにそれぞれ接続されている。

［動作］ 第２図は第１図のステッピングモータを２相励磁方式
で駆動する場合の各部の波形を原理的に示す。即ち、第
２図（Ａ）（Ｂ）は励磁信号であり、第２図（Ｃ）
（Ｄ）（Ｅ）（Ｆ）は第１〜第４のスイッチング素子3a
〜3dのゲート信号である。今、第１のスイッチング素子
3aを例にとると、第２図（Ａ）に示す励磁信号のオン時
間幅Ｔの全期間に渡ってオンにならず、第２図（Ｃ）に
示すように励磁信号よりも短い周期で断続的にオンにな
る。

第１及び第２のスイッチング素子3a、3bをオン制御す
る期間における各部の状態を示す第３図を参照して第１
図の回路動作を説明する。第３図（Ａ）（Ｄ）は電流検
出抵抗4a、4bの両端の電圧Vr1、Vr2と基準電圧V3a、V3b
との関係をコンデンサ21a、21bの作用を無視して示す。
抵抗4a、4bの両端には第１及び第２のスイッチング素子
3a、3bのオン期間の電流に対応した正方向電圧と、スイ
ッチング素子3a、3bのオフ期間のダイオード5a、5bの順
電圧降下分の逆方向電圧とが得られる。電流検出電圧Vr
1、Vr2は電流検出用のコンパレータ12a、12bにおいて基
準電圧V3a、V3bと比較され、時点t0で検出電圧Vr1が基
準電圧V3aに達すると、コンパレータ12aの出力が低レベ
ルになり、コンデンサ19aの電荷が放出される。このた
め、パルス形成用コンパレータ13aの入力電圧V1aがt0で
低レベルになり、逆にこのコンパレータ13aの出力電圧V
bは高レベルになり、NOT回路14aの出力及びANDゲート17
aの出力は低レベルになり、第１のスイッチング素子3a
はt0でオフになる。なお、第３図のt3以前では第１のス
イッチング素子3aにのみ励磁信号が与えられ、第２のス
イッチング素子3bには励磁信号が与えられていないの
で、t3以前では第２の電流検出抵抗4bの電圧Vr2は零ボ
ルトであり、ｂ相側コンパレータ13bの出力は変化しな
い。t0で第１のスイッチング素子3aがオフになると、検
出電圧Vr1が低下するので、電流検出用コンパレータ12a
の出力は再び高レベルになり、のこぎり波（三角波）発
生用コンデンサ19aの充電が再び始まる。コンデンサ19a
の充電電圧がt1時点で基準電圧源18aの電圧V2a（約2V）
に達すると、パルス形成用コンパレータ13aの出力が低
レベルに反転する。これにより、NOT回路14a及びANDゲ
ート17aの出力は高レベルになり、第１のスイッチング
素子3aがt1時点で再びオン状態になる。t1でコンパレー
タ13aの出力が反転してもコンデンサ19aの充電は抵抗20
aを介して継続され、t2で放電される。この実施例では
第１のスイッチング素子3aのオフ期間（t0〜t1）は一定
に保持され、オン期間（t1〜t2）が可変制御される。第
１のスイッチング素子3aのオン期間においては、電源
１、巻線2a、スイッチング素子3a、電流検出抵抗4a、グ
ラントから成る回路で第３図（Ｃ）に示す電流Iaが流
れ、t0〜t1のオフ期間には、巻線2aの励磁に基づいて蓄
積されたエネルギーが、ここに電磁結合されている巻線
2cを通して放出される。即ち、巻線2c、電源１、バイパ
スダイオード5a、スイッチング素子3cの内蔵ダイオード
D3から成る閉回路に電流が流れる。t2で再び電流検出電
圧Vr1が基準電圧V3aに達すると、t0〜t2期間と同一の動
作が再び開始する。なお、第１のスイッチング素子3aに
断続的に電流が流れている時には電流検出用コンパレー
タ12aの出力電圧が継続的に低レベルになり、のこぎり
波発生用コンデンサ19aの放電回路が断続的に形成され
るので、のこぎり波発生用コンデンサ19aの電圧V1aのピ
ーク値は電源端子11の電圧よりも低い値になり、第３図
（Ｂ）に示す基準電圧V2aと電源電圧のほぼ中間の値に
なる。これに対して第３図のt4時点よりは前では第２の
スイッチング素子3bに断続的に電流が流れないので、電
流検出用コンパレータ12bの出力は高レベルに保たれ、
のこぎり波発生用コンデンサ19bのコンパレータ12bを介
した放電回路が形成されない。従って、第３図（Ｅ）に
示すようにt4時点よりも前ではコンデンサ19bの電圧V1b
のピークは電源端子11の電圧に近い値になり、第３図
（Ｂ）のコンデンサ19aの電圧V1aよりも高くなる。第３
図のt4よりも前において、Ｂ相側のコンデンサ19bの電
圧V1bがＡ相側のコンデンサ19aの電圧V1aよりも高い
と、同期化用トランジスタ25が順バイアスされて導通す
る。この時、トランジスタ25のベース電流は抵抗26で制
限されて流れ、トランジスタ25のエミッタ・コレクタ間
は抵抗値を有する。このため、Ａ相側のコンデンサ19a
が例えば第３図のt2時点で放電し、この電圧V1aが低下
してもＢ相側のコンデンサ19bの電圧V1bの大幅な変化が
発生せず、第３図（Ｅ）に示すように基準電圧V2bを横
切らない範囲で電圧V1bが低下する。

t3時点で第２の巻線2bを励磁するための信号が発生す
ると、第２のスイッチング素子3bがオンになる。巻線2b
はインダクタンスを有するので、電流Ibは第３図（Ｆ）
に示すように徐々に増加し、電流検出電圧Vr2も第３図
（Ｄ）に示すように徐々に増大する。Ｂ相側電流Ibが増
大してt4時点で電流検出電圧Vr2が基準電圧V3bに達する
と、コンパレータ12bの出力が低レベルに転換し、Ｂ相
側コンデンサ19bが急激に放電し、その電圧が第３図
（Ｅ）に示すように低下する。t4時点直前においてＡ相
側コンデンサ19aが第３図（Ｂ）に示すように充電中で
あってＢ相側コンデンサ19bの電圧よりも低い電圧を有
していても、t4時点でＢ相側コンデンサ19bの電圧が大
幅に低下することによってＡ相側コンデンサ19aの電圧V
1aがＢ相側コンデンサ19bの電圧V1bよりも高くなり、ト
ランジスタ25がオンからオフに転換し、逆にトランジス
タ24がオフからオンに転換する。この結果、t4時点でト
ランジスタ24がオンになると、Ａ相側コンデンサ19aの
放電電流がトランジスタ24を介して流れる。第１のスイ
ッチング素子2aが断続動作している期間のＡ相側コンデ
ンサ19aのピーク値は第３図（Ｅ）のt4時点よりも前の
コンデンサ19bの電圧V1bよりも低いので、トランジスタ
24の導通によってＡ相側コンデンサ19aが少し放電する
と、この電圧V1aが基準電圧V2aを横切り、コンパレータ
13aの出力が反転し、第１のスイッチング素子3aがオフ
になる。Ａ相側コンデンサ19aの電圧V1aは、トランジス
タ24を導通状態から非導通状態に転換させるような値ま
で低下する。Ａ相側の電流検出用コンパレータ12aの出
力はt4時点の直前及び直後において高レベルに保たれて
おり、Ｂ相側の電流検出用のコンパレータ12bの出力はt
4直後において高レベルに戻るので、Ａ相側及びＢ相側
コンデンサ19a、19bは、t4時点で低下した後に共にコン
パレータ12a、12bの出力又は電源端子11の電圧によって
充電され、これ等の電圧V1a、V1bは同期して上昇する。
その後、コンデンサ電圧V1a、V1bが基準電圧V2a、V2bを
横切ると、コンパレータ13a、13bの出力が反転し、第１
及び第２のスイッチング素子3a、3bがオンになり、電流
Ia、Ibが正方向に流れ、電流Ia、Ibの検出値のいずれか
一方が所定の基準電圧V3a、V3bに達すると、例えば第３
図のt7に示すようにコンデンサ19a、19bの放電がt4時点
と同様に生じる。なお、第３図のt4時点よりも後の区間
ではコンデンサ電圧V1a、V1bの両方が比較的低い値に保
たれ、コンデンサ19a、19bの一方の電圧低下が生じる
と、他方の電圧も基準電圧V2a又はV2bよりも低くなる。
第３図ではt7時点以後において完全に同期してＡ相とＢ
相とが同一に動作しているように示されている。完全に
同期しない場合には、t4時点における電圧V1aのように
コンデンサ電圧はゼロボルトまで低下しない。なお、Ａ
相側コンデンサ電圧V1aが次に基準電圧V2aを横切る時点
はt5であり、Ｂ相側コンデンサ電圧V1aが次に基準電圧V
2bを横切る時点はt6であり、必ずしも一致していない
が、電流検出電圧Vr1、Vr2が基準電圧V3a、V3bに達する
までの時間が短いほうが基準となって、コンパレータ12
a、12bの出力はt7時点で実質的に同時に低レベル出力に
転換する。

第３図ではコンデンサ21a、21bに基づく電位変化を無
視してコンパレータ12a、12bの入力を示したが、実際に
は第４図に示すような変化を伴っている。即ち、スイッ
チング素子3a〜3dによって巻線2a〜2dの電流がオン・オ
フ制御されると、巻線2a〜2dの電流に対応する電流検出
ライン８、９の検出電圧Vr1、Vr2は第４図（Ａ）（Ｂ）
で破線で示すように変化する。t1、t2、t3時点等で検出
電圧Vr1、Vr2が急激に変化すると、コンデンサ21a、21b
を介して第１及び第２の基準電圧ライン22a、22bの基準
電圧V3a、V3bも微分パルス的に変化する。巻線2a〜2dの
電流切り換え時にリンギングノイズが発生するが、電流
切り換え時に基準電圧V3a、V3bが変化するために、ノイ
ズが基準電圧を横切らず、誤動作が発生しない。

なお、第３及び第４の巻線2c、2dを同時に励磁する時
にも第１及び第２相巻線2a、2bの場合と同様な動作が生
じる。

本実施例は次の効果を有する。

（１） トランジスタ24、25を設けることによって同期
化が容易且つ確実に達成される。これにより異常音（う
なり）を防ぐことができる。

（２） コンデンサ21a、21bを設けることによってノイ
ズによる誤動作を防止することができる。

［第２の実施例］ 次に、第５図に示す本考案の第２の実施例に係わるス
テッピングモータ装置を説明する。但し、第５図におい
て、第１図と実質的に同一の部分には同一の符号を付し
てその説明を省略する。

第５図の回路は、電源１とＡ相側巻線2a、2cとの間に
第１の電流制御用スイッチング素子S1を有し、電源１と
Ｂ相側巻線2b、2dとの間に第２の電流制御用スイッチン
グ素子S2を有する。FETから成るスイッチング素子3a、3
b、3c、3dは第１〜第４の励磁期間決定用スイッチング
素子として機能し、各ゲートは励磁信号形成回路７に接
続されている。

第１及び第２のチョッパ制御回路6A、6Bは、第１図の
制御回路6a、6bからNOT回路15a、15bとANDゲート16a、1
6b、17a、17bを除いた回路と同一である。

第５図の装置においては励磁制御と定電流制御が独立
して行われるが、原理的には第１図の装置と同一であ
り、同一の作用効果が得られる。

［変形例］ 本考案は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。

（１） ２相励磁方式に限ることなく、１−２相励磁方
式等にも本考案を適用することができる （２） 巻線2a〜2dをユニファイラ巻にしてもよい。

（３） 第１〜第４のスイッチング素子3a〜3dとしての
FETが逆並列にダイオードを内蔵していない場合には、F
ETにダイオードを外部的に逆並列接続してもよい。

（４） 第１〜第４のスイッチング素子3a〜3dをバイポ
ーラトランジスタ等の別のスイッチング素子にすること
ができる。

（５） 基準電圧源18a、18bを共通の電圧源に置き換え
ること、ライン22a、22bを共通にすることが可能であ
る。

［考案の効果］ 上述のように各請求項の考案によれば、一方の相の巻
線と他方の相の巻線に同期化して電流を流すことが可能
になる。これにより、ステッピングモータの異常音を抑
制することができる。

【図面の簡単な説明】

第１図は本考案の第１の実施例に係わるステッピングモ
ータ装置の回路図、 第２図は第１図の各部の電圧波形図、 第３図は第１図の各部の状態を原理的に示す波形図、 第４図は第１図のコンパレータ12a、12bの入力の変化を
示す波形図、 第５図は第２の実施例のステッピングモータ装置を示す
回路図である。 １……電源、2a,2b,2c,2d……巻線、3a,3b,3c,3d……ス
イッチング素子、4a,4b……電流検出抵抗、6a,6b……制
御回路、７……励磁信号発生回路、23……同期化回路。

Claims (5)

(57)【実用新案登録請求の範囲】
1. 【請求項１】ステッピングモータの第１及び第２の巻線
   に直列にそれぞれ接続された第１及び第２のスイッチン
   グ素子と、 前記第１及び第２の巻線の励磁期間を示す第１及び第２
   の励磁信号を時間的に重なり合う期間を有するように発
   生する励磁信号発生回路と、 前記第１及び第２の巻線を流れる電流をそれぞれ検出す
   るための第１及び第２の電流検出器と、 第１の充電回路によって充電され前記第１の巻線を流れ
   る電流が第１の基準電流値に達すると放電される第１の
   コンデンサを有する第１の三角波発生回路と、 第２の充電回路によって充電され前記第２の巻線を流れ
   る電流が第２の基準電流値に達すると放電される第２の
   コンデンサを有する第２の三角波発生回路と、 所定の電流制限機能をもって前記第１の三角波発生回路
   と前記第２のコンデンサとを接続すると共に、所定の電
   流制限機能をもって前記第２の三角波発生回路と前記第
   １のコンデンサとを接続する同期化回路と、 前記第１の三角波発生回路の出力電圧と第１の基準電圧
   とを比較して前記第１のスイッチング素子をオン・オフ
   制御するための第１の制御パルスを発生し、前記第１の
   巻線の励磁期間に前記第１の巻線に流れる電流が前記第
   １の基準電流値になるように制御する第１の定電流制御
   回路と、 前記第２の三角波発生回路の出力電圧と第２の基準電圧
   とを比較して前記第２のスイッチング素子をオン・オフ
   制御するための第２の制御パルスを発生し、前記第２の
   巻線の励磁期間に前記第２の巻線に流れる電流が前記第
   ２の基準電流値になるように制御する第２の定電流制御
   回路と を備えたステッピングモータ制御装置。
2. 【請求項２】前記第１の制御パルスを前記第１の励磁信
   号で決定された期間に前記第１のスイッチング素子に与
   える第１のゲート回路と、前記第２の制御パルスを前記
   第２の励磁信号で決定された期間に前記第２のスイッチ
   ング素子に与える第２のゲート回路とを備えた請求項１
   に記載のステッピングモータ制御装置。
3. 【請求項３】前記第１及び第２の巻線に直列にそれぞれ
   接続され前記第１及び第２の励磁信号が供給される第１
   及び第２の励磁期間決定用スイッチング素子を備えた請
   求項１に記載のステッピングモータ制御装置。
4. 【請求項４】前記同期化回路がエミッタとコレクタとが
   逆並列接続された第１及び第２のトランジスタによって
   前記第１のコンデンサと前記第２のコンデンサとを接続
   したものである請求項１〜３のいずれかに記載のステッ
   ピングモータ制御装置。
5. 【請求項５】前記第１の基準電流値と前記第２の基準電
   流値とが等しく、前記第１の基準電圧と前記第２の基準
   電圧とが等しい請求項１〜４のいずれかに記載のステッ
   ピングモータ制御装置。