JP2551405B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2551405B2
JP2551405B2 JP61037789A JP3778986A JP2551405B2 JP 2551405 B2 JP2551405 B2 JP 2551405B2 JP 61037789 A JP61037789 A JP 61037789A JP 3778986 A JP3778986 A JP 3778986A JP 2551405 B2 JP2551405 B2 JP 2551405B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
passivation film
manufacturing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61037789A
Other languages
Japanese (ja)
Other versions
JPS62194631A (en
Inventor
充善 中村
勝弘 平田
英祐 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61037789A priority Critical patent/JP2551405B2/en
Publication of JPS62194631A publication Critical patent/JPS62194631A/en
Application granted granted Critical
Publication of JP2551405B2 publication Critical patent/JP2551405B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置の製造方法に関し、特に、半導
体集積回路で用いられるパッシベーション膜(絶縁性保
護膜)の形成方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a passivation film (insulating protective film) used in a semiconductor integrated circuit.

[従来の技術] 第3図は従来の半導体装置の概略断面構造を示す図で
ある。第3図において、従来の半導体装置は、半導体回
路素子を含むシリコン半導体基板1と、シリコン半導体
基板1上にたとえばCVD法(化学気相成長法)を用いて
形成される絶縁膜2と、絶縁膜2上の予め定められた領
域にたとえばスパッタ法を用いて選択的に形成されるた
とえばアルミニウムからなる電極配線4と、絶縁膜2上
および電極配線4上にCVD法等を用いて形成されて保護
膜となる絶縁性保護膜としてのパッシベーション膜(以
下、パッシベーション膜と称す)3とから構成される。
このパッシベーション膜3は、通常、製造工程数および
価格の観点から単一種類の絶縁性材料を用いて1回の工
程で形成され、シリコン半導体基板1表面に形成された
半導体回路素子の吸湿等の外部からの影響を排除し、か
つシリコン半導体基板1表面に形成された各回路素子間
の電気的絶縁を行なう。
[Prior Art] FIG. 3 is a diagram showing a schematic sectional structure of a conventional semiconductor device. Referring to FIG. 3, a conventional semiconductor device includes a silicon semiconductor substrate 1 including a semiconductor circuit element, an insulating film 2 formed on the silicon semiconductor substrate 1 by using, for example, a CVD method (chemical vapor deposition method), and an insulating film. The electrode wiring 4 made of, for example, aluminum is selectively formed in a predetermined region on the film 2 by, for example, the sputtering method, and is formed on the insulating film 2 and the electrode wiring 4 by the CVD method or the like. A passivation film (hereinafter referred to as a passivation film) 3 as an insulating protective film serving as a protective film.
This passivation film 3 is usually formed in a single step using a single type of insulating material from the viewpoint of the number of manufacturing steps and the price, so that the semiconductor circuit element formed on the surface of the silicon semiconductor substrate 1 may not absorb moisture. The influence from the outside is eliminated, and each circuit element formed on the surface of the silicon semiconductor substrate 1 is electrically insulated.

第4図は、第3図に示される半導体装置を樹脂封止し
た後の断面構造を概略的に示す図である。第4図におい
て、半導体装置を載置するためのリードフレーム8上に
ソフトソルダ9を介して半導体装置が載置される。軟質
材料からなるソフトソルダ9は、樹脂封止時等において
半導体基板1に生じるストレスを吸収するとともに半導
体基板1裏面をリードフレーム8にはんだ付けにより固
定させる。半導体基板1上に絶縁膜2を介して予め定め
られた領域に形成される電極配線4は、写真製版および
エッチング法等を用いてパッシベーション膜3の予め定
められた領域に形成された貫通孔を介して、リード端子
5とワイヤボンディング法を用いてボンディング用ワイ
ヤ6で電気的に接続される。リード端子5は半導体装置
を外部回路へ電気的に接続する。リードフレーム8とソ
フトソルダ9とシリコン基板1と絶縁膜2と電極配線4
とパッシベーション膜3とワイヤボンディング用ワイヤ
6とリード線5の一部とがプラスチック樹脂からなるモ
ールド材7で封止される。モールド材7は、半導体装置
の吸湿の防止、および外部から与えられる機械的ダメー
ジを緩和して半導体装置に伝わらないようにする機能な
どを有する。
FIG. 4 is a diagram schematically showing a cross-sectional structure of the semiconductor device shown in FIG. 3 after resin sealing. In FIG. 4, the semiconductor device is mounted on the lead frame 8 for mounting the semiconductor device via the soft solder 9. The soft solder 9 made of a soft material absorbs stress generated in the semiconductor substrate 1 at the time of resin sealing and fixes the back surface of the semiconductor substrate 1 to the lead frame 8 by soldering. The electrode wiring 4 formed in a predetermined region on the semiconductor substrate 1 through the insulating film 2 has a through hole formed in a predetermined region of the passivation film 3 by using photoengraving and etching. Via the bonding wire 6 via the lead terminal 5 using the wire bonding method. The lead terminal 5 electrically connects the semiconductor device to an external circuit. Lead frame 8, soft solder 9, silicon substrate 1, insulating film 2, and electrode wiring 4
The passivation film 3, the wire bonding wire 6, and part of the lead wire 5 are sealed with a molding material 7 made of plastic resin. The molding material 7 has a function of preventing moisture absorption of the semiconductor device and a function of relieving mechanical damage given from the outside so as not to be transmitted to the semiconductor device.

[発明が解決しようとする問題点] 従来の半導体装置においてモールド材7によって封止
する場合、比較的高温のモールド材が用いられる。この
モールド材7が冷却,固化することにより半導体装置が
封止されるが、このときのモールド材7からパッシベー
ション膜3および電極配線4へ加わる熱応力を抑制する
ために、パッシベーション膜3はその膜厚が1.8μm以
上に厚膜化されている。
[Problems to be Solved by the Invention] When the conventional semiconductor device is sealed with the molding material 7, a molding material having a relatively high temperature is used. The semiconductor device is sealed by cooling and solidifying the molding material 7. However, in order to suppress the thermal stress applied to the passivation film 3 and the electrode wiring 4 from the molding material 7 at this time, the passivation film 3 has the film. The thickness is 1.8 μm or more.

第5図は厚膜化されたパッシベーション膜が電極配線
へ及ぼす影響を模式的に示す断面図である。第5図に示
されるように、パッシベーション膜3が厚膜化された場
合、モールド材7からの応力を抑制することはできるも
のの、パッシベーション膜3も比較的高温条件下で形成
されるので、逆に厚膜化されたパッシベーション膜3か
ら電極配線4へ加えられる応力が増大し、電極配線4に
ボイド10が発生したり、エレクトロマイグレーションに
起因する配線の劣化・断線が生じ、半導体装置の信頼性
の低下につながらという問題点があった。
FIG. 5 is a cross-sectional view schematically showing the effect of the thickened passivation film on the electrode wiring. As shown in FIG. 5, when the passivation film 3 is thickened, the stress from the molding material 7 can be suppressed, but the passivation film 3 is also formed under a relatively high temperature condition. The stress applied from the thickened passivation film 3 to the electrode wirings 4 increases, voids 10 are generated in the electrode wirings 4, and the wirings are deteriorated or broken due to electromigration. There was a problem that it led to the decrease of.

この発明が解決しようとする問題点は、上記半導体装
置の製造方法において、パッシベーション膜を厚膜化、
特に1.8μm以上に厚膜化しても電極配線に対する応力
を抑制することができるようにすることである。
The problem to be solved by the present invention is to increase the thickness of the passivation film in the method of manufacturing a semiconductor device,
In particular, it is to be able to suppress the stress on the electrode wiring even if the film thickness is increased to 1.8 μm or more.

[問題点を解決するための手段] 上記問題点を解決するため、この発明は、予め定めら
れた薄い膜厚の単一種類の絶縁性材料からなる膜を形成
する工程を複数回行なうことによりその合計膜厚が1.8
μm以上になる単一種類の絶縁性材料からなる厚膜化パ
ッシベーション膜を形成するという手段を講じたもので
ある。
[Means for Solving the Problems] In order to solve the above problems, according to the present invention, a step of forming a film made of a single kind of insulating material having a predetermined thin film thickness is performed a plurality of times. The total film thickness is 1.8
The means for forming a thickened passivation film made of a single kind of insulating material having a thickness of μm or more is taken.

1回の工程で形成されるパッシベーション膜の膜厚は
好ましくは1.0μm以下にされる。
The thickness of the passivation film formed in one step is preferably 1.0 μm or less.

[作用] 上記手段を講じたため、単一種類の絶縁性材料のパッ
シベーション膜を複数回形成して単一種類の絶縁性材料
からなる厚膜化パッシベーション膜を形成することとな
るので、個々の工程で形成されるパッシベーション膜の
膜厚は薄くなり、個々のパッシベーション膜に蓄積され
る熱量が低減され、個々の薄膜化されたパッシベーショ
ン膜の形成後、室温に冷却されるときにパッシベーショ
ン膜から電極配線へ発生する応力が抑制される。
[Operation] Since the above measures are taken, the passivation film of a single type of insulating material is formed a plurality of times to form a thickened passivation film made of a single type of insulating material. The film thickness of the passivation film formed in step (5) becomes thin, the amount of heat accumulated in each passivation film is reduced, and after the formation of each thinned passivation film, the electrode wiring from the passivation film is cooled when cooled to room temperature. The stress generated in the is suppressed.

[発明の実施例] 以下、この発明の一実施例について説明する。[Embodiment of the Invention] An embodiment of the present invention will be described below.

第1図はこの発明の一実施例である半導体装置の概略
断面構造を示す図である。第1図において、この発明の
特徴として、パッシベーション膜3は、予め定められた
膜厚を有する第1のパッシベーション膜3aと、第1のパ
ッシベーション膜3a上に形成される予め定められた膜厚
を有する第2のパッシベーション膜3bとからなる多層構
造を有する。第1のパッシベーション膜3aおよび第2の
パッシベーション膜3bの膜厚は共に1.0μm以下であ
り、かつその合計膜厚(パッシベーション膜3の膜厚)
が1.8μm以上にされる。次に第1図を参照してこの発
明の一実施例である半導体装置の製造方法について説明
する。半導体基板1表面上に絶縁膜2を形成し、絶縁膜
2上の予め定められた領域にたとえばスパッタ法を用い
て選択的にアルミニウムまたはアルミニウム合金からな
る電極配線4を形成する工程は従来と同様である。次
に、絶縁膜2上および電極配線4上に予め定められた膜
厚を有するシリコン窒化膜からなる第1のパッシベーシ
ョン膜3aをプラズマCVD法を用いて形成する。このプラ
ズマCVD法においては、比較的高温条件下で薄膜形成が
行なわれるため、第1のパッシベーション膜3aを形成し
た後、一旦半導体装置全体を冷却する。次に再び第1の
パッシベーション膜3aと同じ材料の第2のパッシベーシ
ョン膜3bを第1のパッジベーション膜3aを形成したと同
様の方法で第1のパッシベーション膜3a上に形成する。
このとき、第1のパッシベーション膜3aおよ第2のパッ
シベーション膜3bの膜厚は共に1.0μm以下にされ、か
つパッシベーション膜3aおよび第2のパッシベーション
膜3bの膜厚の合計は1.8μm以上になるようにされる。
FIG. 1 is a diagram showing a schematic sectional structure of a semiconductor device according to an embodiment of the present invention. In FIG. 1, as a feature of the present invention, the passivation film 3 has a first passivation film 3a having a predetermined film thickness and a predetermined film thickness formed on the first passivation film 3a. The second passivation film 3b has a multilayer structure. The film thicknesses of the first passivation film 3a and the second passivation film 3b are both 1.0 μm or less, and the total film thickness (film thickness of the passivation film 3)
Is 1.8 μm or more. Next, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. The process of forming the insulating film 2 on the surface of the semiconductor substrate 1 and selectively forming the electrode wiring 4 made of aluminum or aluminum alloy in a predetermined region on the insulating film 2 by using, for example, a sputtering method is the same as the conventional process. Is. Next, a first passivation film 3a made of a silicon nitride film having a predetermined film thickness is formed on the insulating film 2 and the electrode wiring 4 by using the plasma CVD method. In this plasma CVD method, since a thin film is formed under relatively high temperature conditions, the entire semiconductor device is once cooled after forming the first passivation film 3a. Next, a second passivation film 3b made of the same material as the first passivation film 3a is formed again on the first passivation film 3a by the same method as that for forming the first passivation film 3a.
At this time, the film thicknesses of the first passivation film 3a and the second passivation film 3b are both 1.0 μm or less, and the total film thickness of the passivation film 3a and the second passivation film 3b is 1.8 μm or more. To be done.

第2図はこの発明の一実施例であるパッシベーション
膜を用いた半導体装置と従来の半導体装置における通電
時間と累積故障率との関係を示す図である。第2図にお
いて、横軸は室温以上の高温保持状態における通電時間
を示し、縦軸は累積故障率を示す。また、記号△は従来
の半導体装置に対する実験結果を示し、記号●はこの発
明の一実施例である半導体装置の実験結果を示す。すな
わち、従来の半導体装置においては、膜厚1.8μm以上
のパッシベーション膜が1度にプラズマCVD法を用いて
形成されたプラズマ窒化膜であり、この発明による半導
体装置のプラズマ窒化シリコン膜からなるパッシベーシ
ョン膜はその合計膜厚が1.8μm以上にされているが、
1回の工程で形成されるプラズマ窒化シリコン膜からな
るパッシベーション膜の膜厚は1.0μm以下にされ、こ
の工程を2回繰返して形成されている。
FIG. 2 is a diagram showing the relationship between the energization time and the cumulative failure rate in a semiconductor device using a passivation film which is an embodiment of the present invention and a conventional semiconductor device. In FIG. 2, the horizontal axis represents the energization time in a high temperature holding state at room temperature or higher, and the vertical axis represents the cumulative failure rate. Further, the symbol Δ indicates the experimental result for the conventional semiconductor device, and the symbol ● indicates the experimental result for the semiconductor device according to one embodiment of the present invention. That is, in the conventional semiconductor device, the passivation film having a thickness of 1.8 μm or more is a plasma nitride film formed once by using the plasma CVD method, and the passivation film made of the plasma silicon nitride film of the semiconductor device according to the present invention. Has a total film thickness of 1.8 μm or more,
The thickness of the passivation film made of a plasma silicon nitride film formed in one step is set to 1.0 μm or less, and this step is repeated twice.

第2図から見られるように、半導体装置を室温以上の
高温に保持した状態で連続通電した場合、その累積故障
率は、この発明に従うパッシベーション膜を有する半導
体装置の方がはるかに低い。
As can be seen from FIG. 2, when the semiconductor device is continuously energized while being kept at a high temperature of room temperature or higher, the cumulative failure rate is much lower in the semiconductor device having the passivation film according to the present invention.

なお、上記実施例においては、パッシベーション膜と
してプラズマCVD法を用いた窒化膜である場合につい
て、2度の工程でパッシベーション膜を形成した場合に
ついて説明しているが、パッシベーション膜を3度以上
の工程に分けて形成しても上記実施例と同様の効果を得
ることができる。
In the above embodiments, the case where the passivation film is a nitride film using the plasma CVD method and the passivation film is formed in two steps is described. However, the passivation film is formed in three or more steps. Even if they are separately formed, the same effect as that of the above embodiment can be obtained.

また、上記実施例においてはパッシベーション膜をプ
ラズマCVD窒化シリコン膜としているが、他のパッシベ
ーション膜、たとえばプラズマCVD法を用いて形成され
るPSG(燐ガラス)膜の場合、プラズマCVD法を用いたオ
キシナイトライド膜を用いた場合においても上記実施例
と同様の効果を得ることができる。
Further, although the plasma CVD silicon nitride film is used as the passivation film in the above-mentioned embodiment, in the case of another passivation film, for example, a PSG (phosphorus glass) film formed by using the plasma CVD method, an oxidization using the plasma CVD method is used. Even when the nitride film is used, the same effect as that of the above-mentioned embodiment can be obtained.

[発明の効果] 以上のようにこの発明によれば、パッシベーション膜
を複数回に分けて形成するようにしているので、電極配
線におけるボイドの発生やエレクトロマイグレーション
を介した電極配線の劣化を抑制することができ、信頼性
の高い半導体装置を得ることができる。
As described above, according to the present invention, since the passivation film is formed by dividing the passivation film into a plurality of times, generation of voids in the electrode wiring and deterioration of the electrode wiring due to electromigration are suppressed. Therefore, a highly reliable semiconductor device can be obtained.

また、同じ材料のパッシベーション膜を複数回繰返し
て形成しているだけであるから、原料ガスの変換および
膜形成用チャンバの交換を行なう必要がなく、従来のパ
ッシベーション膜製造工程を大幅に変更する必要がな
い。
In addition, since the passivation film of the same material is only formed multiple times, it is not necessary to change the source gas and replace the film forming chamber, and it is necessary to drastically change the conventional passivation film manufacturing process. There is no.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例である半導体装置の概略構
成を示す断面図である。第2図はこの発明の一実施例で
ある半導体装置と従来の半導体装置における高温保持時
の通電時間とその累積故障率との関係を実験的に求めた
結果を示す図である。第3図は従来の半導体装置の概略
構成を示す断面図である。第4図は半導体装置を樹脂封
止した状態を示す断面図である。第5図は厚膜化された
パッシベーション膜が電極配線に及ぼす影響を模式的に
示す図である。 図において、1はシリコン半導体基板、2は絶縁膜、3
はパッシベーション膜、3a,3bはこの発明によるパッシ
ベーション膜、7は封止用モールド材である。 なお、図中、同一符号は同一または相当部分を示す。
FIG. 1 is a sectional view showing a schematic structure of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a diagram showing the results of experimentally obtaining the relationship between the energization time during high temperature holding and the cumulative failure rate in the semiconductor device according to one embodiment of the present invention and the conventional semiconductor device. FIG. 3 is a sectional view showing a schematic configuration of a conventional semiconductor device. FIG. 4 is a sectional view showing a state in which the semiconductor device is resin-sealed. FIG. 5 is a diagram schematically showing the effect of the thickened passivation film on the electrode wiring. In the figure, 1 is a silicon semiconductor substrate, 2 is an insulating film, 3
Is a passivation film, 3a and 3b are passivation films according to the present invention, and 7 is a molding material for sealing. In the drawings, the same reference numerals indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 英祐 伊丹市瑞原4丁目1番地 三菱電機株式 会社北伊丹製作所内 (56)参考文献 特開 昭57−124444(JP,A) 特開 昭57−45931(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Eisuke Tanaka 4-chome, Mizuhara, Itami City, Kita Itami Works, Mitsubishi Electric Corporation (56) Reference JP 57-124444 (JP, A) JP 57- 45931 (JP, A)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】その最上層に絶縁性保護膜が形成される半
導体装置の製造方法であって、 前記絶縁性保護膜を形成する工程は、その合計膜厚が1.
8μm以上となるように単一種類の絶縁性材料からなる
膜を予め定められた膜厚に形成する工程を複数回含むこ
とを特徴とする、半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein an insulating protective film is formed on the uppermost layer, wherein the step of forming the insulating protective film has a total film thickness of 1.
A method of manufacturing a semiconductor device, comprising: a step of forming a film made of a single kind of insulating material to a predetermined thickness so as to have a thickness of 8 μm or more.
【請求項2】前記単一種類の絶縁性材料からなる膜の予
め定められた膜厚は、1.0μm以下である、特許請求の
範囲第1項記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the film made of a single kind of insulating material has a predetermined film thickness of 1.0 μm or less.
【請求項3】前記単一種類の絶縁性材料からなる膜は、
プラズマ化学気相成長法を用いて形成されるシリコン窒
化膜である、特許請求の範囲第1項または第2項に記載
の半導体装置の製造方法。
3. The film made of a single kind of insulating material,
The method for manufacturing a semiconductor device according to claim 1, which is a silicon nitride film formed by using a plasma chemical vapor deposition method.
【請求項4】前記単一種類の絶縁性材料からなる膜は、
プラズマ化学気相成長法を用いて形成されるリンガラス
膜である、特許請求の範囲第1項または第2項に記載の
半導体装置の製造方法。
4. The film made of a single kind of insulating material,
The method for manufacturing a semiconductor device according to claim 1 or 2, which is a phosphorus glass film formed using a plasma chemical vapor deposition method.
【請求項5】前記単一種類の絶縁性材料からなる膜は、
プラズマ化学気相成長法を用いて形成されるシリコンオ
キシナイトライド膜である、特許請求の範囲第1項また
は第2項に記載の半導体装置の製造方法。
5. The film made of a single kind of insulating material,
The method for manufacturing a semiconductor device according to claim 1 or 2, which is a silicon oxynitride film formed by plasma enhanced chemical vapor deposition.
【請求項6】前記絶縁性保護膜は、半導体基板上に選択
的に形成された電極配線を被覆しており、 前記電極配線はアルミニウムまたはアルミニウム合金を
用いて形成される、特許請求の範囲第1項ないし第5項
のいずれかに記載の半導体装置の製造方法。
6. The insulating protective film covers electrode wiring selectively formed on a semiconductor substrate, and the electrode wiring is formed using aluminum or aluminum alloy. A method of manufacturing a semiconductor device according to any one of items 1 to 5.
JP61037789A 1986-02-20 1986-02-20 Method for manufacturing semiconductor device Expired - Lifetime JP2551405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61037789A JP2551405B2 (en) 1986-02-20 1986-02-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61037789A JP2551405B2 (en) 1986-02-20 1986-02-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62194631A JPS62194631A (en) 1987-08-27
JP2551405B2 true JP2551405B2 (en) 1996-11-06

Family

ID=12507257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61037789A Expired - Lifetime JP2551405B2 (en) 1986-02-20 1986-02-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2551405B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522863A (en) * 1978-08-07 1980-02-18 Nec Corp Manufacturing method for semiconductor device
JPS5728335A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Semiconductor device
JPS57124444A (en) * 1981-01-26 1982-08-03 Nec Corp Semiconductor device
JPS57157529A (en) * 1981-03-24 1982-09-29 Seiko Epson Corp Semiconductor device
JPS60103625A (en) * 1983-11-11 1985-06-07 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPS62194631A (en) 1987-08-27

Similar Documents

Publication Publication Date Title
US4625227A (en) Resin molded type semiconductor device having a conductor film
JPH1064901A (en) Semiconductor chip package element
US4866505A (en) Aluminum-backed wafer and chip
US3725743A (en) Multilayer wiring structure
JPH0228894B2 (en)
US3594619A (en) Face-bonded semiconductor device having improved heat dissipation
US20050093121A1 (en) Chip package and substrate
JPH0590452A (en) Resin-sealed type semiconductor device
JP2551405B2 (en) Method for manufacturing semiconductor device
JPH05218015A (en) Semiconductor device
JPH02201949A (en) Package of semiconductor device
JPH0624205B2 (en) Semiconductor device
JP2908255B2 (en) Semiconductor device
JPH0621061A (en) Semiconductor device
JP2003273357A (en) Semiconductor device and manufacturing method thereof
JPS59117250A (en) Semiconductor device
JP2727605B2 (en) Semiconductor device and manufacturing method thereof
JPS5863150A (en) Manufacture of semiconductor device
JPH05267500A (en) Resin-sealed semiconductor device
JPH0992675A (en) Semiconductor device and its manufacturing method
JP2865224B2 (en) Resin-sealed semiconductor device
JP2720863B2 (en) Semiconductor integrated circuit device
WO1987005746A1 (en) Aluminum-backed wafer and chip
JPH04251967A (en) Resin-sealing type semiconductor device
JPH0265259A (en) Resin sealed type semiconductor device