JP2550561Y2 - イメージセンサ - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案はイメージセンサに関し、
さらに詳しくは、ファクシミリ，イメージスキャナ，デ
ジタル複写機，電子黒板などの原稿読み取り部に使用さ
れる密着型のイメージセンサに関する。

【０００２】

【従来の技術】近年、ファクシミリなどの原稿読み取り
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系のイメージセンサに代わって、
原稿を等倍で読み取ることのできる密着型のイメージセ
ンサが使用されている。

【０００３】まずここで、現在の主流であるマトリクス
駆動方式のイメージセンサについて図面に基づき簡単に
説明する。

【０００４】図９のブロック図に示すように、マトリク
ス駆動方式のイメージセンサは、原稿からの光信号を電
気信号として読み取るセンサ部１と、このセンサ部１を
駆動する駆動回路２と、このセンサ部１からの電気信号
をシリアルなデータＤＡＴＡとして出力する処理回路３
とから構成されている。

【０００５】このセンサ部１には多数のフォトダイオー
ドがアレイ状に配列され、一定個数毎にブロックに区分
されている。また、駆動回路２はシフトレジスタなどか
ら構成され、ラインスタート信号ＬＳが入力されるとク
ロックパルスＣＬＫにしたがってセンサ部１のフォトダ
イオードにブロック単位で順番に駆動パルスを印加する
ためのものである。さらに、処理回路３は積分回路やマ
ルチプレクサ回路などから構成され、センサ部１からパ
ラレルに流れ出した電流を積分などした後、シリアルな
データＤＡＴＡとして出力するためのものである。

【０００６】

【考案が解決しようとする課題】このような従来のイメ
ージセンサの場合、図１０に示すように、ラインスター
ト信号ＬＳが入力されると直ちに有効データ４が出力さ
れるのではなく、まずダミーデータ５が出力される。ダ
ミーデータ５は、図１１に示すように、非駆動区間に出
力されるデータＤ₀ と、駆動区間の最初のブロックから
出力されるデータＤ₁ とから構成されている。ここで、
非駆動区間というのは処理回路３の初期化動作を行なう
ための区間で、駆動区間というのは実際にセンサ部１に
駆動パルスを印加するための区間である。最初のブロッ
クから出力されるデータＤ₁ がダミーデータ５となるの
は、このデータＤ₁ には多量のキャパシタンスキックが
含まれているからである。したがって、第２ブロック以
降から出力されるデータＤ_2,Ｄ_3,... Ｄ_n が有効データ
４となる。

【０００７】このようなイメージセンサを使用する場
合、ダミーデータ５が出力され終わるのを待って有効デ
ータ４を取り込む必要があるので、このための特別な回
路をユーザー側で用意する必要があった。また、有効デ
ータ４とダミーデータ５を明確にするため、図１０に示
すようなゲート信号Ｇをイメージセンサ内部で発生させ
る方法もあったが、ユーザー側でゲート信号Ｇを検出し
なければならず、非常に不便であった。

【０００８】なお、ラインスタート信号ＬＳとクロック
パルスＣＬＫを発生させる回路をイメージセンサ内部に
設けた例が特開昭６４−８５４７２号公報に開示されて
いるが、本考案とは目的が異なる。

【０００９】そこで本考案者らは、ラインスタート信号
が入力されると直ちに有効データが出力されるイメージ
センサを提供するため、鋭意研究を重ねた結果、本考案
に至った。

【００１０】

【課題を解決するための手段】本考案に係るイメージセ
ンサの要旨とするところは、ラインスタート信号が入力
されるとデータが出力され始め、かつ、該データのうち
の有効データが出力される前にダミーデータが出力され
るイメージセンサにおいて、前記ラインスタート信号
を、当該次のラインスタート信号が入力される時に有効
データが出力され始めるような時期まで遅らせるディレ
イ回路が内蔵されたことにある。

【００１１】また、かかるイメージセンサにおいて、前
記ディレイ回路がカウンタにより構成されたことにあ
る。

【００１２】

【作用】かかるイメージセンサによれば、入力されたラ
インスタート信号はディレイ回路、好ましくはカウンタ
によって一定時間だけ遅らされる。この遅らされたライ
ンスタート信号によって、まずダミーデータが出力さ
れ、次いで有効データが出力されることになるが、有効
データは次のラインスタート信号が入力される時に出力
され始める。すなわち、有効データはラインスタート信
号（最初のラインスタート信号を除く。）が入力される
と直ちに出力され始めるのである。ここで、ディレイ回
路によってラインスタート信号が遅らされる一定時間と
いうのは、その次のラインスタート信号が入力されるま
での時間からダミーデータが出力されるのに要する時間
を減じたものである。

【００１３】

【実施例】次に、本考案に係るイメージセンサの実施例
について図面に基づき詳しく説明する。

【００１４】図２に示すように、本考案に係るイメージ
センサは、原稿からの光信号を電気信号として読み取る
ためのセンサ部１０と、このセンサ部１０を駆動するた
めの駆動回路１２と、このセンサ部１０からの電気信号
をシリアルなデータＤＡＴＡとして出力するための処理
回路１４と、外部から入力されるラインスタート信号Ｌ
Ｓを一定時間だけ遅らせるためのディレイ回路１６とか
ら構成されている。

【００１５】ディレイ回路１６を設けたことが本実施例
の最大の特徴で、たとえば図３に示すように、ディレイ
回路１６は４ビットの同期カウンタ１８ａ，１８ｂ，１
８ｃがカスケード接続されて構成され、１６進数で「Ｆ
ＦＦ」（１０進数で「４０９６」）までカウント可能に
されている。これらカウンタ１８ａ，１８ｂ，１８ｃの
各データプリセット端子Ａ，Ｂ，Ｃ，Ｄにはプリセット
カウンタ２０ａ，２０ｂ，２０ｃが接続されているとと
もに、上位カウンタ１８ａのリップルキャリー端子ＲＣ
にはＤフリップフロップ２２が接続されている。

【００１６】このようなディレイ回路１６によれば、ロ
ード端子ＬＤにラインスタート信号ＬＳが入力される
と、プリセットカウンタ２０ａ，２０ｂ，２０ｃに設定
されている値（ここでは１６進数で「９Ａ４」に設定さ
れているが、この値については後述する。）がカウンタ
１８ａ，１８ｂ，１８ｃにプリセットされる。そして、
次々にクロックパルスＣＬＫが入力され、まず下位カウ
ンタ１８ｃからカウントダウンされてゆく。下位カウン
タ１８ｃの値が「１」から「０」になると、そのリップ
ルキャリー端子ＲＣからリップルキャリー信号が出力さ
れ、次の中位カウンタ１８ｂの値が「Ａ」から「９」に
なる。このようにして、それぞれのカウンタ１８ａ，１
８ｂ，１８ｃがカウントダウンされてゆき、最後に上位
カウンタ１８ａの値が「１」から「０」になると、その
リップルキャリー端子ＲＣからリップルキャリー信号が
出力される。このリップルキャリー信号はＤフリップフ
ロップ２２により波形整形された後、内部ラインスター
ト信号ＬＳ’として出力される。すなわちラインスター
ト信号ＬＳは、このディレイ回路１６によって「２４６
８」（１６進数の「９Ａ４」を１０進数で表したもの）
クロック遅らされ、内部ラインスタート信号ＬＳ’とし
て出力されるのである。

【００１７】一方図４に示すように、センサ部１０はフ
ォトダイオード２４とブロッキングダイオード２６とが
逆極性で直列に接続されたものがアレイ状に多数配列さ
れて構成されている。たとえば８ドット／ｍｍの解像度
を備えたＡ４サイズのイメージセンサの場合、フォトダ
イオード２４とブロッキングダイオード２６とはそれぞ
れ１７４４個必要で、さらに１６チャンネルの場合は、
１６個毎に１０９個のブロックＢ_1,Ｂ_2,... Ｂ₁₀₉ に区
分されている。ただし、第１ブロックＢ₁ は原稿読み取
りに直接関与しないダミーブロックであり、実質的なフ
ォトダイオード２４などの数は１７２８個である。な
お、フォトダイオード２４は原稿からの光信号を電気信
号に変換する光電変換素子で、ブロッキングダイオード
２６はブロックＢ_1,Ｂ_2,... Ｂ₁₀₉ 間のクロストークを
防止するためのスイッチング素子である。通常、これら
は同一のアモルファスシリコンa-Siなどにより形成さ
れ、同一構造とされている。

【００１８】また、駆動回路１２は分周器，シフトレジ
スタなどから構成され、入力されたクロックパルスＣＬ
Ｋを１６分周するとともに、図５に示すように、内部ラ
インスタート信号ＬＳ’が入力されると、１６分周され
たクロックパルスＣＬＫにしたがってセンサ部１０のフ
ォトダイオード２４にブロックＢ_1,Ｂ_2,... Ｂ₁₀₉ 単位
で順番に駆動パルスＶ_1,Ｖ_2,... Ｖ₁₀₉ を印加するよう
にされている。ここでも従来と同様に、内部ラインスタ
ート信号ＬＳ’が入力されると、直ちに第１ブロックＢ
₁ に駆動パルスＶ₁ が印加されるのではなく、まず処理
回路１４の初期化動作を行なう非駆動区間が存在する。

【００１９】さらに、処理回路１４は電流増幅器２８，
積分器３０，サンプルホールド回路３２，マルチプレク
サ３４などから構成され、図５に示すように、駆動パル
スＶ_1,Ｖ_2,... Ｖ₁₀₉ が印加された時に各フォトダイオ
ード２４に流れる電流Ｉoutを電流増幅器２８，積分回
路３０により増幅，積分して電圧Ｖ_INを得た後、サンプ
ルホールド回路３２により保持し、これらの保持された
電圧Ｖ_SHをマルチプレクサ回路３４によりシリアルなデ
ータＤＡＴＡとして出力するようにされている。なお、
処理回路１４には内部ラインスタート信号ＬＳ’とクロ
ックパルスＣＬＫとが接続されていて、これらによって
作動させられるようになっている。

【００２０】このようなイメージセンサによれば、図１
に示すように、ディレイ回路１６に入力されたラインス
タート信号ＬＳは一定時間（以下「遅延時間Ｔdly 」と
いう。）だけ遅らされ、内部ラインスタート信号ＬＳ’
として駆動回路１２に入力される。駆動回路１２に内部
ラインスタート信号ＬＳ’が入力されると、まず処理回
路１４の初期化動作が行なわれ、次いでセンサ部１０の
各フォトダイオード２４にブロックＢ_1,Ｂ_2,... Ｂ₁₀₉
単位で順番に駆動パルスＶ_1,Ｖ_2,... Ｖ₁₀₉ が印加され
る。フォトダイオード２４に駆動パルスＶ_1,Ｖ_2,... Ｖ
₁₀₉ が印加されると、各フォトダイオード２４には光信
号に応じた電流Ｉout が流れる。この電流Ｉout は処理
回路１４により増幅，積分された後、シリアルなデータ
ＤＡＴＡとして出力される。このデータＤＡＴＡには、
有効データ３６の前に、非駆動区間と第１ブロックＢ₁
とから出力されるダミーデータ３８が含まれている。

【００２１】ここで、入力されるクロックパルスＣＬＫ
の周波数を５００ＫＨｚ、ラインスタート信号ＬＳが入
力される周期（蓄積時間）Ｔint を５ｍｓｅｃとする
と、この間Ｔint に入力されるクロックパルスＣＬＫの
数は２５００個となる。一方、ダミーデータ３８はチャ
ンネル数の整数倍、つまり上述した例では３２（＝１６
×２）個出力されることになる。

【００２２】したがって、蓄積時間Ｔint に入力される
クロックパルスＣＬＫの数「２５００」からダミーデー
タ３８の数「３２」を減じた値「２４６８」（１６進数
で「９Ａ４」）を前述したプリセットカウンタ２０ａ，
２０ｂ，２０ｃに設定しておけば、有効データ３６が出
力され始める時に次のラインスタート信号ＬＳが入力さ
れることになる。換言すれば、ラインスタート信号ＬＳ
が入力されると、直ちに有効データ３６が出力され始め
るのである。ただし、最初のラインスタート信号ＬＳが
入力されたときだけ、有効データ３６は出力されない。

【００２３】以上のように、本実施例に係るイメージセ
ンサはディレイ回路１６を内蔵しているため、ユーザー
の要求どおりラインスタート信号ＬＳが入力されると直
ちに有効データ３６が出力され始める。したがって、ダ
ミーデータ３８が出力され終わるのを待って有効データ
３６を取り込む必要はなく、ユーザー側で特別な回路を
用意する必要はない。また、ユーザー側で有効データ３
６とダミーデータ８を明確にするためのゲート信号を検
出する必要などもなく、ユーザーにとって非常に使い易
いイメージセンサとなる。

【００２４】また、ディレイ回路１６を構成するカウン
タ１８ａ，１８ｂ，１８ｃにはプリセットカウンタ２０
ａ，２０ｂ，２０ｃが接続されているため、ラインスタ
ート信号ＬＳの遅延時間Ｔdly を任意に設定することが
できる。したがって、ダミーブロックの数などに制約さ
れることなく、イメージセンサを自由に設計することが
できる。

【００２５】以上、本考案に係るイメージセンサの一実
施例を詳述したが、本考案は上述した実施例に限定され
ることなく、その他の態様でも実施し得るものである。

【００２６】たとえば図６に示すように、前述したカウ
ンタ１８ａ，１８ｂ，１８ｃの各データプリセット端子
Ａ，Ｂ，Ｃ，Ｄをそのまま外部端子として取り出してお
き、この外部端子から任意のプリセットデータを入力で
きるようにしても良い。このようなディレイ回路３９の
場合、ラインスタート信号ＬＳの遅延時間Ｔdly を外部
から自由にコントロールすることができる。また、ここ
ではプリセットデータをパラレルに入力するようにして
いるが、プリセットデータをシリアルに入力するように
し、これをシフトレジスタなどによってパラレルに変換
した後、カウンタ１８ａ，１８ｂ，１８ｃの各データプ
リセット端子Ａ，Ｂ，Ｃ，Ｄに入力するにようにしても
良い。

【００２７】また図７に示すように、ユニット化された
イメージセンサ４０においては、ディップスイッチ４２
を筐体４４の側壁部などに取り付け、このディップスイ
ッチ４２を前述したカウンタ１８ａ，１８ｂ，１８ｃの
各データプリセット端子Ａ，Ｂ，Ｃ，Ｄに接続したもの
でも良い。この場合は、ユニットの外部からでもライン
スタート信号ＬＳの遅延時間Ｔdly を自由に設定するこ
とができる。なお同図中、符号４６は電源，ラインスタ
ート信号ＬＳ，クロックパルスＣＬＫなどを入力するた
めの外部端子である。

【００２８】さらに図示は省略するが、カウンタ１８
ａ，１８ｂ，１８ｃの各データプリセット端子Ａ，Ｂ，
Ｃ，Ｄを電源あるいはグランドに接続固定し、ラインス
タート信号ＬＳの遅延時間Ｔdly をあらかじめ設定済み
のものとしても良いのは当然である。

【００２９】また、前述したようにディレイ回路は同期
型のカウンタにより構成されたもののが好ましいが、よ
り簡素にするために非同期型のカウンタにより構成され
たものでも良い。また、必要な遅延時間Ｔdly によって
カウンタの段数を適当に増加又は減少させれば良く、カ
ウンタの段数は何ら限定されない。さらに１６進カウン
タでなく、１０進カウンタでも良いのは当然である。

【００３０】またクロックパルスＣＬＫの周期が長い場
合は、図８に示すように、過渡現象を利用したＣＲタイ
マ４８などによりディレイ回路を構成しても良い。つま
り、ディレイ回路はラインスタート信号をその次のライ
ンスタート信号が入力される時に有効データが出力され
始めるような時期まで遅らせるものであれば、いかなる
ものでも良い。

【００３１】さらに前述したイメージセンサでは、ブロ
ッキングダイオードとフォトダイオードとをカソード端
子同士で接続しているが、アノード端子同士で接続した
ものでも良い。さらには、ブロッキングダイオードとフ
ォトダイオードの位置を入れ替え、ブロッキングダイオ
ード側に処理回路を接続するとともに、フォトダイオー
ド側に駆動回路を接続したものでも良い。

【００３２】その他、フォトダイオードでなく、CdＳ-C
dSe などを用いた光導電型のイメージセンサにも適用し
得るものである。また密着型だけでなく、レンズアレイ
などを必要としない完全密着型のイメージセンサにも適
用し得るものであるなど、その主旨を逸脱しない範囲内
で当業者の知識に基づき種々なる改良，修正，変形を加
えた態様で実施し得るものである。

【００３３】

【考案の効果】本考案に係るイメージセンサは、ライン
スタート信号をその次のラインスタート信号が入力され
る時に有効データが出力され始めるような時期まで遅ら
せるディレイ回路を内蔵しているため、ラインスタート
信号が入力されると直ちに有効データが出力され始め
る。したがって、ダミーデータが出力され終わるのを待
って有効データを取り込む必要がなく、ユーザーにとっ
て非常に使い易いイメージセンサになるなど、本考案は
優れた効果を奏するものである。

【図面の簡単な説明】

【図１】本考案に係るイメージセンサの作動を示すタイ
ムチャートである。

【図２】図１に示した作動を行なうイメージセンサの一
実施例を示すブロック図である。

【図３】図２に示したイメージセンサにおけるディレイ
回路の一例を示す回路図である。

【図４】図２に示したイメージセンサをさらに詳細に示
す回路図である。

【図５】図２及び図４に示したイメージセンサの作動を
示すタイムチャートである。

【図６】本考案に係るイメージセンサの他の実施例を示
すブロック図である。

【図７】本考案に係るイメージセンサのさらに他の実施
例を示す斜視図である。

【図８】本考案に係るイメージセンサのさらに他の実施
例を示すブロック図である。

【図９】従来のイメージセンサの一例を示すブロック図
である。

【図１０】図９に示した従来のイメージセンサの作動を
示すタイムチャートである。

【図１１】図９に示した従来のイメージセンサのさらに
詳細な作動を示すタイムチャートである。

【符号の説明】

１０；センサ部 １２；駆動回路 １４；処理回路 １６，３９；ディレイ回路 １８ａ，１８ｂ，１８ｃ；カウンタ ２４；フォトダイオード ２６；ブロッキングダイオード ３６；有効データ ３８；ダミーデータ ＣＬＫ；クロックパルス ＬＳ；ラインスタート信号 ＬＳ’；内部ラインスタート信号ＬＳ’ ＤＡＴＡ；データ

Claims (2)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 ラインスタート信号が入力されるとデー
   タが出力され始め、かつ、該データのうちの有効データ
   が出力される前にダミーデータが出力されるイメージセ
   ンサにおいて、 前記ラインスタート信号を、当該次のラインスタート信
   号が入力される時に有効データが出力され始めるような
   時期まで遅らせるディレイ回路が内蔵されたことを特徴
   とするイメージセンサ。
2. 【請求項２】 前記ディレイ回路がカウンタにより構成
   されたことを特徴とする請求項１に記載のイメージセン
   サ。