JP2547586B2 - デイジーチェーン衝突検出回路 - Google Patents
デイジーチェーン衝突検出回路Info
- Publication number
- JP2547586B2 JP2547586B2 JP62220094A JP22009487A JP2547586B2 JP 2547586 B2 JP2547586 B2 JP 2547586B2 JP 62220094 A JP62220094 A JP 62220094A JP 22009487 A JP22009487 A JP 22009487A JP 2547586 B2 JP2547586 B2 JP 2547586B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- detection circuit
- collision detection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Air Bags (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 発明の背景 この発明は一般に通信回路網に関するものでありかつ
特に、それはStarLAN（提出されたIEEE802.3:1BASE5
仕様書）コード化データトランシーバとともに使用する
ためのデイジーチェーン衝突検出回路に関するものであ
る。
特に、それはStarLAN（提出されたIEEE802.3:1BASE5
仕様書）コード化データトランシーバとともに使用する
ためのデイジーチェーン衝突検出回路に関するものであ
る。
ここで限定されるように、受動直列バスまたは分岐拡
張（MPE）としても公知であるデイジーチェーン接続は
複数個のデータ端末装置（DTE）を相互接続する手段と
して用いられる。デイジーチェーン接続は即時接続かま
たは降下ケーブルのいずれかにより複数個のDTEから第
１の組のワイヤへのレシーバの結合および複数個のDTE
から第２の組のワイヤへの送信器の結合のことをいう。
それぞれレシーバおよび送信器のワイヤの組はStarLAN
ハブに接続されるか、StarLANハブがなければ１点での
み互いに結合されるかのいずれかである。
張（MPE）としても公知であるデイジーチェーン接続は
複数個のデータ端末装置（DTE）を相互接続する手段と
して用いられる。デイジーチェーン接続は即時接続かま
たは降下ケーブルのいずれかにより複数個のDTEから第
１の組のワイヤへのレシーバの結合および複数個のDTE
から第２の組のワイヤへの送信器の結合のことをいう。
それぞれレシーバおよび送信器のワイヤの組はStarLAN
ハブに接続されるか、StarLANハブがなければ１点での
み互いに結合されるかのいずれかである。
複数個のトランシーバDTE＃１、DTE＃２、ないしDTE
＃ｎが２個のねん回された対の送信ライン12および14を
介して共有されるハブへ星形接続される（すなわち、星
形回路網）StarLAN（Star Local Area Networkの頭
文字）デイジーチェーン配置が第１図に示されている。
トランシーバDTE＃１ないしDTE＃ｎの各々はそれぞれ送
信器Ｔ×D1ないしＴ×DnおよびそれぞれレシーバＲ×D1
ないしＲ×Dnからなる。見られるように、送信チャネル
を規定するねん回された対の送信ライン12は絶縁変圧器
16を介して送信器DTE＃１ないしDTE＃ｎの各々に接続さ
れる。受信チャネルを規定するねん回された対の送信ラ
イン14は絶縁変圧器18を介してレシーバＲ×D1ないしＲ
×Dnの各々へ接続される。動作では、送信器の１つのみ
が送信しているときハブ10は送信された信号を反復しか
つそれらをすべての他のトランシーバに送る。しかしな
がら、２またはそれ以上の送信器が同時に送信している
ときは、「衝突」と呼ばれて、各能動送信器StarLANデ
イジーチェーン衝突状態を検出することが必要とされ
る。
＃ｎが２個のねん回された対の送信ライン12および14を
介して共有されるハブへ星形接続される（すなわち、星
形回路網）StarLAN（Star Local Area Networkの頭
文字）デイジーチェーン配置が第１図に示されている。
トランシーバDTE＃１ないしDTE＃ｎの各々はそれぞれ送
信器Ｔ×D1ないしＴ×DnおよびそれぞれレシーバＲ×D1
ないしＲ×Dnからなる。見られるように、送信チャネル
を規定するねん回された対の送信ライン12は絶縁変圧器
16を介して送信器DTE＃１ないしDTE＃ｎの各々に接続さ
れる。受信チャネルを規定するねん回された対の送信ラ
イン14は絶縁変圧器18を介してレシーバＲ×D1ないしＲ
×Dnの各々へ接続される。動作では、送信器の１つのみ
が送信しているときハブ10は送信された信号を反復しか
つそれらをすべての他のトランシーバに送る。しかしな
がら、２またはそれ以上の送信器が同時に送信している
ときは、「衝突」と呼ばれて、各能動送信器StarLANデ
イジーチェーン衝突状態を検出することが必要とされ
る。
そのような衝突の発生を決定するために、送信器およ
び絶縁変圧器16の各々の間で「Ｘ」により示される場所
で接続される衝突検出回路がこれまで提供されてきた。
この先行技術の衝突検出回路ははおよそ＋5.0ボルト±
５％の固定直流基準電圧を利用するピーク検出器回路か
ら形成された。送信器の出力電圧は負荷の変化のせいで
変動に対し高感度であるので、ピーク検出回路はしばし
ば誤ってトリガされ衝突がないときに衝突を示すことが
あり得、それによりそれの信頼度および正確度を制限し
ていた。また、衝突に対する感度は送信器のすべての動
作条件のもとで基準電圧とピーク電圧の間で適当なマー
ジンを維持する必要のせいで制限されていた。このよう
に、変圧器のピーク出力電圧に比例する、より正確な基
準電圧を与えるためにそのようなデイジーチェーン衝突
検出回路の改良の必要がある。
び絶縁変圧器16の各々の間で「Ｘ」により示される場所
で接続される衝突検出回路がこれまで提供されてきた。
この先行技術の衝突検出回路ははおよそ＋5.0ボルト±
５％の固定直流基準電圧を利用するピーク検出器回路か
ら形成された。送信器の出力電圧は負荷の変化のせいで
変動に対し高感度であるので、ピーク検出回路はしばし
ば誤ってトリガされ衝突がないときに衝突を示すことが
あり得、それによりそれの信頼度および正確度を制限し
ていた。また、衝突に対する感度は送信器のすべての動
作条件のもとで基準電圧とピーク電圧の間で適当なマー
ジンを維持する必要のせいで制限されていた。このよう
に、変圧器のピーク出力電圧に比例する、より正確な基
準電圧を与えるためにそのようなデイジーチェーン衝突
検出回路の改良の必要がある。
発明の概要 したがって、この発明の一般的な目的は製造しかつ組
立てるのが比較的簡単かつ経済的であり、しかもなお先
行技術の検出器回路の不利な点を克服する改良されたデ
イジーチェーン衝突検出回路を提供することである。
立てるのが比較的簡単かつ経済的であり、しかもなお先
行技術の検出器回路の不利な点を克服する改良されたデ
イジーチェーン衝突検出回路を提供することである。
この発明の目的は変圧器のピーク出力電圧に比例する
より正確な基準電圧を有するStarLANコード化データト
ランシーバとともに使用するためにデイジーチェーン衝
突検出回路を提供することである。
より正確な基準電圧を有するStarLANコード化データト
ランシーバとともに使用するためにデイジーチェーン衝
突検出回路を提供することである。
この発明の別な目的は改良された信頼度、正確度およ
び感度を有するStarLANコード化データトランシーバと
ともに使用するためにデイジーチェーン衝突回路を提供
することである。
び感度を有するStarLANコード化データトランシーバと
ともに使用するためにデイジーチェーン衝突回路を提供
することである。
この発明のまた別な目的は単一のモノリシックな集積
回路の一部として形成されるかもしれないStarLANコー
ド化データトランシーバとともに使用するためにデイジ
ーチェーン衝突検出回路を提供することである。
回路の一部として形成されるかもしれないStarLANコー
ド化データトランシーバとともに使用するためにデイジ
ーチェーン衝突検出回路を提供することである。
この発明のさらに別な目的は電圧コンパレータおよび
電圧コンパレータの非反転入力に接続されるコンデンサ
から形成され、コンデンサが差動ラインドライバからの
差出力電圧のピーク電圧に正比例する電圧まで充電され
る。テイジーチェーン衝突検出回路を提供することであ
る。
電圧コンパレータの非反転入力に接続されるコンデンサ
から形成され、コンデンサが差動ラインドライバからの
差出力電圧のピーク電圧に正比例する電圧まで充電され
る。テイジーチェーン衝突検出回路を提供することであ
る。
この発明のなおさらに別な目的は非活動状態の送信器
の回路網によりラインドライバに課される負荷を減じる
ための不能化手段を含むデイジーチェーン衝突検出回路
を提供することである。
の回路網によりラインドライバに課される負荷を減じる
ための不能化手段を含むデイジーチェーン衝突検出回路
を提供することである。
この発明のまた別な目的は電圧コンパレータの反転お
よび非反転入力で電圧を平均させるための温度補償手段
を含むデイジーチェーン衝突検出回路を提供することで
ある。
よび非反転入力で電圧を平均させるための温度補償手段
を含むデイジーチェーン衝突検出回路を提供することで
ある。
この発明のまた別な目的は電圧コンパレータの出力か
らの短い期間の信号の獲得および保存を保証するために
衝突出力ラッチを含むデイジーチェーン衝突検出回路を
提供することである。
らの短い期間の信号の獲得および保存を保証するために
衝突出力ラッチを含むデイジーチェーン衝突検出回路を
提供することである。
この発明のまた別な目的は衝突出力ラッチからの外部
衝突存在信号がハイの論理レベルにあるように維持する
ように可能化信号に応答して電圧コンパレータの誤った
トリガ動作を妨げるための時間遅延手段を含むデイジー
チェーン衝突検出回路を提供することである。
衝突存在信号がハイの論理レベルにあるように維持する
ように可能化信号に応答して電圧コンパレータの誤った
トリガ動作を妨げるための時間遅延手段を含むデイジー
チェーン衝突検出回路を提供することである。
これら目標および目的に従って、この発明は電圧コン
パレータ、第１および第２の入力ノード、第１および第
２の整流器、第１の分圧器、第２の分圧器、および第１
の充電コンデンサを含むStarLANコード化データトラン
シーバとともに使用するためのデイジーチェーン衝突検
出回路の提供に関連する。電圧コンパレータは反転入
力、非反転入力、および出力を有する。第１および第２
の入力ノードは差動ラインドライバからの差出力電圧お
よび絶縁変圧器の主要なものからの過渡スパイク電圧を
受取る。第１の整流器は第１の入力ノードと第１の中間
ノードとの間に接続される。第２の整流器は第２の入力
ノードと第１の中間ノードの間に接続される。第１の分
圧器は第１の抵抗器と第２の抵抗器の直列接続から形成
される。第１の分圧器は入力ノードと第２の中間ノード
の間で結合される。第１の抵抗器と第２の抵抗器の接続
点は電圧コンパレータの反転入力に接続される。第２の
分圧器は第３の抵抗器および第４の抵抗器の直列接続か
ら形成される。第２の分圧器は第１の中間ノードと第２
の中間ノードの間で接続される。第３の抵抗器と第４の
抵抗器の接続点は電圧コンパレータの非反転入力に接続
される。第１の充電コンデンサは電圧コンパレータの非
反転入力と第２の中間ノードの間で接続される。第１の
充電コンデンサは差出力電圧のピーク電圧に正比例する
電圧まで充電される。
パレータ、第１および第２の入力ノード、第１および第
２の整流器、第１の分圧器、第２の分圧器、および第１
の充電コンデンサを含むStarLANコード化データトラン
シーバとともに使用するためのデイジーチェーン衝突検
出回路の提供に関連する。電圧コンパレータは反転入
力、非反転入力、および出力を有する。第１および第２
の入力ノードは差動ラインドライバからの差出力電圧お
よび絶縁変圧器の主要なものからの過渡スパイク電圧を
受取る。第１の整流器は第１の入力ノードと第１の中間
ノードとの間に接続される。第２の整流器は第２の入力
ノードと第１の中間ノードの間に接続される。第１の分
圧器は第１の抵抗器と第２の抵抗器の直列接続から形成
される。第１の分圧器は入力ノードと第２の中間ノード
の間で結合される。第１の抵抗器と第２の抵抗器の接続
点は電圧コンパレータの反転入力に接続される。第２の
分圧器は第３の抵抗器および第４の抵抗器の直列接続か
ら形成される。第２の分圧器は第１の中間ノードと第２
の中間ノードの間で接続される。第３の抵抗器と第４の
抵抗器の接続点は電圧コンパレータの非反転入力に接続
される。第１の充電コンデンサは電圧コンパレータの非
反転入力と第２の中間ノードの間で接続される。第１の
充電コンデンサは差出力電圧のピーク電圧に正比例する
電圧まで充電される。
この発明のこれらおよび他の目的および利点は同一の
参照番号が全体で対応する部分を示す添付の図面と関連
して読まれるとき次の詳細な説明からより十分に明らか
となるであろう。
参照番号が全体で対応する部分を示す添付の図面と関連
して読まれるとき次の詳細な説明からより十分に明らか
となるであろう。
好ましい実施例の説明 StarLANコード化データトランシーバと関連して示さ
れるこの発明はそれの範囲または教示に関する制限とし
て働くことは意図されておらず、その用途の一具体例の
例示の便宜のためのみであることが最初に明確に理解さ
れるべきである。この発明はこの発明がより正確な基準
電圧を与える検出回路に関連するので他の分野および装
置で無数の用途を有する。
れるこの発明はそれの範囲または教示に関する制限とし
て働くことは意図されておらず、その用途の一具体例の
例示の便宜のためのみであることが最初に明確に理解さ
れるべきである。この発明はこの発明がより正確な基準
電圧を与える検出回路に関連するので他の分野および装
置で無数の用途を有する。
第２図を参照すると、StarLANコード化データトラン
シーバとともに使用するためのデイジーチェーン衝突検
出回路20の詳細な概略回路図が例示されている。この発
明の検出回路20はトランシーバでの送信器U1の出力と絶
縁変圧器T1の１次巻線Ｐの間で接続される。送信器U1お
よび絶縁変圧器T1は第１図に示される送信器Ｔ×D1ない
しＲ×Dnおよびそれぞれの変圧器16に対応する。送信器
U1はカリフォルニア州サニィベイルのアドバンスト・マ
イクロ・ディバイシズ・インコーポレーテッド（Advanc
ed Micro Devices,Inc.）から市場で入手可能でかつ
その部品番号Am26LS30で示されるものに類似する差動ラ
インドライバからなる。
シーバとともに使用するためのデイジーチェーン衝突検
出回路20の詳細な概略回路図が例示されている。この発
明の検出回路20はトランシーバでの送信器U1の出力と絶
縁変圧器T1の１次巻線Ｐの間で接続される。送信器U1お
よび絶縁変圧器T1は第１図に示される送信器Ｔ×D1ない
しＲ×Dnおよびそれぞれの変圧器16に対応する。送信器
U1はカリフォルニア州サニィベイルのアドバンスト・マ
イクロ・ディバイシズ・インコーポレーテッド（Advanc
ed Micro Devices,Inc.）から市場で入手可能でかつ
その部品番号Am26LS30で示されるものに類似する差動ラ
インドライバからなる。
ラインドライバU1はライン24を介して非平衡終端され
たディジタルデータ入力信号Ｔ×Ｄを受取りかつ同一物
をノードＡおよびＢで現われる差出力信号に変換する。
コンデンサC1はノードＡおよびＢにわたって接続されラ
インドライバU1の差出力を規定する。コンデンサC1は高
周波数のノイズを消去するための低域フィルタとしてか
つ転換速度制御器として働く。典型的には、ディジタル
データ入力信号Ｔ×Ｄは82586と指定されたインテル・
コーポレーション（Intel Corporation）により製造さ
れる型のLAN（構内通信ネットワーク）制御器（示され
ていない）により発生されるマンチェスタコード化デー
タ送信信号である。StarLAN差出力信号は＋2.0ボルトと
＋3.65ボルトの間のピーク振幅変動を有する電圧であ
る。ラインドライバU1はまた同一物を起動するためにラ
イン26を介し可能化信号▲▼を受取る。言換える
と、信号▲▼がハイすなわち「１」論理レベルにあ
るときラインドライバU1は不能化されかつ３状態のモー
ドにセットされる。信号▲▼がローすなわち「０」
論理レベルに切換えられると、ラインドライバU1は起動
状態にされる。
たディジタルデータ入力信号Ｔ×Ｄを受取りかつ同一物
をノードＡおよびＢで現われる差出力信号に変換する。
コンデンサC1はノードＡおよびＢにわたって接続されラ
インドライバU1の差出力を規定する。コンデンサC1は高
周波数のノイズを消去するための低域フィルタとしてか
つ転換速度制御器として働く。典型的には、ディジタル
データ入力信号Ｔ×Ｄは82586と指定されたインテル・
コーポレーション（Intel Corporation）により製造さ
れる型のLAN（構内通信ネットワーク）制御器（示され
ていない）により発生されるマンチェスタコード化デー
タ送信信号である。StarLAN差出力信号は＋2.0ボルトと
＋3.65ボルトの間のピーク振幅変動を有する電圧であ
る。ラインドライバU1はまた同一物を起動するためにラ
イン26を介し可能化信号▲▼を受取る。言換える
と、信号▲▼がハイすなわち「１」論理レベルにあ
るときラインドライバU1は不能化されかつ３状態のモー
ドにセットされる。信号▲▼がローすなわち「０」
論理レベルに切換えられると、ラインドライバU1は起動
状態にされる。
衝突検出回路20はその部品番号LM319のもとでカリフ
ォルニア州サンタクララのナショナル・セミコンダクタ
・コーポレーション（National Semiconductor Corpo
ration）から市場で入手可能であるものに類似する高速
電圧コンパレータU2を含む。ノードＡおよびＢにわたっ
て接続されるフィルタコンデンサC1の端部はまた衝突検
出回路の入力を形成する。入力ノードＡに接続されるコ
ンデンサC1の端部はまたダイオードCR1の陽極に接続さ
れ、さらに入力ノードＢに接続されるコンデンサC1のも
う一方の端部はまたダイオードCR2の陽極に接続され
る。ダイオードCR1の陰極は中間ノードＣでダイオードC
R2の陰極に結びつけられる。入力ノードＡは直列接続さ
れた抵抗器R1およびR2から形成される第１の分圧器の一
方の端部に結合される。抵抗器R2のもう一方の端部は中
間ノードＤに接続される。抵抗器R1およびR2の接続点は
電圧コンパレータU2の反転入力に接続されるノードＥを
規定する。中間ノードＣは直列接続された抵抗器R3およ
びR4から形成される第２の分圧器の一方の端部に接続さ
れる。抵抗器R4のもう一方の端部は中間ノードＤに接続
される。抵抗器R3およびR4の接続点は電圧コンパレータ
U2の非反転入力に接続されるノードＦを規定する。
ォルニア州サンタクララのナショナル・セミコンダクタ
・コーポレーション（National Semiconductor Corpo
ration）から市場で入手可能であるものに類似する高速
電圧コンパレータU2を含む。ノードＡおよびＢにわたっ
て接続されるフィルタコンデンサC1の端部はまた衝突検
出回路の入力を形成する。入力ノードＡに接続されるコ
ンデンサC1の端部はまたダイオードCR1の陽極に接続さ
れ、さらに入力ノードＢに接続されるコンデンサC1のも
う一方の端部はまたダイオードCR2の陽極に接続され
る。ダイオードCR1の陰極は中間ノードＣでダイオードC
R2の陰極に結びつけられる。入力ノードＡは直列接続さ
れた抵抗器R1およびR2から形成される第１の分圧器の一
方の端部に結合される。抵抗器R2のもう一方の端部は中
間ノードＤに接続される。抵抗器R1およびR2の接続点は
電圧コンパレータU2の反転入力に接続されるノードＥを
規定する。中間ノードＣは直列接続された抵抗器R3およ
びR4から形成される第２の分圧器の一方の端部に接続さ
れる。抵抗器R4のもう一方の端部は中間ノードＤに接続
される。抵抗器R3およびR4の接続点は電圧コンパレータ
U2の非反転入力に接続されるノードＦを規定する。
第１の充電コンデンサC2はその一方の端部がノードＦ
および電圧コンパレータU2の非反転入力に接続される。
コンデンサC2のもう一方の端部は中間ノードＤに接続さ
れる。第２の充電コンデンサC3はノードＥと中間ノード
Ｄの間で相互接続される抵抗器R2と並列に接続される。
コンデンサC3は入力ノードＡおよびＢで存在するかもし
れない、いかなる迅速な立上がり転回電圧スパイクも積
分する小さな時定数を有する単極フィルタとして働く。
第１の充電コンデンサC2はまた第１の分圧器（R1、R2）
および第２の充電コンデンサC3により形成される回路網
よりも大きな時定数を有する単極フィルタとして働く。
コンデンサC3はラインドライバU1がメッセージを送信す
るときに電圧コンパレータU2の誤ったトリガ動作を防ぐ
ようにノードＦに関連するノードＥで現われるいかなる
電圧スパイクの小さい時間遅延も引き起こす。
および電圧コンパレータU2の非反転入力に接続される。
コンデンサC2のもう一方の端部は中間ノードＤに接続さ
れる。第２の充電コンデンサC3はノードＥと中間ノード
Ｄの間で相互接続される抵抗器R2と並列に接続される。
コンデンサC3は入力ノードＡおよびＢで存在するかもし
れない、いかなる迅速な立上がり転回電圧スパイクも積
分する小さな時定数を有する単極フィルタとして働く。
第１の充電コンデンサC2はまた第１の分圧器（R1、R2）
および第２の充電コンデンサC3により形成される回路網
よりも大きな時定数を有する単極フィルタとして働く。
コンデンサC3はラインドライバU1がメッセージを送信す
るときに電圧コンパレータU2の誤ったトリガ動作を防ぐ
ようにノードＦに関連するノードＥで現われるいかなる
電圧スパイクの小さい時間遅延も引き起こす。
電圧コンパレータU2は正の電圧V1および負の電圧V2を
有する２重極性出力源に接続される。フィルタコンデン
サC4はいかなる高周波数ノイズをも消去するために正の
電圧V1と接地電位の間で接続される。同様に、フィルタ
コンデンサC5はいかなる高周波数ノイズも消去するため
に負の電圧V2と接地電位との間で接続される。単一極性
出力源のみを必要とするコンパレータは２重極性出力源
を利用する電圧コンパレータU2の代わりに用いられ得る
ことが理解されるべきである。電圧コンパレータU2は外
部抵抗負荷を必要とする開いたコレクタ出力を有する。
直列接続される抵抗器R5およびR6から形成される第３の
分圧器は外部負荷として働くように提供される。抵抗器
R5とR6の結合は電圧コンパレータU2の出力に接続される
ノードＧを規定する。抵抗器R5をもう一方の端部は典型
的には＋5.0ボルトである供給電圧または電位VCCに接続
される。抵抗器R6のもう一方の端部は接地電位に接続さ
れる。
有する２重極性出力源に接続される。フィルタコンデン
サC4はいかなる高周波数ノイズをも消去するために正の
電圧V1と接地電位の間で接続される。同様に、フィルタ
コンデンサC5はいかなる高周波数ノイズも消去するため
に負の電圧V2と接地電位との間で接続される。単一極性
出力源のみを必要とするコンパレータは２重極性出力源
を利用する電圧コンパレータU2の代わりに用いられ得る
ことが理解されるべきである。電圧コンパレータU2は外
部抵抗負荷を必要とする開いたコレクタ出力を有する。
直列接続される抵抗器R5およびR6から形成される第３の
分圧器は外部負荷として働くように提供される。抵抗器
R5とR6の結合は電圧コンパレータU2の出力に接続される
ノードＧを規定する。抵抗器R5をもう一方の端部は典型
的には＋5.0ボルトである供給電圧または電位VCCに接続
される。抵抗器R6のもう一方の端部は接地電位に接続さ
れる。
第１および第２のダイオードCR1およびCR2が存在する
ために温度補償を提供するために、結合手段である第３
および第４のダイオードCR3およびCR4が提供され、ノー
ドＥおよびＦで現われる２つの電圧が類似の温度係数で
動くようにする。言換えると、第３および第４のダイオ
ードは第１および第２のダイオードにわたる温度で電位
降下および非直線性を平均するように働く。見られるよ
うに、ダイオードCR3の陽極は入力ノードＡに接続され
さらにダイオードCR4の陽極は入力ノードＢに接続され
る。ダイオードCR3の陰極は中間ノードＨでダイオードC
R4の陰極に結びつけられる。ノードＨは第１の分圧器の
抵抗器R1に接続される。
ために温度補償を提供するために、結合手段である第３
および第４のダイオードCR3およびCR4が提供され、ノー
ドＥおよびＦで現われる２つの電圧が類似の温度係数で
動くようにする。言換えると、第３および第４のダイオ
ードは第１および第２のダイオードにわたる温度で電位
降下および非直線性を平均するように働く。見られるよ
うに、ダイオードCR3の陽極は入力ノードＡに接続され
さらにダイオードCR4の陽極は入力ノードＢに接続され
る。ダイオードCR3の陰極は中間ノードＨでダイオードC
R4の陰極に結びつけられる。ノードＨは第１の分圧器の
抵抗器R1に接続される。
衝突出力ラッチは第１の２入力のNANDゲートU3および
第２の３入力のNANDゲートU4から形成される。第１のNA
NDゲートU3の出力はライン11を介して第２のNANDゲート
U4の入力に接続され、さらに第２のNANDゲートU4の出力
はライン13を介して第１のNANDゲートU3の入力に接続さ
れる。第１のNANDゲートU3の他方の入力はノードＧで電
圧コンパレータU2の出力に接続されるライン15でのセッ
ト入力を規定する。第２のNANDゲートU4の他方の入力は
ライン17での第１のリセット入力および第19での第２の
リセット入力を規定する。ラッチの出力は外部衝突存在
信号▲▼を提供するためにライン30に接続され
る第２のNANDゲートU4の出力にある。衝突出力ラッチは
コンパレータU3の出力からの狭いスパイク（短い持続時
間を有する信号）の獲得および保存を保証するように機
能する。
第２の３入力のNANDゲートU4から形成される。第１のNA
NDゲートU3の出力はライン11を介して第２のNANDゲート
U4の入力に接続され、さらに第２のNANDゲートU4の出力
はライン13を介して第１のNANDゲートU3の入力に接続さ
れる。第１のNANDゲートU3の他方の入力はノードＧで電
圧コンパレータU2の出力に接続されるライン15でのセッ
ト入力を規定する。第２のNANDゲートU4の他方の入力は
ライン17での第１のリセット入力および第19での第２の
リセット入力を規定する。ラッチの出力は外部衝突存在
信号▲▼を提供するためにライン30に接続され
る第２のNANDゲートU4の出力にある。衝突出力ラッチは
コンパレータU3の出力からの狭いスパイク（短い持続時
間を有する信号）の獲得および保存を保証するように機
能する。
時間遅延回路はシフトレジスタとして互いに接続され
る第１のＤ型フリップフロップU5および第２のＤ型フリ
ップフロップU6を含む。第１のフリップフロップU5はそ
のデータ入力がライン26を介して可能化信号▲▼に
接続されかつそのクロック入力がライン28を介して1MHz
クロック信号に接続される。第１のフリップフロップU5
のＱ出力はライン21を介して第２のフリップフロップU6
のデータ入力に接続される。第２のフリップフロップU6
はそのクロック入力がまたライン28で1MHzクロック信号
に接続されかつその出力がライン17を介して衝突出力
ラッチの第１のリセット入力に接続される。時間遅延回
路はラインドライバU1が可能化された直後に（可能化信
号がハイ論理レベルからロー論理レベルに切換えられた
とき）遅延を生じ、それはコンデンサC2およびC3が十分
に充電されている間電圧コンパレータU2の誤ったトリガ
動作を防ぐ。
る第１のＤ型フリップフロップU5および第２のＤ型フリ
ップフロップU6を含む。第１のフリップフロップU5はそ
のデータ入力がライン26を介して可能化信号▲▼に
接続されかつそのクロック入力がライン28を介して1MHz
クロック信号に接続される。第１のフリップフロップU5
のＱ出力はライン21を介して第２のフリップフロップU6
のデータ入力に接続される。第２のフリップフロップU6
はそのクロック入力がまたライン28で1MHzクロック信号
に接続されかつその出力がライン17を介して衝突出力
ラッチの第１のリセット入力に接続される。時間遅延回
路はラインドライバU1が可能化された直後に（可能化信
号がハイ論理レベルからロー論理レベルに切換えられた
とき）遅延を生じ、それはコンデンサC2およびC3が十分
に充電されている間電圧コンパレータU2の誤ったトリガ
動作を防ぐ。
不能化手段は第１および第２の分圧器によりラインド
ライバU1が非活動状態にあるとき絶縁変圧器の１次巻線
を介して回路網に課される負荷を減じるために提供さ
れ、それは絶縁変圧器の２次巻線へと反映される。ねん
回された対の送信ライン12に接続される非活動状態の送
信器の回路網により課される全負荷はそれにより減じら
れる。不能化手段はNPN型トランジスタQ1、電流制限抵
抗器R7およびインバータU8から形成される。抵抗器R7の
一方の端部は供給電位VCCに接続され、さらに抵抗器R7
の他方の端部はトランジスタQ1のベースに接続される。
トランジスタQ1のベースはまたはインバータU8の出力に
接続される。インバータU8の入力はライン26で可能化信
号▲▼を受取るために接続される。トランジスタQ1
はそのコレクタが中間ノードＤに接続されかつそのエミ
ッタが接地電位に接続される。
ライバU1が非活動状態にあるとき絶縁変圧器の１次巻線
を介して回路網に課される負荷を減じるために提供さ
れ、それは絶縁変圧器の２次巻線へと反映される。ねん
回された対の送信ライン12に接続される非活動状態の送
信器の回路網により課される全負荷はそれにより減じら
れる。不能化手段はNPN型トランジスタQ1、電流制限抵
抗器R7およびインバータU8から形成される。抵抗器R7の
一方の端部は供給電位VCCに接続され、さらに抵抗器R7
の他方の端部はトランジスタQ1のベースに接続される。
トランジスタQ1のベースはまたはインバータU8の出力に
接続される。インバータU8の入力はライン26で可能化信
号▲▼を受取るために接続される。トランジスタQ1
はそのコレクタが中間ノードＤに接続されかつそのエミ
ッタが接地電位に接続される。
ノードＡは絶縁変圧器T1の１次側Ｐの一方の端部にさ
らに接続され、かつ入力ノードＢは絶縁変圧器T1の次側
Ｐの他方の端部にさらに接続される。絶縁変圧器T1の２
次側Ｓはねん回された対の送信ライン12に接続される
（第１図）。
らに接続され、かつ入力ノードＢは絶縁変圧器T1の次側
Ｐの他方の端部にさらに接続される。絶縁変圧器T1の２
次側Ｓはねん回された対の送信ライン12に接続される
（第１図）。
インバータU7はその入力がライン26で可能化信号▲
▼をまた受取るために接続されかつその出力がライン
19を介して衝突出力ラッチの第２のリセット入力に接続
される。ラインドライバU1が送信の間可能化されると
き、不能化手段のトランジスタQ1は低抵抗状態になるよ
うに導通され、それにより中間ノードＤを接地電位に連
結する。結果として、電圧コンパレータU2のそれぞれ反
転および非反転入力に接続される対応するノードＥおよ
びＦでの電圧VEおよびVFは対応する第１および第２の分
圧器の抵抗値により決定されるように生じられるであろ
う。ラインドライバU1が不能化されるかまたは送信され
ていないとき、トランジスタQ1はコンパレータの出力が
不確定な状態にあるようにする高抵抗状態になるように
非導通にされる。それゆえ、ラインドライバU1が不能化
された直後（可能化信号がローの論理レベルからハイの
論理レベルへ切換えられたとき）電圧コンパレータU2の
誤ったトリガ動作を防ぐために、インバータU7の出力は
送信の最後にローの論理状態に切換えられるであろう。
したがって、ライン30でのラッチの出力はハイの論理レ
ベルにリセットされ、それにより衝突が起こらなかった
ことを示すであろう。
▼をまた受取るために接続されかつその出力がライン
19を介して衝突出力ラッチの第２のリセット入力に接続
される。ラインドライバU1が送信の間可能化されると
き、不能化手段のトランジスタQ1は低抵抗状態になるよ
うに導通され、それにより中間ノードＤを接地電位に連
結する。結果として、電圧コンパレータU2のそれぞれ反
転および非反転入力に接続される対応するノードＥおよ
びＦでの電圧VEおよびVFは対応する第１および第２の分
圧器の抵抗値により決定されるように生じられるであろ
う。ラインドライバU1が不能化されるかまたは送信され
ていないとき、トランジスタQ1はコンパレータの出力が
不確定な状態にあるようにする高抵抗状態になるように
非導通にされる。それゆえ、ラインドライバU1が不能化
された直後（可能化信号がローの論理レベルからハイの
論理レベルへ切換えられたとき）電圧コンパレータU2の
誤ったトリガ動作を防ぐために、インバータU7の出力は
送信の最後にローの論理状態に切換えられるであろう。
したがって、ライン30でのラッチの出力はハイの論理レ
ベルにリセットされ、それにより衝突が起こらなかった
ことを示すであろう。
動作では、差動ラインドライバU1からの差の出力信号
はライン26での可能化信号▲▼がローすなわち
「０」論理レベルにあるとき入力ノードＡおよびＢで受
取られる。他方で、可能化信号▲▼がハイすなわち
「１」論理レベルにあるとき、ラインドライバは不能化
される。ラインドライバU1が起動されたと仮定するなら
ば、ライン24での非平衡終端ディジタルデータ入力信号
Ｔ×Ｄは差の出力信号が衝突検出回路20のノードＡおよ
びＢで現われるようにするであろう。トランジスタQ1は
導通されるので、第１の充電コンデンサC2および第２の
充電コンデンサC3はそれぞれノードＦおよびＥでノード
電圧VFおよびVEまで充電されるであろう。ノードＦでの
第１の充電コンデンサC2での電圧VFは基準電圧を生じか
つ入力ノードＡおよびＢにかかるラインドライバU1から
の差出力電圧のピーク電圧に正比例する。ノードＥおよ
びＦでの絶対的なDC電圧はラインドライバおよび他の送
信器により課される負荷からの差の出力電圧の関数で変
化するであろう一方で、ノードＥおよびＦの間の差の電
圧は実質的に一定である。
はライン26での可能化信号▲▼がローすなわち
「０」論理レベルにあるとき入力ノードＡおよびＢで受
取られる。他方で、可能化信号▲▼がハイすなわち
「１」論理レベルにあるとき、ラインドライバは不能化
される。ラインドライバU1が起動されたと仮定するなら
ば、ライン24での非平衡終端ディジタルデータ入力信号
Ｔ×Ｄは差の出力信号が衝突検出回路20のノードＡおよ
びＢで現われるようにするであろう。トランジスタQ1は
導通されるので、第１の充電コンデンサC2および第２の
充電コンデンサC3はそれぞれノードＦおよびＥでノード
電圧VFおよびVEまで充電されるであろう。ノードＦでの
第１の充電コンデンサC2での電圧VFは基準電圧を生じか
つ入力ノードＡおよびＢにかかるラインドライバU1から
の差出力電圧のピーク電圧に正比例する。ノードＥおよ
びＦでの絶対的なDC電圧はラインドライバおよび他の送
信器により課される負荷からの差の出力電圧の関数で変
化するであろう一方で、ノードＥおよびＦの間の差の電
圧は実質的に一定である。
電圧VFおよびVEの間の差はラインドライバU1のみが活
動状態でかつ衝突が起こっていない（DTEの他の送信器
が送信していない）ときの動作マージンを表わす。この
状況では、非反転入力でのノード電圧VFは電圧コンパレ
ータU2の反転入力でのノード電圧VEよりも高電位にある
であろう。したがって、コンパレータU2はこれら２つの
電圧を比較しかつライン15でのノードＧのその出力が第
３の分圧器の負荷抵抗器R5およびR6により規定される上
位の電圧レベルを有するそのより高い電圧状態まで駆動
されるようにする。コンパレータからのこのより高い電
圧はローの論理レベルでのラッチのNANDゲートU3の出力
を維持するであろう。このように、NANDゲートU4の出力
またはライン30での外部衝突存在信号▲▼はハ
イ論理レベルにあり、デイジーチェーン衝突が起こらな
かったことを示すであろう。
動状態でかつ衝突が起こっていない（DTEの他の送信器
が送信していない）ときの動作マージンを表わす。この
状況では、非反転入力でのノード電圧VFは電圧コンパレ
ータU2の反転入力でのノード電圧VEよりも高電位にある
であろう。したがって、コンパレータU2はこれら２つの
電圧を比較しかつライン15でのノードＧのその出力が第
３の分圧器の負荷抵抗器R5およびR6により規定される上
位の電圧レベルを有するそのより高い電圧状態まで駆動
されるようにする。コンパレータからのこのより高い電
圧はローの論理レベルでのラッチのNANDゲートU3の出力
を維持するであろう。このように、NANDゲートU4の出力
またはライン30での外部衝突存在信号▲▼はハ
イ論理レベルにあり、デイジーチェーン衝突が起こらな
かったことを示すであろう。
他方で、DTEでの別な送信器がまた送信ライン12を駆
動しているならば、過渡電圧スパイクは絶縁変圧器T1の
１次巻線から受取られるであろう。結果として、ノード
電圧VEはノードＧでのコンパレータの出力で狭い負のパ
ルスを発生するようにノード電圧VFよりも過渡的に一層
正となるであろう。電圧コンパレータの出力はデイジー
チェーン衝突が起こるとハイ論理レベルからロー論理レ
ベルへ切換えられる内部衝突検出信号を与える。このロ
ーの論理レベルはNANDゲートU3の出力がハイの論理レベ
ルに変わるようにするであろう。このように、NANDゲー
トU4の出力または外部衝突存在信号はハイの論理レベル
からローの理論レベルへと切換えられ、衝突が起こった
ことを示すであろう。このローの論理レベルは可能化信
号▲▼がハイ論理レベルに切換えて戻されるときに
送信が終わるまで維持されるであろう。
動しているならば、過渡電圧スパイクは絶縁変圧器T1の
１次巻線から受取られるであろう。結果として、ノード
電圧VEはノードＧでのコンパレータの出力で狭い負のパ
ルスを発生するようにノード電圧VFよりも過渡的に一層
正となるであろう。電圧コンパレータの出力はデイジー
チェーン衝突が起こるとハイ論理レベルからロー論理レ
ベルへ切換えられる内部衝突検出信号を与える。このロ
ーの論理レベルはNANDゲートU3の出力がハイの論理レベ
ルに変わるようにするであろう。このように、NANDゲー
トU4の出力または外部衝突存在信号はハイの論理レベル
からローの理論レベルへと切換えられ、衝突が起こった
ことを示すであろう。このローの論理レベルは可能化信
号▲▼がハイ論理レベルに切換えて戻されるときに
送信が終わるまで維持されるであろう。
送信の最後に、インバータU7の出力はNANDゲートU4の
出力をハイの論理レベルにリセットするように直ちにロ
ーの論理レベルへと切換えられるであろう。時間遅延回
路でのフリップフロップU6の出力はまたNANDゲートU4
の出力をまたリセットする短い時間遅延の後でローの論
理レベルになるであろう。次の送信が起こると、フリッ
プフロップU6の出力はコンデンサC2およびC3がそれら
の十分な充電に到達することを許容するようにラインド
ライバU1が可能化された直後にローの論理レベルに維持
されるであろう。したがって、電圧コンパレータによる
いかなる誤った衝突指示もラッチされず、さらに外部衝
突存在信号▲▼はこの期間の間ハイ論理レベル
に留まるであろう。時間遅延が終了した後で、電圧コン
パレータの出力はローの論理レベルに変化することが許
容されかつこのように実際の衝突が起こると外部衝突存
在信号をローの論理に切換える。
出力をハイの論理レベルにリセットするように直ちにロ
ーの論理レベルへと切換えられるであろう。時間遅延回
路でのフリップフロップU6の出力はまたNANDゲートU4
の出力をまたリセットする短い時間遅延の後でローの論
理レベルになるであろう。次の送信が起こると、フリッ
プフロップU6の出力はコンデンサC2およびC3がそれら
の十分な充電に到達することを許容するようにラインド
ライバU1が可能化された直後にローの論理レベルに維持
されるであろう。したがって、電圧コンパレータによる
いかなる誤った衝突指示もラッチされず、さらに外部衝
突存在信号▲▼はこの期間の間ハイ論理レベル
に留まるであろう。時間遅延が終了した後で、電圧コン
パレータの出力はローの論理レベルに変化することが許
容されかつこのように実際の衝突が起こると外部衝突存
在信号をローの論理に切換える。
次の代表的な値および構成要素を制限するためではな
く上で説明さた衝突検出回路の開示を完全にするために
同一性の確認が提示される。これらの値および構成要素
は構成されかつ試験されさらに高品質性を提供している
システムで用いられた。当業者は多くの代替要素および
値がこの発明に従って回路を構成する際に用いられるで
あろうことを認めるであろう。部分 型または値 U2 LM319 U3 74LS00 U4 74LS10 U5,U6 74LS74 U7 74LS04 U8 74LS05 CR1,CR2,CR3 ＆ CR4 1N914 Q1（NPN） 2N3904 C2 220 pF C3 47 pF C4 0.1uF C5 0.1uF R1 390 Ohms R2 2.7K Ohms R3 560 Ohms R4 47K Ohms R5 10K Ohms R6 10K Ohms R7 10K Ohms 先の詳細な説明から、この発明が送信器のピーク出力
電圧に比例するより正確な基準電圧を有する改良された
デイジーチェーン衝突検出回路を提供することがわか
る。さらに、共にデイジーチェーン化された非活動状態
の送信器の回路網により課されるラインドライバへの負
荷を減じるための不能化手段が提供される。
く上で説明さた衝突検出回路の開示を完全にするために
同一性の確認が提示される。これらの値および構成要素
は構成されかつ試験されさらに高品質性を提供している
システムで用いられた。当業者は多くの代替要素および
値がこの発明に従って回路を構成する際に用いられるで
あろうことを認めるであろう。部分 型または値 U2 LM319 U3 74LS00 U4 74LS10 U5,U6 74LS74 U7 74LS04 U8 74LS05 CR1,CR2,CR3 ＆ CR4 1N914 Q1（NPN） 2N3904 C2 220 pF C3 47 pF C4 0.1uF C5 0.1uF R1 390 Ohms R2 2.7K Ohms R3 560 Ohms R4 47K Ohms R5 10K Ohms R6 10K Ohms R7 10K Ohms 先の詳細な説明から、この発明が送信器のピーク出力
電圧に比例するより正確な基準電圧を有する改良された
デイジーチェーン衝突検出回路を提供することがわか
る。さらに、共にデイジーチェーン化された非活動状態
の送信器の回路網により課されるラインドライバへの負
荷を減じるための不能化手段が提供される。
現在この発明の好ましい実施例であると考えられてい
るものが例示されかつ説明されてきた一方で、この発明
の真の範囲から逸脱することなしに種々の変化および修
正がなされるかもしれないことおよび同等物がそれの要
素の代わりに用いられるかもしれないことが当業者によ
り理解されるであろう。さらに、この発明の中心的な範
囲から逸脱することなしに特定の状況または材料をこの
発明の開示に適用するために多くの修正がなされるかも
れない。それゆえ、この発明がこの発明を実行するため
に熟考された最良のモードとして開示された特定の実施
例に限定されないこと、しかしこの発明は前掲の特許請
求の範囲に入るすべての実施例を含むであろうことが意
図されている。
るものが例示されかつ説明されてきた一方で、この発明
の真の範囲から逸脱することなしに種々の変化および修
正がなされるかもしれないことおよび同等物がそれの要
素の代わりに用いられるかもしれないことが当業者によ
り理解されるであろう。さらに、この発明の中心的な範
囲から逸脱することなしに特定の状況または材料をこの
発明の開示に適用するために多くの修正がなされるかも
れない。それゆえ、この発明がこの発明を実行するため
に熟考された最良のモードとして開示された特定の実施
例に限定されないこと、しかしこの発明は前掲の特許請
求の範囲に入るすべての実施例を含むであろうことが意
図されている。
第１図はこの発明の衝突検出回路が用いられるStarLAN
デイジーチェーン形態を例示するブロック図である。 第２図はこの発明の衝突検出回路の詳細な概略回路図で
ある。 図において、10はStarLANハブ、20はデイジーチェーン
衝突検出回路である。
デイジーチェーン形態を例示するブロック図である。 第２図はこの発明の衝突検出回路の詳細な概略回路図で
ある。 図において、10はStarLANハブ、20はデイジーチェーン
衝突検出回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−28340（ＪＰ，Ａ) 米国特許4479228（ＵＳ，Ａ) 米国特許4516248（ＵＳ，Ａ) 欧州特許出願公開195595（ＥＰ，Ａ)
Claims (20)
- 【請求項１】StarLANコード化データトランシーバとと
もに使用するためのデイジーチェーン衝突検出回路であ
って、 反転入力、非反転入力および出力を有する電圧コンパレ
ータと、 差動ラインドライバからの差出力電圧および絶縁変圧器
の１次巻線からの過渡スパイク電圧を受取るための第１
および第２の入力ノードと、 前記第１の入力ノードと第１の中間ノードとの間に接続
される第１の整流器手段と、 前記第２の入力ノードと前記第１の中間ノードとの間に
接続される第２の整流器手段と、 第１の抵抗器と第２の抵抗器の直列接続から形成される
第１の分圧器とを含み、前記第１の分圧器が前記入力ノ
ードと第２の中間ノードとの間に結合され、前記第１の
抵抗器と前記第２の抵抗器の接続点が前記電圧コンパレ
ータの反転入力に接続され、 第３の抵抗器と第４の抵抗器の直列接続から形成される
第２の分圧器を含み、前記第２の分圧器が前記第１の中
間ノードと前記第２の中間ノードとの間に接続され、前
記第３の抵抗器と前記第４の抵抗器の接続点が前記電圧
コンパレータの非反転入力に接続され、さらに 前記電圧コンパレータの非反転入力と前記第２の中間ノ
ードとの間に接続される第１の充電コンデンサを含み、
前記第１の充電コンデンサが前記差出力電圧のピーク電
圧に正比例する電圧まで充電される、衝突検出回路。 - 【請求項２】前記第１の整流手段がその陽極が第１の入
力ノードに接続されかつその陰極が前記第１の中間ノー
ドに接続される第１のダイオードを含む、特許請求の範
囲第１項に記載の衝突検出回路。 - 【請求項３】前記第２の整流手段がその陽極が第２の入
力ノードに接続されかつその陰極が前記第１の中間ノー
ドに接続される第２のダイオードを含む、特許請求の範
囲第２項に記載の衝突検出回路。 - 【請求項４】前記電圧コンパレータの出力がデイジーチ
ェーン衝突が発生するとハイの論理レベルからローの論
理レベルへ切換えられる内部衝突検出信号を与える、特
許請求の範囲第１項に記載の衝突検出回路。 - 【請求項５】前記電圧コンパレータの反転入力で現われ
る電圧スパイクをラインドライバが活動状態であるとき
それの誤ったトリガ動作を防ぐように積分するための手
段をさらに含む、特許請求の範囲第１項に記載の衝突検
出回路。 - 【請求項６】前記積分手段が前記電圧コンパレータの反
転入力と前記第２の中間ノードとの間で接続される第２
の充電コンデンサを含む、特許請求の範囲第５項に記載
の衝突検出回路。 - 【請求項７】前記第１および第２の分圧器によりライン
ドライバが非活動状態のときに絶縁変圧器の１次巻線を
介して課され、絶縁変圧器の２次巻線へ反映される負荷
を減じるための不能化手段をさらに含む、特許請求の範
囲第１項に記載の衝突検出回路。 - 【請求項８】前記不能化手段がトランジスタ、電流制限
抵抗器およびインバータを含み、前記インバータはその
入力が入力ノードに接続され可能化信号を受取り、かつ
その出力が前記トランジスタのベースに接続され、前記
トランジスタはそのコレクタが前記第２の中間ノードに
接続されかつそのエミッタが接地電位に接続され、前記
電流制限抵抗器はその一方の端部が供給電位に接続され
かつそのもう一方の端部が前記トランジスタのベースに
接続される、特許請求の範囲第７項に記載の衝突検出回
路。 - 【請求項９】第５の抵抗器と第６の抵抗器の直列接続か
ら形成される第３の分圧器をさらに含み、前記第３の分
圧器が供給電位と接地電位との間で接続され、前記第５
の抵抗器と前記第６の抵抗器の接続点が前記電圧コンパ
レータの出力に接続される、特許請求の範囲第８項に記
載の衝突検出回路。 - 【請求項１０】内部衝突検出信号に応答しデイジーチェ
ーン衝突が起こるとハイの論理レベルからローの論理レ
ベルへ切換えられる外部衝突存在信号を発生するための
衝突出力ラッチ手段をさらに含む、特許請求の範囲第４
項に記載の衝突検出回路。 - 【請求項１１】前記ラッチ手段からの外部衝突存在信号
をハイの論理レベルにあるように維持するように可能化
信号に応答し前記電圧コンパレータの誤ったトリガ動作
を防ぐための時間遅延手段をさらに含む、特許請求の範
囲第10項に記載の衝突検出回路。 - 【請求項１２】前記第１および第２のダイオードにわた
る温度で電位降下および非線形性を平均するための温度
補償手段をさらに含む、特許請求の範囲第３項に記載の
衝突検出回路。 - 【請求項１３】前記温度補償手段がその陽極が前記第１
の入力ノードに接続されかつその陰極が前記第１の抵抗
器に接続される第３のダイオードと、その陽極が前記第
２の入力ノードに接続されかつその陰極が前記第１の抵
抗器に接続される第４のダイオードとを含む、特許請求
の範囲第12項に記載の衝突検出回路。 - 【請求項１４】StarLANコード化データトランシーバと
ともに使用するためのデイジーチェーン衝突検出回路で
あって、 反転入力、非反転入力および出力を有する電圧コンパレ
ータと、 差動ラインドライバからの差出力電圧および絶縁変圧器
の１次巻線からの過渡スパイク電圧を受取るための第１
および第２の入力ノードと、 前記第１の入力ノードと第１の中間ノードとの間に接続
される第１の整流器手段と、 前記第２の入力ノードと前記第１の中間ノードとの間に
接続される第２の整流器手段と、 第１の抵抗器と第２の抵抗器の直列接続から形成される
第１の分圧器とを含み、前記第１の分圧器が前記入力ノ
ードと第２の中間ノードとの間で結合され、前記第１の
抵抗器と前記第２の抵抗器の接続点が前記電圧コンパレ
ータの反転入力に接続され、 第３の抵抗器と第４の抵抗器の直列接続から形成される
第２の分圧器を含み、前記第２の分圧器が前記第１の中
間ノードと前記第２の中間ノードとの間に接続され、前
記第３の抵抗器と前記第４の抵抗器の接続点が前記電圧
コンパレータの非反転入力に接続され、 前記電圧コンパレータの非反転入力と前記第２の中間ノ
ードとの間で接続される第１の充電コンデンサを含み、
前記第１の充電コンデンサが前記差出力電圧のピーク電
圧に正比例する電圧まで充電され、 前記電圧コンパレータの出力に応答し、デイジーチェー
ン衝突が起こるとハイの論理レベルからローの論理レベ
ルへ切換えられる外部衝突存在信号を発生するための衝
突出力ラッチ手段と、 前記ラッチ手段からの外部衝突存在信号をハイの論理レ
ベルにあるように維持するように、可能化信号に応答し
前記電圧コンパレータの誤ったトリガ動作を防ぐための
時間遅延手段とを含む、衝突検出回路。 - 【請求項１５】ラインドライバが活動状態であるときに
それの誤ったトリガ動作を妨げるように前記電圧コンパ
レータの反転入力で現われる電圧スパイクを積分するた
めの手段をさらに含む、特許請求の範囲第14項に記載の
衝突検出回路。 - 【請求項１６】前記積分手段が前記電圧コンパレータの
反転入力と前記第２の中間ノードとの間で接続される第
２の充電コンデンサを含む、特許請求の範囲第15項に記
載の衝突検出回路。 - 【請求項１７】前記第１および第２の分圧器によりライ
ンドライバが非活動状態のときに絶縁変圧器の１次巻線
を介し課され、絶縁変圧器の２次巻線へ反映される負荷
を減じるための不能化手段をさらに含む、特許請求の範
囲第14項に記載の衝突検出回路。 - 【請求項１８】前記不能化手段がトランジスタ、電流制
限抵抗器およびインバータを含み、その入力が入力ノー
ドに接続され前記インバータは可能化信号を受取り、か
つその出力が前記トランジスタのベースに接続され、前
記トランジスタはそのコレクタが前記第２の中間ノード
に接続されかつそのエミッタが接地電位に接続され、前
記電流制限抵抗器はその一方の端部が供給電位に接続さ
れかつその他方の端部が前記トランジスタのベースに接
続される、特許請求の範囲第17項に記載の衝突検出回
路。 - 【請求項１９】第５の抵抗器と第６の抵抗器の直列接続
から形成される第３の分圧器をさらに含み、前記第３の
分圧器は供給電位と接地電位の間で接続され、前記第５
の抵抗器と前記第６の抵抗器の接続点は前記電圧コンパ
レータの出力に接続される、特許請求の範囲第18項に記
載の衝突検出回路。 - 【請求項２０】前記第１および第２の整流器手段にわた
る温度で電位降下と非線形性を平均するための温度補償
手段をさらに含む、特許請求の範囲第14項に記載の衝突
検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US941,238 | 1986-12-12 | ||
| US06/941,238 US4710943A (en) | 1986-12-12 | 1986-12-12 | Starlan coded data transceiver collision detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157542A JPS63157542A (ja) | 1988-06-30 |
| JP2547586B2 true JP2547586B2 (ja) | 1996-10-23 |
Family
ID=25476153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62220094A Expired - Fee Related JP2547586B2 (ja) | 1986-12-12 | 1987-09-02 | デイジーチェーン衝突検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4710943A (ja) |
| EP (1) | EP0271179B1 (ja) |
| JP (1) | JP2547586B2 (ja) |
| AT (1) | ATE94011T1 (ja) |
| DE (1) | DE3787260T2 (ja) |
| ES (1) | ES2044940T3 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2548693B2 (ja) * | 1985-03-13 | 1996-10-30 | キヤノン株式会社 | シリアルデータ通信方式および装置 |
| DE3776782D1 (de) * | 1986-12-12 | 1992-03-26 | Siemens Nixdorf Inf Syst | Sende-empfangs-einrichtung fuer ein busleitungssystem. |
| US5043722A (en) * | 1989-01-30 | 1991-08-27 | Honeywell Inc. | Detector for colliding signals in asynchronous communication |
| US5425054A (en) * | 1993-06-23 | 1995-06-13 | Tamarack Microelectronics Inc. | Surrounding circuit for the ethernet coaxial local area newtwork transceiver |
| US5430396A (en) * | 1994-07-27 | 1995-07-04 | At&T Corp. | Backplane bus for differential signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479228A (en) | 1981-03-11 | 1984-10-23 | 3Com Corporation | Local computer network transceiver |
| US4516248A (en) | 1983-01-21 | 1985-05-07 | E-Systems, Inc. | Variable threshold receiver |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649548A (en) * | 1981-03-11 | 1987-03-10 | Crane Ronald C | Local computer network transceiver |
| US4476467A (en) * | 1982-06-08 | 1984-10-09 | Cromemco Inc. | Random entry intercomputer network with collision prevention |
| US4519074A (en) * | 1983-05-31 | 1985-05-21 | Rca Corporation | Transceiver having collision detection capability for contention-formatted FDM local area networks |
| JPS6028340A (ja) * | 1983-07-26 | 1985-02-13 | Nec Corp | 信号衝突検出回路 |
| CA1259682A (en) * | 1985-03-21 | 1989-09-19 | William L. Aranguren | Local area network |
-
1986
- 1986-12-12 US US06/941,238 patent/US4710943A/en not_active Expired - Lifetime
-
1987
- 1987-08-17 ES ES87307250T patent/ES2044940T3/es not_active Expired - Lifetime
- 1987-08-17 DE DE87307250T patent/DE3787260T2/de not_active Expired - Fee Related
- 1987-08-17 AT AT87307250T patent/ATE94011T1/de not_active IP Right Cessation
- 1987-08-17 EP EP87307250A patent/EP0271179B1/en not_active Expired - Lifetime
- 1987-09-02 JP JP62220094A patent/JP2547586B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479228A (en) | 1981-03-11 | 1984-10-23 | 3Com Corporation | Local computer network transceiver |
| US4516248A (en) | 1983-01-21 | 1985-05-07 | E-Systems, Inc. | Variable threshold receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3787260D1 (de) | 1993-10-07 |
| DE3787260T2 (de) | 1994-02-24 |
| EP0271179A2 (en) | 1988-06-15 |
| ES2044940T3 (es) | 1994-01-16 |
| JPS63157542A (ja) | 1988-06-30 |
| EP0271179A3 (en) | 1990-04-04 |
| US4710943A (en) | 1987-12-01 |
| ATE94011T1 (de) | 1993-09-15 |
| EP0271179B1 (en) | 1993-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843416B1 (en) | Inhibit and status indication apparatus/cicuit | |
| JP3731679B2 (ja) | 多重ノード車両通信ネットワーク | |
| US5038372A (en) | Systems for transmitting data via telephone lines | |
| US4649548A (en) | Local computer network transceiver | |
| US4384363A (en) | Transceiver for local network using carrier-sense multiple access/collision detection | |
| AU625274B2 (en) | Isdn interface circuit and system using the same | |
| JPH029493B2 (ja) | ||
| US5355390A (en) | Communication apparatus for transmitting and receiving communication signals through common transmission line | |
| JP2547586B2 (ja) | デイジーチェーン衝突検出回路 | |
| US5198700A (en) | Doubletpulse generator | |
| US5307404A (en) | Signal detecting device | |
| JP2988529B2 (ja) | 故障診断装置 | |
| US6538865B1 (en) | Fault-detecting device for communication system | |
| US3369075A (en) | Transmission system for direct current level binary data | |
| JPS6336588B2 (ja) | ||
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JPH03254246A (ja) | Ｌａｎ用伝送システム | |
| JP3057930B2 (ja) | 端末網制御装置 | |
| JP3060035B2 (ja) | 端末受電回路 | |
| JPH0325063B2 (ja) | ||
| JPH01147943A (ja) | データ受信回路 | |
| SU1529233A1 (ru) | Канал св зи дл одновременной передачи напр жени питани , синхроимпульсов и информации | |
| JPS6327279Y2 (ja) | ||
| JPH0276345A (ja) | 平衡型データ伝送通信装置 | |
| JPH0490641A (ja) | 衝突検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |